JPH06232931A - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JPH06232931A JPH06232931A JP50A JP3609293A JPH06232931A JP H06232931 A JPH06232931 A JP H06232931A JP 50 A JP50 A JP 50A JP 3609293 A JP3609293 A JP 3609293A JP H06232931 A JPH06232931 A JP H06232931A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- signal
- point
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】短時間に復調のタイミングポイントを検出し、
良好な復調信号を得ることが可能なディジタル復調装置
を提供することを目的とする。 【構成】変調波を所定の検波手段により検波した検波信
号を、クロック再生回路が生成するタイミングクロック
信号に基づき、ディジタル信号に復調するディジタル復
調装置に於いて、前記クロック再生回路が、復調過程の
信号を単位データ周期(シンボル周期)毎に予め設定し
た複数個の抽出ポイントにてサンプリングし、相隣接す
る2つの抽出ポイント毎の相関を検出する相関検出手段
と、該相関検出手段により検出された相関の大小を比較
し最大となる抽出ポイント対を判定する相関判定手段と
を具備し、該相関判定手段の判定に基づいて最大の相関
を呈する抽出ポイントに於いてタイミングクロック信号
を生成するよう構成したものである。
良好な復調信号を得ることが可能なディジタル復調装置
を提供することを目的とする。 【構成】変調波を所定の検波手段により検波した検波信
号を、クロック再生回路が生成するタイミングクロック
信号に基づき、ディジタル信号に復調するディジタル復
調装置に於いて、前記クロック再生回路が、復調過程の
信号を単位データ周期(シンボル周期)毎に予め設定し
た複数個の抽出ポイントにてサンプリングし、相隣接す
る2つの抽出ポイント毎の相関を検出する相関検出手段
と、該相関検出手段により検出された相関の大小を比較
し最大となる抽出ポイント対を判定する相関判定手段と
を具備し、該相関判定手段の判定に基づいて最大の相関
を呈する抽出ポイントに於いてタイミングクロック信号
を生成するよう構成したものである。
Description
【0001】
【産業上の利用分野】本発明はディジタル信号により変
調した変調波を復調する回路、殊に差動符号化による変
調を施した角度変調波を非同期に復調するディジタル復
調装置に関する。
調した変調波を復調する回路、殊に差動符号化による変
調を施した角度変調波を非同期に復調するディジタル復
調装置に関する。
【0002】
【従来の技術】ディジタル信号の変復調方式としては、
ディジタル信号の状態値に応じて搬送波の振幅を変化せ
しめる振幅変調方式、位相あるいは周波数を変化せしめ
る所謂角度変調方式がよく知られており、ディジタル移
動通信の分野では伝送路に於ける振幅歪みの影響を受け
にくい角度変調方式を用いるのが一般的である。
ディジタル信号の状態値に応じて搬送波の振幅を変化せ
しめる振幅変調方式、位相あるいは周波数を変化せしめ
る所謂角度変調方式がよく知られており、ディジタル移
動通信の分野では伝送路に於ける振幅歪みの影響を受け
にくい角度変調方式を用いるのが一般的である。
【0003】まず角度変調について耐歪特性が優れ移動
通信に適したπ/4シフト4相位相変調(π/4シフト
QPSK)方式を例に簡単に説明する。図6はπ/4シ
フトQPSK変調装置の基本構成を示すブロック図であ
る。シリアル/パラレル変換器1は入力したディジタル
の2値データ列を2ビットを一組とする単位データ
(X、Y)に変換する。この単位データを一般に1シン
ボルと称し、これを一周期として処理が進められる。差
動符号化回路2は信号の変化分(差分)に対して(X、
Y)の情報を担わせたIチャネルとQチャネルとから成
るベースバンド信号を生成し、該ベースバンド信号はロ
ーパスフィルタ(LPF)3、4により帯域制限され
る。而して、搬送波ωC の同相、直交成分を夫々この帯
域制限されたベースバンド信号に乗算することより振幅
変調した後、双方を合成して変調波を得るものである。
通信に適したπ/4シフト4相位相変調(π/4シフト
QPSK)方式を例に簡単に説明する。図6はπ/4シ
フトQPSK変調装置の基本構成を示すブロック図であ
る。シリアル/パラレル変換器1は入力したディジタル
の2値データ列を2ビットを一組とする単位データ
(X、Y)に変換する。この単位データを一般に1シン
ボルと称し、これを一周期として処理が進められる。差
動符号化回路2は信号の変化分(差分)に対して(X、
Y)の情報を担わせたIチャネルとQチャネルとから成
るベースバンド信号を生成し、該ベースバンド信号はロ
ーパスフィルタ(LPF)3、4により帯域制限され
る。而して、搬送波ωC の同相、直交成分を夫々この帯
域制限されたベースバンド信号に乗算することより振幅
変調した後、双方を合成して変調波を得るものである。
【0004】尚、π/4シフトQPSK方式は、2値信
号”1”、”0”に応じて振幅”A”、”−A”を割り
当てると共に、1シンボルについて4つの信号点データ
(I、Q)を与え、これを基に位相変調を行なう4相位
相変調(QPSK)方式を基本としたものである。即ち
I、Qの信号点配置を示す図7(a)の如く、1シンボ
ル毎に図中黒点で示すQPSKの信号点配置と、これを
π/4シフトした図中白ヌキ点で示す信号点配置とを交
互に用いて位相変調を行なう方式である。従って、先行
するシンボルとの位相差ΔΦは必ずπ/4の奇数倍とな
り、入力された単位データ(X、Y)との関係は図7
(b)で表現できる。
号”1”、”0”に応じて振幅”A”、”−A”を割り
当てると共に、1シンボルについて4つの信号点データ
(I、Q)を与え、これを基に位相変調を行なう4相位
相変調(QPSK)方式を基本としたものである。即ち
I、Qの信号点配置を示す図7(a)の如く、1シンボ
ル毎に図中黒点で示すQPSKの信号点配置と、これを
π/4シフトした図中白ヌキ点で示す信号点配置とを交
互に用いて位相変調を行なう方式である。従って、先行
するシンボルとの位相差ΔΦは必ずπ/4の奇数倍とな
り、入力された単位データ(X、Y)との関係は図7
(b)で表現できる。
【0005】以上、角度変調について簡単に述べたが、
変調波を復調する方式としては同期検波方式と遅延検波
方式がよく知られている。理論的には同期検波方式の方
が優れた特性を有するが、高速なフェージングが発生し
易い条件下では却って不利であり、特に急激な位相変動
が発生し易いディジタル移動通信に於いては同期検波方
式より良好な特性を示す遅延検波方式が適している。遅
延検波は、所定の遅延時間を有する遅延回路で遅延され
た変調波を基準として、次の変調波を検波するものであ
るから、上述の如く差動符号化された信号で変調された
変調波であることが必要である。また、搬送波再生が不
要となり同期検波に比して構成が簡単であるため移動通
信に適している。
変調波を復調する方式としては同期検波方式と遅延検波
方式がよく知られている。理論的には同期検波方式の方
が優れた特性を有するが、高速なフェージングが発生し
易い条件下では却って不利であり、特に急激な位相変動
が発生し易いディジタル移動通信に於いては同期検波方
式より良好な特性を示す遅延検波方式が適している。遅
延検波は、所定の遅延時間を有する遅延回路で遅延され
た変調波を基準として、次の変調波を検波するものであ
るから、上述の如く差動符号化された信号で変調された
変調波であることが必要である。また、搬送波再生が不
要となり同期検波に比して構成が簡単であるため移動通
信に適している。
【0006】例えば、前述のπ/4シフトQPSKの場
合、1シンボル先行した変調波の位相を基準として、次
の変調波を検波することにより両者の位相差ΔΦを求
め、これを図7(b)に従って復号すればよい。図8は
π/4シフトQPSK変調波を、遅延検波を利用して復
調する従来のディジタル復調装置の一例を示すブロック
図である。位相変調波は搬送波ωCと等しい周波数の信
号およびこれをπ/2シフトした信号により、夫々Iチ
ャネルとQチャネルのベースバンド信号となる。このI
信号とQ信号は夫々ローパスフィルタ5、6を介してア
ナログ/ディジタル変換器(A/D)7、8にてディジ
タル化される。ディジタル化された信号I、Qを、遅延
検波回路9にて1シンボル先行する信号との信号点配置
の違い、即ち位相差ΔΦを検出すると共に図7(b)に
示した関係に基づきX、Yに復号する。遅延検波回路9
からの検波信号は、データ識別部11、12およびクロ
ック再生回路13に出力される。クロック再生回路13
は後述するタイミングポイントを決定し、これに基づい
て1シンボル周期毎にタイミングクロック信号をデータ
識別部11、12に供給する。データ識別部11、12
は前記タイミングクロック信号に基づき検波信号より基
本データ(X、Y)を確定し、該基本データ(X、Y)
はパラレル/シリアル変換器14にて変調前の2値デー
タ列の信号に復調される。
合、1シンボル先行した変調波の位相を基準として、次
の変調波を検波することにより両者の位相差ΔΦを求
め、これを図7(b)に従って復号すればよい。図8は
π/4シフトQPSK変調波を、遅延検波を利用して復
調する従来のディジタル復調装置の一例を示すブロック
図である。位相変調波は搬送波ωCと等しい周波数の信
号およびこれをπ/2シフトした信号により、夫々Iチ
ャネルとQチャネルのベースバンド信号となる。このI
信号とQ信号は夫々ローパスフィルタ5、6を介してア
ナログ/ディジタル変換器(A/D)7、8にてディジ
タル化される。ディジタル化された信号I、Qを、遅延
検波回路9にて1シンボル先行する信号との信号点配置
の違い、即ち位相差ΔΦを検出すると共に図7(b)に
示した関係に基づきX、Yに復号する。遅延検波回路9
からの検波信号は、データ識別部11、12およびクロ
ック再生回路13に出力される。クロック再生回路13
は後述するタイミングポイントを決定し、これに基づい
て1シンボル周期毎にタイミングクロック信号をデータ
識別部11、12に供給する。データ識別部11、12
は前記タイミングクロック信号に基づき検波信号より基
本データ(X、Y)を確定し、該基本データ(X、Y)
はパラレル/シリアル変換器14にて変調前の2値デー
タ列の信号に復調される。
【0007】図9は遅延検波回路9のX側出力端からの
検波信号を複数回重ね書きしたことにより得られたアイ
パターンであって、2値信号(X=)1または0が確定
するアイの最も開いたポイント(タイミングポイント)
10に於ける信号レベルを各シンボルの復調データとし
て識別するのが一般的である。以上の復調処理に於いて
極めて重要な点は前記タイミングポイントをいかに決定
するかであって、従来クロック再生回路は前記タイミン
グポイントを決定しタイミングクロック信号を生成する
ものであるが、タイミングポイントを得る手法としては
ゼロクロス検出法が一般的であり、遅延検波回路9の一
の出力端より検波信号を取り出し、ゼロ(2値のレベル
のほぼ中間に位置する所定のレベル)とクロスするポイ
ント即ち図9中15で示したゼロクロスポイントを検出
し、該ゼロクロスポイント15から1/2シンボル周期
ずれた位置10を求め、これをタイミングポイント信号
としてデータ識別部11、12に出力する。
検波信号を複数回重ね書きしたことにより得られたアイ
パターンであって、2値信号(X=)1または0が確定
するアイの最も開いたポイント(タイミングポイント)
10に於ける信号レベルを各シンボルの復調データとし
て識別するのが一般的である。以上の復調処理に於いて
極めて重要な点は前記タイミングポイントをいかに決定
するかであって、従来クロック再生回路は前記タイミン
グポイントを決定しタイミングクロック信号を生成する
ものであるが、タイミングポイントを得る手法としては
ゼロクロス検出法が一般的であり、遅延検波回路9の一
の出力端より検波信号を取り出し、ゼロ(2値のレベル
のほぼ中間に位置する所定のレベル)とクロスするポイ
ント即ち図9中15で示したゼロクロスポイントを検出
し、該ゼロクロスポイント15から1/2シンボル周期
ずれた位置10を求め、これをタイミングポイント信号
としてデータ識別部11、12に出力する。
【0008】しかしながら、上述の如きゼロクロスポイ
ントを利用したタイミングポイントを検出するクロック
再生回路は、図9のアイパターンの形状からも明らかな
ように、実際にはデータがゼロをクロスするポイントが
図中矢印Δtで示すように広い範囲に亘って分布するた
め、正確なゼロクロスポイントを見つけることが困難で
あった。即ち、単純にゼロクロスポイントから1/2シ
ンボル周期ずらした位置をタイミングポイントとすれ
ば、アイの最も開いたポイントが所望の位置からずれビ
ットエラー発生の割合が大きくなるため、一般的には比
較的多数のゼロクロスポイントを読み取ると共にその中
央値を求め、これを真のゼロクロスポイントとしていた
が、これが確定するまでに時間がかかると云う欠陥があ
った。特に近年実施されることになっている無線通信の
ディジタル化システムの如く、頻繁に通信チャネルを切
り替え、その都度前記タイミングポイントを設定する必
要のあるシステムに於いては極めて大きな欠点となって
いた。
ントを利用したタイミングポイントを検出するクロック
再生回路は、図9のアイパターンの形状からも明らかな
ように、実際にはデータがゼロをクロスするポイントが
図中矢印Δtで示すように広い範囲に亘って分布するた
め、正確なゼロクロスポイントを見つけることが困難で
あった。即ち、単純にゼロクロスポイントから1/2シ
ンボル周期ずらした位置をタイミングポイントとすれ
ば、アイの最も開いたポイントが所望の位置からずれビ
ットエラー発生の割合が大きくなるため、一般的には比
較的多数のゼロクロスポイントを読み取ると共にその中
央値を求め、これを真のゼロクロスポイントとしていた
が、これが確定するまでに時間がかかると云う欠陥があ
った。特に近年実施されることになっている無線通信の
ディジタル化システムの如く、頻繁に通信チャネルを切
り替え、その都度前記タイミングポイントを設定する必
要のあるシステムに於いては極めて大きな欠点となって
いた。
【0009】一方、ディジタル無線を念頭において提案
された特開平3−205940に於いては、先行する変
調波を準同期検波して得られるベースバンド信号のI、
Q夫々の信号点が、I、Q座標軸上のどこに位置するの
かを検出し、前記信号点が所定の信号点配置からずれて
いた場合、本来の位置を予測してこれを補正するよう、
検波回路の遅延時間を変化させ位相をシフトることによ
り同期補正を行なう手法が提案されている。例えば、検
出された信号点が図10の×点で示す位置にあったとす
ると、前記×点は図中黒点で示す所定の信号点配置のう
ち、前記×点と最も近接したP点にあるものと予測して
位相のシフト量を決定する。しかしながら、この手法に
於いて当初のタイミングポイントのずれが著しい場合、
1シンボル検波する度に誤った補正を繰り返す可能性が
大きく、同期引込が完了するまでに時間がかかると云う
欠陥があった。
された特開平3−205940に於いては、先行する変
調波を準同期検波して得られるベースバンド信号のI、
Q夫々の信号点が、I、Q座標軸上のどこに位置するの
かを検出し、前記信号点が所定の信号点配置からずれて
いた場合、本来の位置を予測してこれを補正するよう、
検波回路の遅延時間を変化させ位相をシフトることによ
り同期補正を行なう手法が提案されている。例えば、検
出された信号点が図10の×点で示す位置にあったとす
ると、前記×点は図中黒点で示す所定の信号点配置のう
ち、前記×点と最も近接したP点にあるものと予測して
位相のシフト量を決定する。しかしながら、この手法に
於いて当初のタイミングポイントのずれが著しい場合、
1シンボル検波する度に誤った補正を繰り返す可能性が
大きく、同期引込が完了するまでに時間がかかると云う
欠陥があった。
【0010】
【発明の目的】本発明は上述した如き従来のディジタル
復調装置の欠陥を除去するためになされたものであっ
て、極めて短時間に復調のタイミングポイントを検出
し、良好な復調信号を得ることが可能なディジタル復調
装置を提供することを目的とする。
復調装置の欠陥を除去するためになされたものであっ
て、極めて短時間に復調のタイミングポイントを検出
し、良好な復調信号を得ることが可能なディジタル復調
装置を提供することを目的とする。
【0011】
【発明の概要】上述の目的を達成するため本発明は、変
調波を所定の検波手段により検波した検波信号を、クロ
ック再生回路が生成するタイミングクロック信号に基づ
き、ディジタル信号に復調するディジタル復調装置に於
いて、前記クロック再生回路が復調過程の信号を単位デ
ータ周期(シンボル周期)毎に予め設定した複数個の抽
出ポイントにてサンプリングし、相隣接する2つの抽出
ポイント毎の相関を検出する相関検出手段と、該相関検
出手段により検出された相関の大小を比較し最大となる
抽出ポイント対を判定する相関判定手段とを具備し、該
相関判定手段が前記判定に基づいてタイミングクロック
信号を生成するよう構成したものである。
調波を所定の検波手段により検波した検波信号を、クロ
ック再生回路が生成するタイミングクロック信号に基づ
き、ディジタル信号に復調するディジタル復調装置に於
いて、前記クロック再生回路が復調過程の信号を単位デ
ータ周期(シンボル周期)毎に予め設定した複数個の抽
出ポイントにてサンプリングし、相隣接する2つの抽出
ポイント毎の相関を検出する相関検出手段と、該相関検
出手段により検出された相関の大小を比較し最大となる
抽出ポイント対を判定する相関判定手段とを具備し、該
相関判定手段が前記判定に基づいてタイミングクロック
信号を生成するよう構成したものである。
【0012】
【実施例】以下、本発明を実施例を示す図面に基づいて
詳細に説明する。図9に示したアイパターンから明らか
なようにアイが最も開いたタイミングポイント10に於
いては検波信号のレベルが比較的高密度に集中するaま
たは−a(X=1または0)となり、その近傍に於いて
はほとんどの場合タイミングポイント10と同じレベル
となる。逆にタイミングポイント10から離れゼロクロ
スポイント15に近づくに従ってレベルが一致しない確
率は高くなる。即ち、1シンボル周期分の検波信号につ
いて複数個の抽出ポイントを設定し、該抽出ポイントに
於ける信号レベルをサンプリングし、隣り合う2つの抽
出ポイントの信号レベル同志について相関をとると、信
号レベルの一致したタイミングポイントの近傍では相関
が大きくなり、2つの抽出ポイントの信号レベルが異な
る場合相関が小さくなる。換言すれば、図9の10の点
に於けるサンプリング値の相関は大きくなるが、15の
点に於けるそれは小さくなる。
詳細に説明する。図9に示したアイパターンから明らか
なようにアイが最も開いたタイミングポイント10に於
いては検波信号のレベルが比較的高密度に集中するaま
たは−a(X=1または0)となり、その近傍に於いて
はほとんどの場合タイミングポイント10と同じレベル
となる。逆にタイミングポイント10から離れゼロクロ
スポイント15に近づくに従ってレベルが一致しない確
率は高くなる。即ち、1シンボル周期分の検波信号につ
いて複数個の抽出ポイントを設定し、該抽出ポイントに
於ける信号レベルをサンプリングし、隣り合う2つの抽
出ポイントの信号レベル同志について相関をとると、信
号レベルの一致したタイミングポイントの近傍では相関
が大きくなり、2つの抽出ポイントの信号レベルが異な
る場合相関が小さくなる。換言すれば、図9の10の点
に於けるサンプリング値の相関は大きくなるが、15の
点に於けるそれは小さくなる。
【0013】本発明はこの点に着目し相関を検出し、こ
れらの大小を比較することによりタイミングポイントを
検知し、良好な復調信号を得んとするものである。具体
的には、図11に示すように1シンボル周期毎に所定の
抽出ポイント(同図に於いては1シンボル当たり8ポイ
ント)にて信号のレベルをサンプリングし、隣り合った
抽出ポイントのサンプリングデータ同志、P1とP2、P
2とP3・・・と順次相互の相関を検出した後、この相関
データの大小を比較して相関が最大となる抽出ポイント
対(同図に於いてはP4とP5の対あるいはP5とP6の対
と予測される)を求め、該抽出ポイント対の一方をタイ
ミングポイントと設定するものである。
れらの大小を比較することによりタイミングポイントを
検知し、良好な復調信号を得んとするものである。具体
的には、図11に示すように1シンボル周期毎に所定の
抽出ポイント(同図に於いては1シンボル当たり8ポイ
ント)にて信号のレベルをサンプリングし、隣り合った
抽出ポイントのサンプリングデータ同志、P1とP2、P
2とP3・・・と順次相互の相関を検出した後、この相関
データの大小を比較して相関が最大となる抽出ポイント
対(同図に於いてはP4とP5の対あるいはP5とP6の対
と予測される)を求め、該抽出ポイント対の一方をタイ
ミングポイントと設定するものである。
【0014】図1は本発明に係るディジタル復調装置の
一実施例の構成を示すブロック図であって、クロック再
生回路16は相関検出回路17および相関判定回路18
とから成る。相関検出回路17は、遅延検波回路9より
出力された検波信号X、Yのレベルを、1シンボル周期
毎に予め設定された複数個の抽出ポイントに於いて夫々
サンプリングすると共に、相隣接する2つの抽出ポイン
トを一組としてサンプリングした信号同志の相関を検出
し、検出した相関をX、Y夫々について対応する抽出ポ
イントの組毎に加算し、夫々を復数シンボル分累積した
上で相関判定回路18に出力するものである。図2は相
関検出回路17の具体的な構成例を示すブロック図であ
る。同図に於いて、遅延回路19、20は共に抽出ポイ
ントの間隔に相当する遅延時間τを有するものであり、
XOR(排他的論理和)ゲート21、22の一の入力端
には直接、他の入力端には前記遅延回路19、20を介
して検波信号X、Yを入力せしめることにより直前の抽
出ポイントとの相関を検出するものである。而して、双
方の相関データを加算し、これを周期τでデータを振り
分けるマルチプレクサ23を介して複数個のカウンタ2
4に出力し、カウンタ24は所定の複数シンボル分の相
関データを蓄積する。
一実施例の構成を示すブロック図であって、クロック再
生回路16は相関検出回路17および相関判定回路18
とから成る。相関検出回路17は、遅延検波回路9より
出力された検波信号X、Yのレベルを、1シンボル周期
毎に予め設定された複数個の抽出ポイントに於いて夫々
サンプリングすると共に、相隣接する2つの抽出ポイン
トを一組としてサンプリングした信号同志の相関を検出
し、検出した相関をX、Y夫々について対応する抽出ポ
イントの組毎に加算し、夫々を復数シンボル分累積した
上で相関判定回路18に出力するものである。図2は相
関検出回路17の具体的な構成例を示すブロック図であ
る。同図に於いて、遅延回路19、20は共に抽出ポイ
ントの間隔に相当する遅延時間τを有するものであり、
XOR(排他的論理和)ゲート21、22の一の入力端
には直接、他の入力端には前記遅延回路19、20を介
して検波信号X、Yを入力せしめることにより直前の抽
出ポイントとの相関を検出するものである。而して、双
方の相関データを加算し、これを周期τでデータを振り
分けるマルチプレクサ23を介して複数個のカウンタ2
4に出力し、カウンタ24は所定の複数シンボル分の相
関データを蓄積する。
【0015】相関判定回路18は、カウンタ24に蓄積
された相関データの大小を比較して最も相関の大きくな
る抽出ポイントの組を検出し、その一方の抽出ポイント
をタイミングポイントと判定すると共に該タイミングポ
イントに基づきタイミングクロック信号を生成する。
尚、周知の通りXORゲートは図3に示す如き入出力特
性を有するから、相関が大きい場合(入力レベルが一致
したとき)には”0”を小さい場合(入力レベルが不一
致のとき)には”1”を出力する。従って、カウンタに
蓄積される数値が0に近いほど相関の大きいポイントと
云うことになるから、次段の相関判定回路18は複数の
入力から最小値を求めるよう構成すればよい。
された相関データの大小を比較して最も相関の大きくな
る抽出ポイントの組を検出し、その一方の抽出ポイント
をタイミングポイントと判定すると共に該タイミングポ
イントに基づきタイミングクロック信号を生成する。
尚、周知の通りXORゲートは図3に示す如き入出力特
性を有するから、相関が大きい場合(入力レベルが一致
したとき)には”0”を小さい場合(入力レベルが不一
致のとき)には”1”を出力する。従って、カウンタに
蓄積される数値が0に近いほど相関の大きいポイントと
云うことになるから、次段の相関判定回路18は複数の
入力から最小値を求めるよう構成すればよい。
【0016】一方、遅延検波回路9より出力された検波
信号X、Yはデータ識別部11、12に入力され、該デ
ータ識別部11、12は相関判定回路18で生成された
タイミングクロック信号に基づいて検波信号X、Yを復
号する。復号された信号はパラレル/シリアル変換器1
4にてデータ列に復調される。上述の如く、クロック再
生回路16を構成することによって1シンボル毎に相関
の分布を検出し、これに基づきタイミングポイントを確
定することができる。即ち、従来はゼロクロスポイント
の如き不安定なポイントを基準としてタイミングポイン
トを予測していたのに対し、本発明は比較的安定したポ
イントであるアイパターンのアイが最も開いたタイミン
グポイントを直接的に求めるものであって、フェージン
グ等による急速な位相ずれに対しても強く、大きな位相
ずれに対して短時間にタイミングポイントを確定するこ
とも可能である。
信号X、Yはデータ識別部11、12に入力され、該デ
ータ識別部11、12は相関判定回路18で生成された
タイミングクロック信号に基づいて検波信号X、Yを復
号する。復号された信号はパラレル/シリアル変換器1
4にてデータ列に復調される。上述の如く、クロック再
生回路16を構成することによって1シンボル毎に相関
の分布を検出し、これに基づきタイミングポイントを確
定することができる。即ち、従来はゼロクロスポイント
の如き不安定なポイントを基準としてタイミングポイン
トを予測していたのに対し、本発明は比較的安定したポ
イントであるアイパターンのアイが最も開いたタイミン
グポイントを直接的に求めるものであって、フェージン
グ等による急速な位相ずれに対しても強く、大きな位相
ずれに対して短時間にタイミングポイントを確定するこ
とも可能である。
【0017】図4は本発明に係るディジタル復調装置の
第2の実施例の構成を示すブロック図であって、中間周
波(IF)に変換された位相変調波を復調するものであ
る。位相変調波はリミッタ回路25を通過することによ
り振幅値が整えられ、位相量子化回路26にて位相量子
化される。位相量子化された信号を1シンボル周期の遅
延時間を有する遅延回路27を用いて、1シンボル先行
する信号との差をとることによって、位相差ΔΦが量子
化信号として得られる。
第2の実施例の構成を示すブロック図であって、中間周
波(IF)に変換された位相変調波を復調するものであ
る。位相変調波はリミッタ回路25を通過することによ
り振幅値が整えられ、位相量子化回路26にて位相量子
化される。位相量子化された信号を1シンボル周期の遅
延時間を有する遅延回路27を用いて、1シンボル先行
する信号との差をとることによって、位相差ΔΦが量子
化信号として得られる。
【0018】例えば、IF周波数が450kHz、1シ
ンボル周期(周波数)が21kHzであって、位相量子
化回路26にクロック28より12.6MHzのパルス
信号を、これを分周器29で1/75分周した168k
Hzのパルス信号を入力せしめた場合、位相変調波は分
周器29からのパルス信号により1シンボル当たり8つ
の要素に分割され、各要素は位相に応じてクロック28
からのパルス信号により量子化を施される。IFとクロ
ック28のパルス信号との周波数比から各要素は0乃至
27個のパルス信号で位相が表現され位相差ΔΦも0乃
至27個のパルス信号で量子化された形態で出力され、
位相差ΔΦとパルス数との関係は図5(a)のように座
標を28分割したものとして表すことができる。復号回
路30は入力される各要素のパルス数から図5(a)の
座標上どの象限にあるかによって位相差ΔΦを図5
(b)に基づき決定し、図7(b)に従ってディジタル
信号X、Yに復号される。このディジタル信号X、Yは
いずれも1シンボル周期当たり8個のデータ列をなして
いるから、夫々シリアル/パラレル変換器31、32に
て並列化され、ラッチ回路33、34にて1シンボル周
期毎にラッチされる。ラッチ回路33、34の出力につ
いて相隣接したビット同志を一組としてXORゲートに
入力せしめ相関を検出し、その出力はX、Y夫々につい
て対応する組毎に加算されカウンタに所定シンボル数分
だけ蓄積する。カウンタのデータを取り込んだ相関判定
回路35は、その最小となる組、即ち相関が最大となる
ポイントを判定すると共にタイミングクロック信号を生
成する。相関判定回路35が判定したポイントがラッチ
回路33、34の出力端の4ビット目から出力されるよ
う位相シフタ36はタイミングクロック信号に基づきラ
ッチ回路33、34がデータをラッチするタイミングを
ずらす。これによりラッチ回路33、34の出力端の4
ビット目から引き出される信号は、夫々タイミングポイ
ントに於ける信号X、Yであり、これをパラレル/シリ
アル変換器14にてデータ列に復調すればよい。ここで
図4中37はラッチのタイミングである1シンボル周期
を供給するための分周器であり、分周器38はこれをさ
らに分周してカウンタのカウントシンボル数を供給する
ものである。
ンボル周期(周波数)が21kHzであって、位相量子
化回路26にクロック28より12.6MHzのパルス
信号を、これを分周器29で1/75分周した168k
Hzのパルス信号を入力せしめた場合、位相変調波は分
周器29からのパルス信号により1シンボル当たり8つ
の要素に分割され、各要素は位相に応じてクロック28
からのパルス信号により量子化を施される。IFとクロ
ック28のパルス信号との周波数比から各要素は0乃至
27個のパルス信号で位相が表現され位相差ΔΦも0乃
至27個のパルス信号で量子化された形態で出力され、
位相差ΔΦとパルス数との関係は図5(a)のように座
標を28分割したものとして表すことができる。復号回
路30は入力される各要素のパルス数から図5(a)の
座標上どの象限にあるかによって位相差ΔΦを図5
(b)に基づき決定し、図7(b)に従ってディジタル
信号X、Yに復号される。このディジタル信号X、Yは
いずれも1シンボル周期当たり8個のデータ列をなして
いるから、夫々シリアル/パラレル変換器31、32に
て並列化され、ラッチ回路33、34にて1シンボル周
期毎にラッチされる。ラッチ回路33、34の出力につ
いて相隣接したビット同志を一組としてXORゲートに
入力せしめ相関を検出し、その出力はX、Y夫々につい
て対応する組毎に加算されカウンタに所定シンボル数分
だけ蓄積する。カウンタのデータを取り込んだ相関判定
回路35は、その最小となる組、即ち相関が最大となる
ポイントを判定すると共にタイミングクロック信号を生
成する。相関判定回路35が判定したポイントがラッチ
回路33、34の出力端の4ビット目から出力されるよ
う位相シフタ36はタイミングクロック信号に基づきラ
ッチ回路33、34がデータをラッチするタイミングを
ずらす。これによりラッチ回路33、34の出力端の4
ビット目から引き出される信号は、夫々タイミングポイ
ントに於ける信号X、Yであり、これをパラレル/シリ
アル変換器14にてデータ列に復調すればよい。ここで
図4中37はラッチのタイミングである1シンボル周期
を供給するための分周器であり、分周器38はこれをさ
らに分周してカウンタのカウントシンボル数を供給する
ものである。
【0019】以上説明した如く、本発明のクロック再生
回路は復号化されたディジタル信号について所定のサン
プリングを行ない、隣り合ったデータ同志の相関をとる
ものであるから、タイミングポイントを短時間に得よう
とする場合等に極めて有効である。また、本発明のクロ
ック再生回路はアイパターンのアイが最も開いたポイン
トを直接捕える方式であるからゼロクロス近傍の雑音に
よる影響を受けにくく、変調波を1シンボル復調する度
にタイミングポイントを更新するからフェージングによ
る位相ずれに高速に追従する。
回路は復号化されたディジタル信号について所定のサン
プリングを行ない、隣り合ったデータ同志の相関をとる
ものであるから、タイミングポイントを短時間に得よう
とする場合等に極めて有効である。また、本発明のクロ
ック再生回路はアイパターンのアイが最も開いたポイン
トを直接捕える方式であるからゼロクロス近傍の雑音に
よる影響を受けにくく、変調波を1シンボル復調する度
にタイミングポイントを更新するからフェージングによ
る位相ずれに高速に追従する。
【0020】尚、以上本発明をディジタル信号を位相変
調した変調波を遅延検波を用いて復調する装置を例とし
て説明したが、本発明はこれのみに限定されるものでは
なく、ディジタル信号を変復調する系に用いる復調装置
であればどのような方式であってもよく、例えば周波数
変調方式あるいは振幅変調方式の復調装置にも適用可能
となること明白であろう。また、復調装置に於いて、変
調波から復号までの課程はどのような手法を用いたもの
であっても適用可能である。例えば、同期検波方式の復
調装置に於いて、先行するプリアンブル信号と次に到達
するプリアンプル信号との間の位相ずれを補完するため
に本発明を適用してもよい。さらに、実施例に於いては
相関を検出する手段としてXORゲートを用いたが、入
力する2値が一致した場合と一致しなかった場合とを区
別するものであれば、NXORゲート等の他の回路で構
成したものであってもよい。さらにまた、実施例に於い
ては検波され復号されたディジタル信号(X、Y)につ
いて相関を検出しタイミングポイントを決定していた
が、例えば図1に於いてLPF5、6を通過した信号を
遅延検波した後にA/D変換するような構成に変更した
場合、ディジタル化していない遅延検波後の信号につい
て相関を検出してもよく、この場合抽出ポイント毎のサ
ンプリングデータ同志を掛け算した結果の大小が相関の
それに対応するから、相関検出手段としては掛け算器を
用いればよい。よって、同期検波方式に於いてはベース
バンド信号(I、Q、ΔΦ)、あるいはこれをディジタ
ル化した信号(多値ディジタル信号)について相関を検
出するよう構成してもよいこと自明であろう。
調した変調波を遅延検波を用いて復調する装置を例とし
て説明したが、本発明はこれのみに限定されるものでは
なく、ディジタル信号を変復調する系に用いる復調装置
であればどのような方式であってもよく、例えば周波数
変調方式あるいは振幅変調方式の復調装置にも適用可能
となること明白であろう。また、復調装置に於いて、変
調波から復号までの課程はどのような手法を用いたもの
であっても適用可能である。例えば、同期検波方式の復
調装置に於いて、先行するプリアンブル信号と次に到達
するプリアンプル信号との間の位相ずれを補完するため
に本発明を適用してもよい。さらに、実施例に於いては
相関を検出する手段としてXORゲートを用いたが、入
力する2値が一致した場合と一致しなかった場合とを区
別するものであれば、NXORゲート等の他の回路で構
成したものであってもよい。さらにまた、実施例に於い
ては検波され復号されたディジタル信号(X、Y)につ
いて相関を検出しタイミングポイントを決定していた
が、例えば図1に於いてLPF5、6を通過した信号を
遅延検波した後にA/D変換するような構成に変更した
場合、ディジタル化していない遅延検波後の信号につい
て相関を検出してもよく、この場合抽出ポイント毎のサ
ンプリングデータ同志を掛け算した結果の大小が相関の
それに対応するから、相関検出手段としては掛け算器を
用いればよい。よって、同期検波方式に於いてはベース
バンド信号(I、Q、ΔΦ)、あるいはこれをディジタ
ル化した信号(多値ディジタル信号)について相関を検
出するよう構成してもよいこと自明であろう。
【0021】
【発明の効果】本発明は、以上説明した如く構成するも
のであるから、復調のタイミングポイントを短時間に検
出することが可能となると共に、該タイミングポイント
がアイパターンのアイが最も開いた点に追従するから、
ゼロクロス近傍での雑音或はフェージングによる位相ず
れに対してもビットエラーの発生を極限する上で著しい
効果を奏する。
のであるから、復調のタイミングポイントを短時間に検
出することが可能となると共に、該タイミングポイント
がアイパターンのアイが最も開いた点に追従するから、
ゼロクロス近傍での雑音或はフェージングによる位相ず
れに対してもビットエラーの発生を極限する上で著しい
効果を奏する。
【0022】
【図1】本発明に係るディジタル復調装置の一実施例の
構成を示すブロック図。
構成を示すブロック図。
【図2】相関検出回路の構成を示す図。
【図3】XORゲートの入出力特性を示す図。
【図4】本発明に係るディジタル復調装置の第2の実施
例の構成を示すブロック図。
例の構成を示すブロック図。
【図5】(a)、(b)は位相量子化回路の動作を説明
する図。
する図。
【図6】π/4シフトQPSK変調装置の基本構成を示
すブロック図。
すブロック図。
【図7】(a)、(b)はπ/4シフトQPSK変調方
式を説明する図。
式を説明する図。
【図8】従来の復調装置の基本構成を示すブロック図。
【図9】検波信号のアイパターン図。
【図10】従来の位相ずれ予測手段を説明する図。
【図11】検波信号のアイパターンと抽出ポイントとの
関係を説明する図。
関係を説明する図。
9・・・遅延検波回路 10・・・タイミングポイント 11、12・・・データ識別部 13・・・クロック再生回路(従来) 15・・・ゼロクロスポイント 16・・・クロック再生回路(本発明) 17・・・相関検出回路 18、35・・・相関判定回路 21・・・XORゲート 24・・・カウンタ 36・・・位相シフタ
Claims (4)
- 【請求項1】変調波を所定の検波手段により検波した検
波信号を、クロック再生回路が生成するタイミングクロ
ック信号に基づき、ディジタル信号に復調するディジタ
ル復調装置に於いて、 前記クロック再生回路が復調過程の信号を単位データ周
期(シンボル周期)毎に予め設定した複数個の抽出ポイ
ントにてサンプリングし、相隣接する2つの抽出ポイン
ト毎の相関を検出する相関検出手段と、 該相関検出手段により検出された相関の大小を比較し最
大となる抽出ポイント対を判定する相関判定手段とを具
備し、 該相関判定手段が前記判定に基づいてタイミングクロッ
ク信号を生成するよう構成したものであることを特徴と
するディジタル復調装置。 - 【請求項2】変調波を所定の検波手段により検波してデ
ィジタル信号を得るディジタル復調装置に於いて、 検波手段から出力された検波信号を単位データ周期(シ
ンボル周期)毎に予め設定した複数個の抽出ポイントに
てサンプリングし、相隣接する2つの抽出ポイント毎の
相関を検出する相関検出手段と、 該相関検出手段により検出された相関の大小を比較し最
大となる抽出ポイント対を判定する相関判定手段と、 該相関判定手段の出力に基づいて最大の相関を呈する抽
出ポイント対のいずれか一方のサンプリングデータが予
め設定した一の抽出ポイントのとき出力されるよう前記
相関検出手段のサンプリング周期をシフトするシフト手
段とを具備し、前記一の抽出ポイントにて出力される検
波信号を復調信号として出力するよう構成したことを特
徴とするディジタル復調装置。 - 【請求項3】変調波を所定の検波手段により検波してデ
ィジタル信号を得るディジタル復調装置に於いて、 ベースバンド信号を単位データ周期(シンボル周期)毎
に予め設定した複数個の抽出ポイントにてサンプリング
し、相隣接する2つの抽出ポイント毎の相関を検出する
相関検出手段と、 該相関検出手段により検出された相関の大小を比較し最
大となる抽出ポイント対を判定する相関判定手段と、 該相関判定手段の出力に基づいて最大の相関を呈する抽
出ポイント対のいずれか一方のサンプリングデータが予
め設定した一の抽出ポイントのとき出力されるよう前記
相関検出手段のサンプリング周期をシフトするシフト手
段とを具備し、前記一の抽出ポイントにて出力されるベ
ースバンド信号を検波して復調信号を得るよう構成した
ことを特徴とするディジタル復調装置。 - 【請求項4】前記相関検出手段の夫々の出力を複数シン
ボル周期分について蓄積するための相関蓄積手段を具備
せしめ、該相関蓄積手段より蓄積した相関データが最大
となる抽出ポイント対を検出するよう前記相関判定手段
を構成したことを特徴とする請求項1乃至3記載のディ
ジタル復調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50A JPH06232931A (ja) | 1993-02-01 | 1993-02-01 | ディジタル復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50A JPH06232931A (ja) | 1993-02-01 | 1993-02-01 | ディジタル復調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06232931A true JPH06232931A (ja) | 1994-08-19 |
Family
ID=12460116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50A Pending JPH06232931A (ja) | 1993-02-01 | 1993-02-01 | ディジタル復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06232931A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614701B2 (en) | 2014-07-24 | 2017-04-04 | Fujitsu Limited | Communication device and method for reproducing data |
-
1993
- 1993-02-01 JP JP50A patent/JPH06232931A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614701B2 (en) | 2014-07-24 | 2017-04-04 | Fujitsu Limited | Communication device and method for reproducing data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5602879A (en) | Clock recovering circuit for digital demodulator | |
US5459762A (en) | Variable multi-threshold detection for 0.3-GMSK | |
US7564926B2 (en) | Method and device for calculating zero-crossing reference sequences for signal detection of angle-modulated signals based on zero crossings of the received signal | |
TWI431988B (zh) | 接收機及其符元解碼器 | |
US4439863A (en) | Partial response system with simplified detection | |
EP0321021A2 (en) | Data demodulator baud clock phase locking | |
JPH0369238A (ja) | 復調データ識別判定装置 | |
US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
US6973142B2 (en) | Timing synchronization for M-DPSK channels | |
US5056055A (en) | Coherent surface acoustic wave unique word detector | |
JPH06232930A (ja) | クロック再生回路 | |
EP1036453A1 (en) | Trellis decoding with multiple symbol noncoherent detection and interleaving to combat frequency offset | |
US4859959A (en) | Data demodulator carrier phase error detector | |
JPH08139775A (ja) | ディジタル復調装置 | |
US6381288B1 (en) | Method and apparatus for recovering data from a differential phase shift keyed signal | |
JPH06232931A (ja) | ディジタル復調装置 | |
JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
JPH06232932A (ja) | ディジタル復調装置 | |
JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
JP2000505974A (ja) | 改良した位相シフトキーイング(psk)信号復調のための方法および装置 | |
JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
JPH05335893A (ja) | 等化方法及び装置 | |
EP0029688A1 (en) | Digital data transmission systems | |
JPH0748677B2 (ja) | 等化器 | |
JP3561595B2 (ja) | Rds受信装置 |