JPH0369238A - 復調データ識別判定装置 - Google Patents
復調データ識別判定装置Info
- Publication number
- JPH0369238A JPH0369238A JP1205257A JP20525789A JPH0369238A JP H0369238 A JPH0369238 A JP H0369238A JP 1205257 A JP1205257 A JP 1205257A JP 20525789 A JP20525789 A JP 20525789A JP H0369238 A JPH0369238 A JP H0369238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- clock signal
- outputs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 230000008929 regeneration Effects 0.000 claims description 14
- 238000011069 regeneration method Methods 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000011084 recovery Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、ディジタルデータによって変調された信号
を復調して、得られたベースバンド信号からディジタル
データを復元する復調データ識別判定装置に関するもの
である。
を復調して、得られたベースバンド信号からディジタル
データを復元する復調データ識別判定装置に関するもの
である。
第９図は従来の復調データ識別判定装置（以下、判定装
置という。）を示すブロック図である。図において、１
は前段の中間周波回路（図示せず）から出力された中間
周波信号（ＩＰ信号）、２はＩＦ信号１を人力して検波
出力（ベースバンド信号）３に復調する検波復調回路、
４はベースバンド信号３を２値化して２値信号５を出力
する比較器、６は２（＋！信号５をもとにディジタルデ
ータ９の同期クロックとなる再生クロック信号７を再生
するクロック再生回路、８は２値信号５からディジタル
データ９を確定するラッチ回路である。 第１０図は、第９図に示した判定装置における判定タイ
くングを示すタイミング図である。図において、３は第
９図に示したベースバンド信号３をアイパターン形式で
示したもので、この波形を検波アイ出力と呼ぶことにす
る。またＩＱａは判定タイミングを示すものであり７．
この場合には、再生クロック信号７の立下がり部分に相
当する（立下がりエツジでデータラッチを行う場合）。 従って、Ｔはディジタルデータ９のビットレートの周期
に相当する。 次に動作について説明する。ＩＦ信号１は検波復調回路
２でアナログ信号であるベースバンド信号３に復調され
る。このベースバンド信号３は、比較器４において、適
当なしきい値で２値化される。そして、比較器４が出力
した２値信号５は、ラッチ回路８およびクロック再生回
路６に人力する。クロック再生回路６は、２値信号５を
もとに送信データのビットレートと同じ速度の再生クロ
ック信号７を出力する。この再生クロック信号７の立下
がりエツジは、第２図に示した検波アイ出力３のアイ開
口が最も大きな点と対応していることが望ましい。次に
、ラッチ＠路８では、入力した２値信号５を再生クロッ
ク信号７の立下がりエツジでラッチして、ディジタルデ
ータ９として出力する。
置という。）を示すブロック図である。図において、１
は前段の中間周波回路（図示せず）から出力された中間
周波信号（ＩＰ信号）、２はＩＦ信号１を人力して検波
出力（ベースバンド信号）３に復調する検波復調回路、
４はベースバンド信号３を２値化して２値信号５を出力
する比較器、６は２（＋！信号５をもとにディジタルデ
ータ９の同期クロックとなる再生クロック信号７を再生
するクロック再生回路、８は２値信号５からディジタル
データ９を確定するラッチ回路である。 第１０図は、第９図に示した判定装置における判定タイ
くングを示すタイミング図である。図において、３は第
９図に示したベースバンド信号３をアイパターン形式で
示したもので、この波形を検波アイ出力と呼ぶことにす
る。またＩＱａは判定タイミングを示すものであり７．
この場合には、再生クロック信号７の立下がり部分に相
当する（立下がりエツジでデータラッチを行う場合）。 従って、Ｔはディジタルデータ９のビットレートの周期
に相当する。 次に動作について説明する。ＩＦ信号１は検波復調回路
２でアナログ信号であるベースバンド信号３に復調され
る。このベースバンド信号３は、比較器４において、適
当なしきい値で２値化される。そして、比較器４が出力
した２値信号５は、ラッチ回路８およびクロック再生回
路６に人力する。クロック再生回路６は、２値信号５を
もとに送信データのビットレートと同じ速度の再生クロ
ック信号７を出力する。この再生クロック信号７の立下
がりエツジは、第２図に示した検波アイ出力３のアイ開
口が最も大きな点と対応していることが望ましい。次に
、ラッチ＠路８では、入力した２値信号５を再生クロッ
ク信号７の立下がりエツジでラッチして、ディジタルデ
ータ９として出力する。
従来の判定装置は以上のように構成されているので、フ
ェージングや雑音によってベースバンド信号３の周波数
や位相に変動を生じる場合、つまり、検波アイ出力３に
横ゆらぎが生じた場合、また、再生クロック信号７に周
波数誤差や位相誤差が存在する場合等には、ラッチ回路
８が２値信号５をラッチするタイミングが最適点からず
れてしまい、その結果、雑音余裕が小さくなって誤り率
が高くなるなどの課題があった。なお、先行技術として
三菱電機技法ＶＯ１，６１，Ｎ（１９（１９Ｂ？）、
Ｐ、２８〜Ｐ’、３１に示されたものがある。 この発明は上記のような課題を解消するためになされた
もので、ベースバンド信号からディジタルデータを識別
判定する際に、識別判定タイミングのゆらぎに起因して
生ずるデータ復号特性の劣化を軽減できるとともに、雑
音に対するデータ復号耐性を改善できる判定装置を得る
ことを目的とする。
ェージングや雑音によってベースバンド信号３の周波数
や位相に変動を生じる場合、つまり、検波アイ出力３に
横ゆらぎが生じた場合、また、再生クロック信号７に周
波数誤差や位相誤差が存在する場合等には、ラッチ回路
８が２値信号５をラッチするタイミングが最適点からず
れてしまい、その結果、雑音余裕が小さくなって誤り率
が高くなるなどの課題があった。なお、先行技術として
三菱電機技法ＶＯ１，６１，Ｎ（１９（１９Ｂ？）、
Ｐ、２８〜Ｐ’、３１に示されたものがある。 この発明は上記のような課題を解消するためになされた
もので、ベースバンド信号からディジタルデータを識別
判定する際に、識別判定タイミングのゆらぎに起因して
生ずるデータ復号特性の劣化を軽減できるとともに、雑
音に対するデータ復号耐性を改善できる判定装置を得る
ことを目的とする。
請求項（１）記載の発明に係る判定装置は、復調したデ
ィジタルデータのデータ速度よりも速い速度の高速クロ
ック信号および送信データのビットレートと同じ速さの
再生クロック信号を発生するクロック再生回路と、前記
高速クロック信号を用いてベースバンド信号から作成し
た２値信号または量子化信号の複数のタイもングにおけ
る値の多数決をとって２値識別を行う多タイミング判定
手段とを備えたものである。 請求項（２）記載の発明に係る判定装置は、復調したデ
ィジタルデータのデータ速度よりも速い高速クロック信
号および送信データのピントレートと同じ速さの再生ク
ロック信号を発生し、かつ、進み信号および遅れ信号を
入力して、進み信号に応じて再生クロック信号の位相を
瞬時進める一方、遅れ信号に応じて再生クロック信号の
位相を瞬時遅らせるクロック再生回路と、前記高速クロ
ック信号を用いて、ベースバンド信号から作成した２値
信号または量子化信号の複数のタイミングにおける値の
多数決をとって２値識別を行うとともに、前記複数のタ
イミングの中央点のずれを検出した場合に、ずれに応じ
た前記進み信号または前記遅れ信号を出力する多タイミ
ング判定手段とを備えたものである。
ィジタルデータのデータ速度よりも速い速度の高速クロ
ック信号および送信データのビットレートと同じ速さの
再生クロック信号を発生するクロック再生回路と、前記
高速クロック信号を用いてベースバンド信号から作成し
た２値信号または量子化信号の複数のタイもングにおけ
る値の多数決をとって２値識別を行う多タイミング判定
手段とを備えたものである。 請求項（２）記載の発明に係る判定装置は、復調したデ
ィジタルデータのデータ速度よりも速い高速クロック信
号および送信データのピントレートと同じ速さの再生ク
ロック信号を発生し、かつ、進み信号および遅れ信号を
入力して、進み信号に応じて再生クロック信号の位相を
瞬時進める一方、遅れ信号に応じて再生クロック信号の
位相を瞬時遅らせるクロック再生回路と、前記高速クロ
ック信号を用いて、ベースバンド信号から作成した２値
信号または量子化信号の複数のタイミングにおける値の
多数決をとって２値識別を行うとともに、前記複数のタ
イミングの中央点のずれを検出した場合に、ずれに応じ
た前記進み信号または前記遅れ信号を出力する多タイミ
ング判定手段とを備えたものである。
請求項（１）記載の発明における多タイミング判定手段
は、ベースバンド信号から作成した２値信号または量子
化信号を入力して、入力した信号の複数のタイミングに
おける値の多数決で定まる値を復調されたディジタルデ
ータとして出力する。この結果、ベースバンド信号およ
び／または再生クロック信号のゆらぎの影響は軽減され
る。また、ランダムな雑音に対して、相対的に信号のレ
ベルが向上することになり、雑音に対する耐性は向上す
る。 請求項（２）記載の発明に係る多タイミング判定手段は
、入力した信号の複数のタイミングにおける値の多数決
で定まる値を復調されたディジタルデータとして出力す
るとともに、判定のタイミングの最適点からのずれを検
出して進み信号または遅れ信号を出力する。
は、ベースバンド信号から作成した２値信号または量子
化信号を入力して、入力した信号の複数のタイミングに
おける値の多数決で定まる値を復調されたディジタルデ
ータとして出力する。この結果、ベースバンド信号およ
び／または再生クロック信号のゆらぎの影響は軽減され
る。また、ランダムな雑音に対して、相対的に信号のレ
ベルが向上することになり、雑音に対する耐性は向上す
る。 請求項（２）記載の発明に係る多タイミング判定手段は
、入力した信号の複数のタイミングにおける値の多数決
で定まる値を復調されたディジタルデータとして出力す
るとともに、判定のタイミングの最適点からのずれを検
出して進み信号または遅れ信号を出力する。
以下、この発明の一実施例を図について説明する。第１
図において、６１は再生クロック信号７を出力するとと
もに、再生クロック信号７のｎ倍の周波数のサンプルク
ロック１０を出力するクロック再生回路、１１は２値信
号５をサンプルクロック１０により定まるタイミングで
サンプリングして、順次シフトするシフトレジスタ（多
タイミング判定手段）、１２はシフトレジスタ１１の所
定の段のタップから出力した３点判定信号、１３は３点
判定信号１２の多数決で定まる値を出力する多数決回路
（多タイミング判定手段）である。 また、第２図は第１図に示した判定装置における判定タ
イミングを示す図であり、１４は３点識別判定タイごン
グである。３点識別判定タイミング１４は第１図に示し
た３点判定信号１２に対応するタイミングである。その
他のものは同一符号を付して第９図に示したものと同一
のものである。 次に動作について説明する。まず、ＩＦ信号１は、従来
の場合と同様に、検波復調回路２でベースバンド信号３
に変換され、さらに、比較器４で２値信号５に変換され
る。次に、クロック再生回路６１は、送信データのビッ
トレートと同じ速度の再生クロック信号７を出力し、同
時に、再生クロック信号７のｎ倍の速さのサンプルクロ
ック１０を出力する。このサンプルクロック１０の周期
は、第２図に示した３点識別判定タイ逅ング１４のタイ
ミング間隔を決定する。一方、２値信号５はシフトレジ
スタ１１に入力する。シフトレジスタ１１はサンプルク
ロック１０によって２値信号５をサンプリングして、順
次シフトする。シフトレジスタ１１の並列出力の一部で
ある３点判定信号１２は、時系列の信号が出力されるの
で、これらを同時に取り扱うことは、複数点で識別判定
を行うことと同じである。多数決回路１３は、３点判定
信号１２を入力してそれらの多数決で定まる値をラッチ
回路８に出力する。そして、再生クロック信号７が、所
望の３サンプル（３点識別判定タイミング１４に対応し
たサンプル）が３点判定信号１２の位置までシフトされ
たタイミングの直後に立下がるように設定されていれば
、３点判定信号１２の多数決で定まった値をラッチする
ことができる。このようにして、ラッチ回路８でラッチ
された値が、復調されたディジタルデータ９として出力
される。 以上のようにして、ベースバンド信号３の２値判定が最
適点を含む３点で行われたことになるので、ベースバン
ド信号３および／または再生クロック信号７のゆらぎを
吸収することができる。また、雑音の影響がキャンセル
される傾向となる。 第３図は、第１図に示したクロック再生回路６エをＤ
Ｐ Ｌ Ｌ （Ｄｉｇｉｔａｌ ＰＨａｓｅ Ｌｏｃｋ
ｅｄ Ｌｏｏｐ）で構成した例を示すブロック図である
。このように構成した場合のクロック再生回路６１の動
作を説明する。まず、エツジ検出回路６１１で２値信号
５の変化点を検出する。この検出はベースバンド信号３
のゼロクロス点を検出することと同等である。 次に、位相比較器６１２でゼロクロス点と再生クロック
信号７の立ち上がりエツジとの位相比較を行う。比較の
結果、ゼロクロス点の位相が進んでいる場合には１ｅａ
ｄ信号６１３ａが、逆の場合にハｌａｇ信号６１３ ｂ
がシーケンシャルループフィルタ６１４に対して出力さ
れる。シーケンシャルループフィルタ６１４はローパス
特性を有しているので、雑音による影響が除去される。 そして、１ｅａｄ信号６１３ａに応じて進み制御信号６
１５ａが、また、ｌａｇ信号６１３ｂに応じて遅れ制御
信号６１５ｂが出力される。６１６は固定周波数信号を
出力する固定発振器であるが、パルス付加／除去回路６
１７は、進み制御信号６１５ａに応じて固定発振器６１
６の出力信号に１個のパルスを付加する。また、遅れ制
御信号６１５ｂに応じて固定発振器６１６の出力信号か
ら１個のパルスを除去する。ここで、パルス付加／除去
回路６１７のかわりに可変分周器を設け、分周比を変え
るようにしてもよい。このパルス付加／除去回路６１７
または可変分周器の出力をサンプルクロック１０として
用いる。さらに、この出力は分周器６１８で分周されて
位相比較器６１２に入力するとともに、再生クロック信
号７となる。ここで、再生クロック信号７の立下がりの
タイミングをラッチ回路８のラッチタイ〔ングに合わせ
るためには、再生クロック信号７のＯＮ区間とＯＦＦ区
間との比を不等にするように分周器６１Ｂを構成すれば
よい。あるいは、ＯＮ区間とＯＦＦ区間との比は等しい
ままで、分周器６１８とラッチ回路８との間にシフトレ
ジスタ等を挿入して、再生クロック信号７をずらすよう
にしてもよい。 第４図は、この発明の他の実施例による判定装置を示す
ブロック図である。図において、１５はベースバンド信
号３を１サンプル点がｍビットで表わされるｍビット量
子化信号に変換するＡ／Ｄコンバータ（多タイミング判
定手段）、１６はｍビット量子化信号である軟判定デー
タ、１７は１段がｍビットで構成されたシフトレジスタ
（多タイミング判定手段）、１８はシフトレジスタ１７
の所定のタップから出力される複数点軟判定データ（第
４図では３点軟判定データが例示されている。）、１９
は加算器（多タイミング判定手段）、２０は加算器１９
が出力する加算値を所定のしきい値と比較する比較器（
多タイミング判定手段）である。 次に動作について説明する。この場合には、アナログ波
形のベースバンド信号３は、Ａ／Ｄコンバータによって
、０〜２１′−１の範囲の値をとる量子化信号である軟
判定データ１６に変換される。 一方、ベースバンド信号３は比較器４で２値信号５に変
換される。そして、クロック再生回路６１から、第１の
実施例と同様に、再生クロック信号７およびサンプルク
ロック１０が出力される。本実施例の場合には、シフト
レジスタ１７の各段はｍビットで構成されていて、サン
プルクロック１０に従って軟判定データ１６をサンプリ
ングして順次シフトする。次に、シフトレジスタ１７の
並列出力の一部である複数点軟判定データ１８は、加算
器１９で加算される。そして、加算値は、比較器２０で
所定のしきい値と比較される。比較器２゜は加算値とし
きい値との大小関係に応じた２値信号を出力する。クロ
ック再生回路６１は、所定の３サンプルが３点軟判定信
号１８の位置までシフトされたタイミングの直後（必要
ならば、加算器１９および比較器２０による遅延を考慮
に入れて）に立下がるように設定されていれば、所望の
３サンプルによる判定結果がラッチ回路８でラッチされ
る。なお、３サンプル分の量子化値を加算した値を所定
のしきい値と比較することは、３サンプルの多数決をと
ることと等価であるから、本実施例によれば、第１の実
施例と同様の効果を得ることができる。また、Ａ／Ｄコ
ンバータ１５における変換タイミングは、サンプルクロ
ック１ｏを用いて定めることができる。 第５図はこの発明のさらに他の実施例による判定装置を
示すブロック図である。図において、２１ａ〜２１ｃは
それぞれ２種類のディジタル値で、それぞれのディジタ
ル値の一方は「０」に対応した値、他方はｒｌ、に対応
した値である。また、２２ａ〜２２ｃは各ディジ９）Ｌ
ｔ４ｆｉ２１ ａ 〜２１ ｃのうちの一方を出力する
データセレクタ（多タイごング判定手段）である。 次に動作について説明する。第１の実施例と同様に、２
値信号５はシフトレジスタ１１に入力し、シフトレジス
タ１１は３点判定信号（硬判定値）１２を出力する。３
点判定信号１２は、それぞれデータセレクタ２２ａ〜２
２ｃのセレクト入力となっているので、データセレクタ
２２ａ〜２２ｃは３点判定信号１２の値（「１」または
「Ｏ」）に応じてディジタル値２１ａ〜２１ｃのうちの
一方を出力する。その後は、第４図に示した第２の実施
例の場合と同様の処理が行われる。この場合には、ディ
ジタル値２１ａ〜２１ｃを適当な値に設定しておくこと
により、複数の判定点のそれぞれに任意の重み付けをし
た上で多数決判定を行うことができる。例えば、３つの
ディジタル値２１ａ〜２１Ｃの値をそれぞれ（１，−１
）、（２゜−２）、（１，−１）と設定すれば、３点の
うちの中央点に、他の点に比べて２倍の重み付けを施す
ことになる。 第６図はビット同期の追従を併せて行うことができる判
定装置を示したブロック図である。図において、６２は
再生クロック信号７の位相を瞬時変化させることができ
るクロック再生回路、１１１は３組の３点判定信号１２
ａ〜１２ｃを並列出力するシフトレジスタ（多タイミン
グ判定手段）、１３ａ〜１３ｃはそれぞれ多数決回路（
多タイミング判定手段）、８１は３つの多数決回路１３
ａ〜１３ｃのそれぞれの出力値をラッチするラッチ回路
、２３はラッチ回路８１の出力値を比較して判定タイミ
ングの進み／遅れを検出する検出回路（多タイミング判
定手段）、２４ａは進み信号、２４ｂは遅れ信号である
。 次に動作について説明する。比較器４から出力された２
値信号５は、シフトレジスタ１１１およびクロック再生
回路６２に入力する。シフトレジスタ１１ｌは、クロッ
ク再生回路６２が作成したサンプルクロック１０を用い
て２値信号５をサンプリングして、順次シフトする。シ
フトレジスタ１１１の並列出力の一部である３組の３点
判定信号１２ａ〜１２ｃは、それぞれ多数決回路１３ａ
〜１３ｃに入力する。ここで、３組の３点判定信号１２
ａ ＝ Ｉ ２ ｃは、ベースバンド信号３において
、１ビツトに対応している幅のうちの前半、中央、後半
の３つの部分からサンプリングしたことになる。多数決
回路１３ａ〜１３ｃは、それぞれ３点判定信号１２ａｘ
１２ｃの多数決によって定まる値を出力する。そして、
中央部に対応した多数決回路１３ｂの出力値をラッチし
た値が、再生したディジタルデータ９としてラッチ回路
８１から出力される。つまり、中央部で判定したデータ
をディジタルデータ９とする。同時に、３つの多数決回
路１３ａ〜１３ｃの出力値をラッチした３つの値が、ラ
ッチ回路８１から検出回路２３に出力される。検出回路
２３は、３つの値にもとづいて、識別判定のタイミング
の進み／遅れを検出する。検出動作を、第７図に示した
例に従って具体的に説明する。第７図において、破線は
受信信号におけるデータ変化点と判定装置で認識してい
るデータ変化点とのずれの様子を示している。サンプル
クロック１０は、再生クロック信号７に同期して生成さ
れているので、再生クロック信号７がベースバンド信号
３に対してずれると、ラッチ回路８１のラッチタイミン
グにおける中央部に対応した３点判定信号１２ｂは、検
波アイ出力３の実際の中央部には対応しなくなる。例え
ば、再生クロック信号７の周期が長くなると、ラッチ回
路８１でラッチした３点判定信号１２ｂに対応した値は
、第７図に示すように、真の中央部からずれたポイント
の３点のサンプル値となってしまう。この時、後部の３
点判定信号１２ａは、次のビットの影響を受ける（シフ
トレジスタ１１１では、１２ａ→１２ｂ→１２ｃ方向に
シフトされるとする。）。 ずれの幅が大きければ、検出回路２３が受は取る３つの
値のうち、前部に対応した値９ｃと中央部に対応した値
９とが同一で、後部に対応した値９ａが異なる値となる
。この場合には、検出回路２３は再生クロック信号７が
ベースバンド信号３に対して遅れていることを認識でき
る。従って、進み信号２４ａをクロック再生回路６２に
出力する。 クロック再生回路６２は、進み信号２４ａに従って再生
クロック信号の位相を瞬時進める。すると、サンプルク
ロック１０もこれに同期して、瞬時、進み方向に変化す
るので、中央部に対応した３点判定信号１２ｂは、検波
アイ出力３の実際の中央部からサンプリングする状態に
もどる。これとは逆に、検出回路２３において、中央部
に対応した値９と後部に対応した値９ａとが同一で、前
記に対応した値９Ｃが異なる場合には、遅れ信号２４ｂ
を出力する。再生クロック回路６２は、遅れ信号２４ｂ
に従って、再生クロック信号７を瞬時遅らせる。再生ク
ロック信号７を瞬時進ませる、または遅らせる動作は、
第３図に示した進み制御信号６１５ａと進み信号２４ａ
とをＯＲ接続し、遅れ制御信号６１５ｂと遅れ信号２４
ｂとをＯＲ接続することにより、第３図に示した回路構
成で実現できる。以上のようにして、再生したディジタ
ルデータ９の信頼性を向上することができるとともに、
ビット同期の追従を行うことが可能になる。 この検出回路２３は、３つの値９ａ、９ｂ、９ｃをアド
レス人力として、進み信号２４ａもしくは遅れ信号２４
ｂまたはどちらも出力しないものをデータとしたＲＯＭ
で簡単に構成できる。 なお、上記各実施例では、いずれもラッチ回路８．８１
を多数決回路１３．１３ａ、 〜１３ｃの後段に設けた
ものを示したが、多数決回路１３゜１３ａ〜１３ｃの前
段に設けてもよい。第８図は、第１の実施例による判定
装置を、この考え方にもとづいて変形して構成した場合
の例を示している。 この構成による判定装置の動作は第１の実施例によるも
のとほぼ同じであるから、説明は省略する。 また、第１の実施例だけでなく、上記他の実施例につい
ても同じ考え方が適用できることは明らかである。 また、各実施例では、クロック再生回路６１゜６２で生
成したディジタルデータ９のビットレートのｎ倍のサン
プルクロック１０を用いてサンプリングを行ったので、
複数点の判定信号１２．１２ａ〜１２ｃ、１Ｂはいずれ
も時間的に等間隔の信号であったが、サンプルクロック
１０に換えて他のクロック信号を用いたり、シフトレジ
スタ１１゜１１１．１７の出力タップを不連続に設定す
ることによって不等間隔の信号としてもよい。
図において、６１は再生クロック信号７を出力するとと
もに、再生クロック信号７のｎ倍の周波数のサンプルク
ロック１０を出力するクロック再生回路、１１は２値信
号５をサンプルクロック１０により定まるタイミングで
サンプリングして、順次シフトするシフトレジスタ（多
タイミング判定手段）、１２はシフトレジスタ１１の所
定の段のタップから出力した３点判定信号、１３は３点
判定信号１２の多数決で定まる値を出力する多数決回路
（多タイミング判定手段）である。 また、第２図は第１図に示した判定装置における判定タ
イミングを示す図であり、１４は３点識別判定タイごン
グである。３点識別判定タイミング１４は第１図に示し
た３点判定信号１２に対応するタイミングである。その
他のものは同一符号を付して第９図に示したものと同一
のものである。 次に動作について説明する。まず、ＩＦ信号１は、従来
の場合と同様に、検波復調回路２でベースバンド信号３
に変換され、さらに、比較器４で２値信号５に変換され
る。次に、クロック再生回路６１は、送信データのビッ
トレートと同じ速度の再生クロック信号７を出力し、同
時に、再生クロック信号７のｎ倍の速さのサンプルクロ
ック１０を出力する。このサンプルクロック１０の周期
は、第２図に示した３点識別判定タイ逅ング１４のタイ
ミング間隔を決定する。一方、２値信号５はシフトレジ
スタ１１に入力する。シフトレジスタ１１はサンプルク
ロック１０によって２値信号５をサンプリングして、順
次シフトする。シフトレジスタ１１の並列出力の一部で
ある３点判定信号１２は、時系列の信号が出力されるの
で、これらを同時に取り扱うことは、複数点で識別判定
を行うことと同じである。多数決回路１３は、３点判定
信号１２を入力してそれらの多数決で定まる値をラッチ
回路８に出力する。そして、再生クロック信号７が、所
望の３サンプル（３点識別判定タイミング１４に対応し
たサンプル）が３点判定信号１２の位置までシフトされ
たタイミングの直後に立下がるように設定されていれば
、３点判定信号１２の多数決で定まった値をラッチする
ことができる。このようにして、ラッチ回路８でラッチ
された値が、復調されたディジタルデータ９として出力
される。 以上のようにして、ベースバンド信号３の２値判定が最
適点を含む３点で行われたことになるので、ベースバン
ド信号３および／または再生クロック信号７のゆらぎを
吸収することができる。また、雑音の影響がキャンセル
される傾向となる。 第３図は、第１図に示したクロック再生回路６エをＤ
Ｐ Ｌ Ｌ （Ｄｉｇｉｔａｌ ＰＨａｓｅ Ｌｏｃｋ
ｅｄ Ｌｏｏｐ）で構成した例を示すブロック図である
。このように構成した場合のクロック再生回路６１の動
作を説明する。まず、エツジ検出回路６１１で２値信号
５の変化点を検出する。この検出はベースバンド信号３
のゼロクロス点を検出することと同等である。 次に、位相比較器６１２でゼロクロス点と再生クロック
信号７の立ち上がりエツジとの位相比較を行う。比較の
結果、ゼロクロス点の位相が進んでいる場合には１ｅａ
ｄ信号６１３ａが、逆の場合にハｌａｇ信号６１３ ｂ
がシーケンシャルループフィルタ６１４に対して出力さ
れる。シーケンシャルループフィルタ６１４はローパス
特性を有しているので、雑音による影響が除去される。 そして、１ｅａｄ信号６１３ａに応じて進み制御信号６
１５ａが、また、ｌａｇ信号６１３ｂに応じて遅れ制御
信号６１５ｂが出力される。６１６は固定周波数信号を
出力する固定発振器であるが、パルス付加／除去回路６
１７は、進み制御信号６１５ａに応じて固定発振器６１
６の出力信号に１個のパルスを付加する。また、遅れ制
御信号６１５ｂに応じて固定発振器６１６の出力信号か
ら１個のパルスを除去する。ここで、パルス付加／除去
回路６１７のかわりに可変分周器を設け、分周比を変え
るようにしてもよい。このパルス付加／除去回路６１７
または可変分周器の出力をサンプルクロック１０として
用いる。さらに、この出力は分周器６１８で分周されて
位相比較器６１２に入力するとともに、再生クロック信
号７となる。ここで、再生クロック信号７の立下がりの
タイミングをラッチ回路８のラッチタイ〔ングに合わせ
るためには、再生クロック信号７のＯＮ区間とＯＦＦ区
間との比を不等にするように分周器６１Ｂを構成すれば
よい。あるいは、ＯＮ区間とＯＦＦ区間との比は等しい
ままで、分周器６１８とラッチ回路８との間にシフトレ
ジスタ等を挿入して、再生クロック信号７をずらすよう
にしてもよい。 第４図は、この発明の他の実施例による判定装置を示す
ブロック図である。図において、１５はベースバンド信
号３を１サンプル点がｍビットで表わされるｍビット量
子化信号に変換するＡ／Ｄコンバータ（多タイミング判
定手段）、１６はｍビット量子化信号である軟判定デー
タ、１７は１段がｍビットで構成されたシフトレジスタ
（多タイミング判定手段）、１８はシフトレジスタ１７
の所定のタップから出力される複数点軟判定データ（第
４図では３点軟判定データが例示されている。）、１９
は加算器（多タイミング判定手段）、２０は加算器１９
が出力する加算値を所定のしきい値と比較する比較器（
多タイミング判定手段）である。 次に動作について説明する。この場合には、アナログ波
形のベースバンド信号３は、Ａ／Ｄコンバータによって
、０〜２１′−１の範囲の値をとる量子化信号である軟
判定データ１６に変換される。 一方、ベースバンド信号３は比較器４で２値信号５に変
換される。そして、クロック再生回路６１から、第１の
実施例と同様に、再生クロック信号７およびサンプルク
ロック１０が出力される。本実施例の場合には、シフト
レジスタ１７の各段はｍビットで構成されていて、サン
プルクロック１０に従って軟判定データ１６をサンプリ
ングして順次シフトする。次に、シフトレジスタ１７の
並列出力の一部である複数点軟判定データ１８は、加算
器１９で加算される。そして、加算値は、比較器２０で
所定のしきい値と比較される。比較器２゜は加算値とし
きい値との大小関係に応じた２値信号を出力する。クロ
ック再生回路６１は、所定の３サンプルが３点軟判定信
号１８の位置までシフトされたタイミングの直後（必要
ならば、加算器１９および比較器２０による遅延を考慮
に入れて）に立下がるように設定されていれば、所望の
３サンプルによる判定結果がラッチ回路８でラッチされ
る。なお、３サンプル分の量子化値を加算した値を所定
のしきい値と比較することは、３サンプルの多数決をと
ることと等価であるから、本実施例によれば、第１の実
施例と同様の効果を得ることができる。また、Ａ／Ｄコ
ンバータ１５における変換タイミングは、サンプルクロ
ック１ｏを用いて定めることができる。 第５図はこの発明のさらに他の実施例による判定装置を
示すブロック図である。図において、２１ａ〜２１ｃは
それぞれ２種類のディジタル値で、それぞれのディジタ
ル値の一方は「０」に対応した値、他方はｒｌ、に対応
した値である。また、２２ａ〜２２ｃは各ディジ９）Ｌ
ｔ４ｆｉ２１ ａ 〜２１ ｃのうちの一方を出力する
データセレクタ（多タイごング判定手段）である。 次に動作について説明する。第１の実施例と同様に、２
値信号５はシフトレジスタ１１に入力し、シフトレジス
タ１１は３点判定信号（硬判定値）１２を出力する。３
点判定信号１２は、それぞれデータセレクタ２２ａ〜２
２ｃのセレクト入力となっているので、データセレクタ
２２ａ〜２２ｃは３点判定信号１２の値（「１」または
「Ｏ」）に応じてディジタル値２１ａ〜２１ｃのうちの
一方を出力する。その後は、第４図に示した第２の実施
例の場合と同様の処理が行われる。この場合には、ディ
ジタル値２１ａ〜２１ｃを適当な値に設定しておくこと
により、複数の判定点のそれぞれに任意の重み付けをし
た上で多数決判定を行うことができる。例えば、３つの
ディジタル値２１ａ〜２１Ｃの値をそれぞれ（１，−１
）、（２゜−２）、（１，−１）と設定すれば、３点の
うちの中央点に、他の点に比べて２倍の重み付けを施す
ことになる。 第６図はビット同期の追従を併せて行うことができる判
定装置を示したブロック図である。図において、６２は
再生クロック信号７の位相を瞬時変化させることができ
るクロック再生回路、１１１は３組の３点判定信号１２
ａ〜１２ｃを並列出力するシフトレジスタ（多タイミン
グ判定手段）、１３ａ〜１３ｃはそれぞれ多数決回路（
多タイミング判定手段）、８１は３つの多数決回路１３
ａ〜１３ｃのそれぞれの出力値をラッチするラッチ回路
、２３はラッチ回路８１の出力値を比較して判定タイミ
ングの進み／遅れを検出する検出回路（多タイミング判
定手段）、２４ａは進み信号、２４ｂは遅れ信号である
。 次に動作について説明する。比較器４から出力された２
値信号５は、シフトレジスタ１１１およびクロック再生
回路６２に入力する。シフトレジスタ１１ｌは、クロッ
ク再生回路６２が作成したサンプルクロック１０を用い
て２値信号５をサンプリングして、順次シフトする。シ
フトレジスタ１１１の並列出力の一部である３組の３点
判定信号１２ａ〜１２ｃは、それぞれ多数決回路１３ａ
〜１３ｃに入力する。ここで、３組の３点判定信号１２
ａ ＝ Ｉ ２ ｃは、ベースバンド信号３において
、１ビツトに対応している幅のうちの前半、中央、後半
の３つの部分からサンプリングしたことになる。多数決
回路１３ａ〜１３ｃは、それぞれ３点判定信号１２ａｘ
１２ｃの多数決によって定まる値を出力する。そして、
中央部に対応した多数決回路１３ｂの出力値をラッチし
た値が、再生したディジタルデータ９としてラッチ回路
８１から出力される。つまり、中央部で判定したデータ
をディジタルデータ９とする。同時に、３つの多数決回
路１３ａ〜１３ｃの出力値をラッチした３つの値が、ラ
ッチ回路８１から検出回路２３に出力される。検出回路
２３は、３つの値にもとづいて、識別判定のタイミング
の進み／遅れを検出する。検出動作を、第７図に示した
例に従って具体的に説明する。第７図において、破線は
受信信号におけるデータ変化点と判定装置で認識してい
るデータ変化点とのずれの様子を示している。サンプル
クロック１０は、再生クロック信号７に同期して生成さ
れているので、再生クロック信号７がベースバンド信号
３に対してずれると、ラッチ回路８１のラッチタイミン
グにおける中央部に対応した３点判定信号１２ｂは、検
波アイ出力３の実際の中央部には対応しなくなる。例え
ば、再生クロック信号７の周期が長くなると、ラッチ回
路８１でラッチした３点判定信号１２ｂに対応した値は
、第７図に示すように、真の中央部からずれたポイント
の３点のサンプル値となってしまう。この時、後部の３
点判定信号１２ａは、次のビットの影響を受ける（シフ
トレジスタ１１１では、１２ａ→１２ｂ→１２ｃ方向に
シフトされるとする。）。 ずれの幅が大きければ、検出回路２３が受は取る３つの
値のうち、前部に対応した値９ｃと中央部に対応した値
９とが同一で、後部に対応した値９ａが異なる値となる
。この場合には、検出回路２３は再生クロック信号７が
ベースバンド信号３に対して遅れていることを認識でき
る。従って、進み信号２４ａをクロック再生回路６２に
出力する。 クロック再生回路６２は、進み信号２４ａに従って再生
クロック信号の位相を瞬時進める。すると、サンプルク
ロック１０もこれに同期して、瞬時、進み方向に変化す
るので、中央部に対応した３点判定信号１２ｂは、検波
アイ出力３の実際の中央部からサンプリングする状態に
もどる。これとは逆に、検出回路２３において、中央部
に対応した値９と後部に対応した値９ａとが同一で、前
記に対応した値９Ｃが異なる場合には、遅れ信号２４ｂ
を出力する。再生クロック回路６２は、遅れ信号２４ｂ
に従って、再生クロック信号７を瞬時遅らせる。再生ク
ロック信号７を瞬時進ませる、または遅らせる動作は、
第３図に示した進み制御信号６１５ａと進み信号２４ａ
とをＯＲ接続し、遅れ制御信号６１５ｂと遅れ信号２４
ｂとをＯＲ接続することにより、第３図に示した回路構
成で実現できる。以上のようにして、再生したディジタ
ルデータ９の信頼性を向上することができるとともに、
ビット同期の追従を行うことが可能になる。 この検出回路２３は、３つの値９ａ、９ｂ、９ｃをアド
レス人力として、進み信号２４ａもしくは遅れ信号２４
ｂまたはどちらも出力しないものをデータとしたＲＯＭ
で簡単に構成できる。 なお、上記各実施例では、いずれもラッチ回路８．８１
を多数決回路１３．１３ａ、 〜１３ｃの後段に設けた
ものを示したが、多数決回路１３゜１３ａ〜１３ｃの前
段に設けてもよい。第８図は、第１の実施例による判定
装置を、この考え方にもとづいて変形して構成した場合
の例を示している。 この構成による判定装置の動作は第１の実施例によるも
のとほぼ同じであるから、説明は省略する。 また、第１の実施例だけでなく、上記他の実施例につい
ても同じ考え方が適用できることは明らかである。 また、各実施例では、クロック再生回路６１゜６２で生
成したディジタルデータ９のビットレートのｎ倍のサン
プルクロック１０を用いてサンプリングを行ったので、
複数点の判定信号１２．１２ａ〜１２ｃ、１Ｂはいずれ
も時間的に等間隔の信号であったが、サンプルクロック
１０に換えて他のクロック信号を用いたり、シフトレジ
スタ１１゜１１１．１７の出力タップを不連続に設定す
ることによって不等間隔の信号としてもよい。
以上のように、この発明によれば復調データ識別判定装
置を、ベースバンド信号を複数のタイミングで２値判定
し、判定された複数の値の多数決で定まる値を復調ディ
ジタルデータとして出力するように構成したので、識別
判定のタイミングがゆらいでもデータが誤る率を軽減で
き、雑音に対するデータ復号特性を改善できるものが得
られる効果がある。さらに、識別判定のタイミングが最
適点からずれたことを自動的に検出して、自動的に最適
点に追従するように構成したので、常に最適の点で識別
判定でき、データ復号特性をさらに改善できるものが得
られる効果がある。
置を、ベースバンド信号を複数のタイミングで２値判定
し、判定された複数の値の多数決で定まる値を復調ディ
ジタルデータとして出力するように構成したので、識別
判定のタイミングがゆらいでもデータが誤る率を軽減で
き、雑音に対するデータ復号特性を改善できるものが得
られる効果がある。さらに、識別判定のタイミングが最
適点からずれたことを自動的に検出して、自動的に最適
点に追従するように構成したので、常に最適の点で識別
判定でき、データ復号特性をさらに改善できるものが得
られる効果がある。
第１図はこの発明の一実施例による復調データ識別判定
装置（判定装置）を示すブロック図、第２図は第１図に
示した判定装置における識別判定のタイミングを示すタ
イミング図、第３図は第１図に示したクロック再生回路
の一構成例を示すブロック図、第４図〜第６図はそれぞ
れこの発明の他の実施例による判定装置を示すブロック
図、第７図は第６図に示した判定袋装置におけるクロッ
ク追従の動作を説明するための説明図、第８図はこの発
明のさらに他の実施例による判定装置を示すブロック図
、第９図は従来の判定装置を示すブロック図、第１０図
は従来の判定装置における識別判定のタイミングを示す
タイミング図である。 ２は検波復調回路、４は比較器、６１．６２はクロック
再生回路、８．８１はラッチ回路、１１゜１１１はシフ
トレジスタ（多タイミング判定手段）、１３．１３ａ−
１３ｃは多数決回路（多タイミング判定手段）、１５は
Ａ／Ｄコンバータ（多タイミング判定手段）、１７はシ
フトレジスタ（多タイミング判定手段）、１９は加算器
（多タイミング判定手段）、２０は比較器（多タイ旦ン
グ判定手段Ｌ、２２ａ〜２２ｃはデータセレクタ（多タ
イミング判定手段）、２３は検出回路（多タイミング判
定手段）。 なお、図中、同一符号は同一、又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社
装置（判定装置）を示すブロック図、第２図は第１図に
示した判定装置における識別判定のタイミングを示すタ
イミング図、第３図は第１図に示したクロック再生回路
の一構成例を示すブロック図、第４図〜第６図はそれぞ
れこの発明の他の実施例による判定装置を示すブロック
図、第７図は第６図に示した判定袋装置におけるクロッ
ク追従の動作を説明するための説明図、第８図はこの発
明のさらに他の実施例による判定装置を示すブロック図
、第９図は従来の判定装置を示すブロック図、第１０図
は従来の判定装置における識別判定のタイミングを示す
タイミング図である。 ２は検波復調回路、４は比較器、６１．６２はクロック
再生回路、８．８１はラッチ回路、１１゜１１１はシフ
トレジスタ（多タイミング判定手段）、１３．１３ａ−
１３ｃは多数決回路（多タイミング判定手段）、１５は
Ａ／Ｄコンバータ（多タイミング判定手段）、１７はシ
フトレジスタ（多タイミング判定手段）、１９は加算器
（多タイミング判定手段）、２０は比較器（多タイ旦ン
グ判定手段Ｌ、２２ａ〜２２ｃはデータセレクタ（多タ
イミング判定手段）、２３は検出回路（多タイミング判
定手段）。 なお、図中、同一符号は同一、又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社
Claims (2)
- （１）入力信号を復調してベースバンド信号を出力する
検波復調回路と、前記ベースバンド信号を２値化して２
値信号を出力する比較器と、送信データのビットレート
と同じ周波数の再生クロック信号を再生するとともに、
前記再生クロック信号よりも高速のクロック信号を発生
するクロック再生回路と、前記クロック信号を用いて前
記２値信号をサンプリングするとともに、サンプリング
して得た値のうち複数のサンプリングポイントに対応す
る複数の値の多数決判定を行って、前記多数決判定の結
果得られた値を出力する多タイミング判定手段と、前記
多タイミング判定手段が出力した値を、前記再生クロッ
ク信号によってラッチし、ラッチした値を復元されたデ
ィジタルデータとして出力するラッチ回路とを備えた復
調データ識別判定装置。 - （２）入力信号を復調してベースバンド信号を出力する
検波復調回路と、前記ベースバンド信号を２値化して２
値信号を出力する比較器と、送信データのビットレート
と同じ周波数の再生クロック信号を再生するとともに、
前記再生クロック信号よりも高速のクロック信号を発生
し、かつ、進み信号および遅れ信号を入力して、前記進
み信号に応じて前記再生クロック信号の位相を瞬時進め
る一方、前記遅れ信号に応じて前記再生クロック信号の
位相を瞬時遅らせるクロック再生回路と、前記クロック
信号を用いて前記２値信号をサンプリングするとともに
、サンプリングして得た値のうち、複数のサンプリング
ポイントに対応する複数の値の多数決判定を行って、前
記多数決判定の結果得られた値を出力し、かつ、前記サ
ンプリングポイントの中央点のずれを検出した場合に前
記進み信号または前記遅れ信号を出力する多タイミング
判定手段とを備えた復調データ識別判定装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205257A JPH0369238A (ja) | 1989-08-08 | 1989-08-08 | 復調データ識別判定装置 |
| US07/463,214 US5105447A (en) | 1989-08-08 | 1990-01-10 | Demodulated data recognition and decision device |
| NO90900205A NO900205L (no) | 1989-08-08 | 1990-01-15 | Anordning for gjenkjennelse og bestemmelse av demodulertedata. |
| DE69028260T DE69028260T2 (de) | 1989-08-08 | 1990-01-26 | Erkennungs- und Entscheidungseinrichtung für demodulierte Daten |
| EP90101553A EP0412234B1 (en) | 1989-08-08 | 1990-01-26 | Demodulated data recognition and decision device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205257A JPH0369238A (ja) | 1989-08-08 | 1989-08-08 | 復調データ識別判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0369238A true JPH0369238A (ja) | 1991-03-25 |
Family
ID=16503993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205257A Pending JPH0369238A (ja) | 1989-08-08 | 1989-08-08 | 復調データ識別判定装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5105447A (ja) |
| EP (1) | EP0412234B1 (ja) |
| JP (1) | JPH0369238A (ja) |
| DE (1) | DE69028260T2 (ja) |
| NO (1) | NO900205L (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221800A (ja) * | 1994-02-02 | 1995-08-18 | Nec Corp | データ識別再生回路 |
| US5778032A (en) * | 1995-02-24 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Data reproducing method and data reproducing unit |
| US6130584A (en) * | 1998-03-12 | 2000-10-10 | Nec Corporation | Over-sampling type clock recovery circuit with power consumption reduced |
| US6222419B1 (en) | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
| US6292655B1 (en) | 1998-05-29 | 2001-09-18 | Nec Corporation | Selective calling radio-receiver and method of receiving selective calling radio signal |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9100065A (nl) * | 1991-01-16 | 1992-08-17 | Philips Nv | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. |
| FR2685486B1 (fr) * | 1991-12-19 | 1994-07-29 | Inst Francais Du Petrole | Methode et dispositif pour mesurer les niveaux d'amplitude successifs de signaux recus sur une voie de transmission. |
| US5329554A (en) * | 1992-05-08 | 1994-07-12 | Cirrus Logic, Inc. | Digital pulse detector |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| US5504751A (en) * | 1994-11-07 | 1996-04-02 | Motorola Inc. | Method and apparatus for extracting digital information from an asynchronous data stream |
| FR2729019B1 (fr) * | 1994-12-30 | 1997-03-21 | Sgs Thomson Microelectronics | Circuit de restitution de bits transmis par un signal serie |
| US5948116A (en) * | 1996-02-23 | 1999-09-07 | Texas Instruments Deutschland, Gmbh | Bit error correction algorithm |
| US6263035B1 (en) * | 1998-02-02 | 2001-07-17 | Oki Telecom, Inc. | System and method for adjusting a phase angle of a recovered data clock signal from a received data signal |
| JP3649930B2 (ja) * | 1999-02-12 | 2005-05-18 | 株式会社ケンウッド | クロック再生回路 |
| US6424684B1 (en) * | 1999-08-30 | 2002-07-23 | Micron Technology, Inc. | Method and apparatus for receiving synchronous data |
| US20030061564A1 (en) * | 2001-09-27 | 2003-03-27 | Maddux John T. | Serial data extraction using two cycles of edge information |
| DE60302697T2 (de) * | 2002-04-16 | 2006-08-03 | Robert Bosch Gmbh | Verfahren zum Synchronisieren von Uhren in einem verteilten Kommunikationssystem |
| US10084620B1 (en) * | 2017-03-01 | 2018-09-25 | Intel Corporation | Neural network-based systems for high speed data links |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227541A (ja) * | 1983-11-09 | 1985-11-12 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | ディジタルｐｌｌ回路 |
| JPS6386641A (ja) * | 1986-09-30 | 1988-04-18 | Nec Corp | 調歩同期デ−タ信号の入力レベル判定回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161149A (ja) * | 1983-03-04 | 1984-09-11 | Nec Corp | タイミング同期回路 |
| FR2559629B1 (fr) * | 1984-02-15 | 1986-06-13 | Telediffusion Fse | Systeme de radiodiffusion de donnees, notamment vers des postes mobiles |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| US4868853A (en) * | 1987-04-15 | 1989-09-19 | Hitachi, Ltd. | Demodulation circuit for digital modulated signal |
| JPH0626353B2 (ja) * | 1987-05-19 | 1994-04-06 | 日本電気株式会社 | 復調装置 |
| US4807260A (en) * | 1987-10-05 | 1989-02-21 | Northrop Corporation | Non high frequency clock dependent Manchester biphasic decoder and comparator |
| US4821297A (en) * | 1987-11-19 | 1989-04-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital phase locked loop clock recovery scheme |
-
1989
- 1989-08-08 JP JP1205257A patent/JPH0369238A/ja active Pending
-
1990
- 1990-01-10 US US07/463,214 patent/US5105447A/en not_active Expired - Lifetime
- 1990-01-15 NO NO90900205A patent/NO900205L/no unknown
- 1990-01-26 DE DE69028260T patent/DE69028260T2/de not_active Expired - Lifetime
- 1990-01-26 EP EP90101553A patent/EP0412234B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60227541A (ja) * | 1983-11-09 | 1985-11-12 | ナシヨナル・セミコンダクタ−・コ−ポレ−シヨン | ディジタルｐｌｌ回路 |
| JPS6386641A (ja) * | 1986-09-30 | 1988-04-18 | Nec Corp | 調歩同期デ−タ信号の入力レベル判定回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221800A (ja) * | 1994-02-02 | 1995-08-18 | Nec Corp | データ識別再生回路 |
| US5778032A (en) * | 1995-02-24 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Data reproducing method and data reproducing unit |
| US6130584A (en) * | 1998-03-12 | 2000-10-10 | Nec Corporation | Over-sampling type clock recovery circuit with power consumption reduced |
| US6222419B1 (en) | 1998-03-12 | 2001-04-24 | Nec Corporation | Over-sampling type clock recovery circuit using majority determination |
| US6292655B1 (en) | 1998-05-29 | 2001-09-18 | Nec Corporation | Selective calling radio-receiver and method of receiving selective calling radio signal |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0412234A3 (en) | 1993-11-24 |
| DE69028260T2 (de) | 1997-04-17 |
| NO900205D0 (no) | 1990-01-15 |
| DE69028260D1 (de) | 1996-10-02 |
| EP0412234B1 (en) | 1996-08-28 |
| EP0412234A2 (en) | 1991-02-13 |
| US5105447A (en) | 1992-04-14 |
| NO900205L (no) | 1991-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US5379323A (en) | DQPSK delay detection circuit | |
| WO2007037312A1 (ja) | クロック再生装置及び方法 | |
| US5267264A (en) | Synchronization and matching method for a binary baseband transmission system | |
| JP3412160B2 (ja) | データの劣化の検出方法および装置 | |
| US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
| JP3108364B2 (ja) | データ復調装置 | |
| JPH06232930A (ja) | クロック再生回路 | |
| US20060153316A1 (en) | Fsk receiver having a variable threshold slicer stage and corresponding method | |
| JPH06152667A (ja) | クロック再生回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP2983381B2 (ja) | クロック再生のための制御信号作成回路 | |
| JP3458782B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP3561595B2 (ja) | Ｒｄｓ受信装置 | |
| JP3369118B2 (ja) | データ判定回路 | |
| JP2606540B2 (ja) | 波形等化器 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| JPH06232931A (ja) | ディジタル復調装置 | |
| JPH043552A (ja) | Ｇｍｓｋ変調波の符号識別再生装置 | |
| JP2827197B2 (ja) | 無線データ伝送システム | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH0584100B2 (ja) |