JPH06232204A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06232204A
JPH06232204A JP50A JP1849393A JPH06232204A JP H06232204 A JPH06232204 A JP H06232204A JP 50 A JP50 A JP 50A JP 1849393 A JP1849393 A JP 1849393A JP H06232204 A JPH06232204 A JP H06232204A
Authority
JP
Japan
Prior art keywords
chip
bare
wiring board
substrate
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Atsushi Watanabe
淳 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP50A priority Critical patent/JPH06232204A/ja
Publication of JPH06232204A publication Critical patent/JPH06232204A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 バンプ付きのベアICチップをフレキシブル
配線基板上にフェースダウン実装する作業を生産性の低
下を伴うことなく確実に行うと共に、上記実装作業段階
で隣接する回路がショート状態となる事態を防止する。 【構成】 PET基板13上には、銀ペーストにより回
路パターン14が形成される。ベアICチップ15は、
シリコン基板17の絶縁保護膜18側からバンプ19を
突出させた構成となっている。ベアICチップ15をP
ET基板13上にフェースダウン実装するときには、P
ET基板13上に非導電性接着剤20を塗布する工程を
行った後に、ベアICチップ15を、バンプ19が回路
パターン14と当接するように位置させると共に、この
状態で当該ベアICチップ15及びPET基板13間が
非導電性接着剤20により接着されるまでの期間は、加
熱加圧装置によってベアICチップ15をPET基板1
3側に押し付けた状態に保持するという圧力印加工程を
行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バンプ付きのベアIC
チップ(所謂フリップチップ)をフレキシブル配線基板
上にフェースダウン実装するようにした半導体装置の製
造方法に関する。
【0002】
【従来の技術】近年、宅配便などの配送システムにおい
ては、集荷した荷物の仕分け作業をコンピュータ管理に
より自動化することが試みられており、この種の配送シ
ステムとしては、例えば特開昭61−203021号公
報に記載されたものが知られている。このような配送シ
ステムを構築する場合に使用される電子荷札は、荷物に
対し手書き式の配送用伝票とは別個に取り付けられるも
ので、荷物の配送先などの識別データを記憶して成るメ
モリと、質問器から電波により送信される質問信号に応
答して上記メモリの識別データをアンサバックするとい
う送受信機能を備えた応答回路と、電源用電池などを含
んで構成される。そして、上記のような電子荷札を取り
付けた荷物を、配送センターなどの仕分け用ラインのベ
ルトコンベアで搬送する際に、ラインの各所に設置した
質問器と電子荷札との間で質問信号及び識別データの授
受を行う構成とすれば、質問器側において荷物の配送先
を非接触で識別できるようになると共に、荷物の自動仕
分けが可能になる。
【0003】このような電子荷札は、一般的には、プリ
ント配線基板上にIC、抵抗、コンデンサのような回路
素子及び電池などの部品を実装して構成されるものであ
るが、上記のような各回路素子をワンチップIC化する
と共に、このICのベアチップにバンプを設けて成る所
謂フリップチップをプリント配線基板に対しフェースダ
ウン実装する構成を採用することにより、全体の薄形
化、小形化及び低コスト化を図ることができる。
【0004】また、電子荷札は、その取扱い上におい
て、ある程度の変形が可能であることが好ましいため、
電子荷札に用いられる配線基板としては、リジットタイ
プのものではなくフレキシブルタイプのものを用いるこ
とが望ましい。このような要求を満たすために、例えば
PET(ポリエチレンテレフタテート)基板上に銀ペー
ストにより回路パターンを形成し、その回路パターンに
対してベアICチップをフェースダウン実装することが
考えられている。ところが、このような実装方法を採用
する場合には、PET基板が耐熱性に劣り、しかも銀ペ
ーストが半田付けに不向きであることから、半田付けに
よる実装が不可能であり、これに変わる実装手段を用い
る必要がある。
【0005】ベアICチップを半田を用いずにフェース
ダウン実装する構造としては、従来より、特開平2−8
4747号公報或いは特開昭51−101469号公報
に記載されたものが知られている。即ち、特開平2−8
4747号公報に記載されたものは、基板(但しフレキ
シブル基板ではない)側に設けられた導体パターンとベ
アICチップ側に形成されたアルミパッドとの間を、導
電性樹脂(導電粒子を含有した接着剤)により連結して
電気的に接続する構成となっている。
【0006】また、特開昭51−101469号公報に
記載されたものは、図4に摸式的に示すように、シリコ
ン基板1における絶縁保護膜2の拡散面側からバンプ3
を突出させて成るベアICチップ4を設け、このベアI
Cチップ4を、配線基板5に対して厚み方向に導電性を
有し且つ面方向に絶縁性を有する異方導電性樹脂6(樹
脂中に金属粒子6a(図では理解を容易にするために誇
張した状態で示す)を所定の状態で分散させたもの)に
より接着し、その接着状態でベアICチップ4側のバン
プ3と配線基板5側の回路パターン5aとの間を上記異
方導電性樹脂6によって電気的に接続するようにしてい
る。尚、上記接着時には、ベアICチップ4を配線基板
5側に押し付けた状態に保持し、この状態で異方導電樹
脂6を例えば熱処理により硬化させるようにしている。
【0007】
【発明が解決しようとする課題】特開平2−84747
号公報に記載されたものでは、ベアICチップの実装時
において、基板側の導体パターンとベアICチップ側の
アルミパッドとの間を連結する導電性樹脂の量が通常時
より多くなった場合、或いは導電性樹脂の粘度が通常時
より小さくなった場合には、当該導電性樹脂が隣接する
導電性樹脂と接触する虞が大きくなり、このような接触
状態となった場合には、隣接する導体パターン間(或い
はアルミパッド間)がショートするという問題点が惹起
される。また、この逆に導電性樹脂の量が通常時より少
なくなった場合には、接続不良を起こす虞が大きくな
る。従って、特開平2−84747号公報に記載された
ものでは、ベアICチップの実装時における導電性樹脂
の量及び粘度の管理が難しくなるという事情があり、そ
の生産性に劣るという問題点があった。
【0008】特開昭51−101469号公報に記載さ
れたものは、配線基板5がリジット基板により形成され
ているため、図4に示すように、ベアICチップ4のバ
ンプ3と回路パターン5aとに挟まれた部位でのみ異方
導電性樹脂6の金属粒子6a部分が厚み方向に圧縮され
て、それらバンプ3及び回路パターン5a間の接続が行
われると共に、他の部位では金属粒子6a部分が厚み方
向及び面方向の何れにも圧縮されることがなくて、その
絶縁性が保たれるから、実用上において支障が生ずるこ
とはない。しかし、この公報に記載されたものを電子荷
札に適合するようにするため、配線基板5をフレキシブ
ル基板により形成した場合には、以下に述べるような問
題点が惹起される。
【0009】即ち、図5に示すように、フレキシブル基
板より成る配線基板7が用いられていた場合には、ベア
ICチップ4の接着時に加えられる圧力及び熱の条件如
何によっては、配線基板7に変形が生じ、バンプ3が配
線基板7に食い込んだ状態を呈する。このような状態で
は、ベアICチップ4の拡散面(絶縁保護膜2が設けら
れた面)全体で異方導電性樹脂6を押圧した状態となる
ため、バンプ3及び回路パターン7a間が厚み方向に接
続されると同時に、金属粒子6aが面方向に導通した状
態となって、隣接する回路パターン7a間がショートし
てしまう虞が出てくる。
【0010】本発明は上記事情に鑑みてなされたもので
あり、その目的は、バンプ付きのベアICチップをフレ
キシブル配線基板上にフェースダウン実装する場合に、
その実装作業を生産性の低下を伴うことなく確実に行い
得ると共に、上記実装作業段階で隣接する回路がショー
トしてしまう虞がなくなるなどの効果を奏する半導体装
置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するために、バンプ付きのベアICチップをフレキシブ
ル配線基板上にフェースダウン実装するようにした半導
体装置の製造方法において、前記フレキシブル配線基板
上に導電性ペーストによる回路パターンを形成するパタ
ーン形成工程、前記フレキシブル配線基板上における前
記ベアICチップの実装位置若しくは当該ベアICチッ
プのバンプ形成面に非導電性接着剤を塗布する塗布工
程、前記ベアICチップをそのバンプが前記回路パター
ンの所定位置と当接するように位置させると共に、この
状態で当該ベアICチップ及び前記フレキシブル配線基
板間が前記非導電性接着剤により接着されるまでの期間
はベアICチップを配線基板側に押し付けた状態に保持
する圧力印加工程を実行する構成としたものである。
【0012】
【作用】上記のような各工程を経て製造された半導体装
置においては、ベアICチップ側のバンプが、フレキシ
ブル配線基板側の導電性ペーストより成る回路パターン
に圧接した状態となって両者の接続が確実に行われる。
この場合、ベアICチップ及びフレキシブル配線基板間
を接着する接着剤は非導電性のものであるから、その接
着剤の量及び粘度を厳密に管理する必要がなくなって生
産性が向上すると共に、その接着剤を介して隣接する回
路がショート状態になる虞がなくなる。
【0013】
【実施例】以下、本発明を宅配便の配送システムに利用
される電子荷札に適用した一実施例について図1〜図3
を参照しながら説明する。図3において、電子荷札とし
ての宅配伝票11は、複写式の手書き記入欄A群を備え
た複数枚の伝票片11a〜11dより成るもので、宅配
荷物に貼り付けられる例えば最下面の伝票片11dに
は、RF回路ユニット12(本発明でいう半導体装置に
相当)が一体的に固定されている。上記手書き記入欄A
は、宅配荷物の依頼主によって荷物の配送先や発送元に
関する情報が記入されると共に、宅配取次店にて配送先
を示す仕分けコードや宅配料金などが記入される部分で
ある。また、RF回路ユニット12は、荷物の配送先な
どの識別データを記憶する機能及び電波による送受信機
能を備えたもので、このRF回路ユニット12へのデー
タ入力は、専用の発行器を用いた電波による非接触通信
により行われる。
【0014】RF回路ユニット12は、図2に具体的に
示すように、フレキシブル配線基板としてのPET基板
13上に、回路パターン14を形成すると共に、この回
路パターン14と対応させてベアICチップ15及び例
えばペーパー型の電池16を実装して構成されている。
【0015】この場合、回路パターン14は、PET基
板13上に、導電性ペースト例えば銀ペーストをスクリ
ーン印刷するパターン形成工程を行うことにより形成さ
れるもので、送受信用のアンテナを構成するパターン1
4a、14bの他に、これらのアンテナ用パターン14
a、14bに接続された配線用パターン14c、14d
と、これらとは独立した配線パターン14eとが設けら
れる。そして、配線用パターン14e、14dには、電
池16の各端子(+)、(−)が接続される。尚、電池
16は、PET基板13上に、例えば銀ペースト或いは
異方導電性膜を利用して実装されるものである。また、
ベアICチップ15は、配線用パターン14c〜14e
に跨がるように実装されるものであり、以下において
は、このベアICチップ15の構成、並びにその実装方
法について図1を参照しながら説明する。
【0016】即ち、図1はRF回路ユニット12の断面
構造を摸式的に示すもので、この図1において、ベアI
Cチップ15は、メモリ、RF回路などを作り込んで成
るシリコン基板17の表面に絶縁保護膜18を拡散形成
すると共に、バンプ19(2個のみ図示)を絶縁保護膜
18から突出させた構成となっており、それらのバンプ
19を利用してPET基板13にフェースダウン実装さ
れるものである。
【0017】このフェースダウン実装時には、まず、P
ET基板13上に、例えば熱硬化性接着剤より成る非導
電性接着剤20を塗布する塗布工程を行う。次いで、ベ
アICチップ15を、そのバンプ19が前記回路パター
ン14の配線用パターン14c〜14e(図1では14
c、14dのみ図示)と当接するように位置させると共
に、この状態で当該ベアICチップ15及びPET基板
13間が非導電性接着剤20により接着されるまでの期
間は、加熱加圧装置によってベアICチップ15をPE
T基板13側に押し付けた状態に保持する圧力印加工程
を行う。この場合、上記圧力印加工程での加熱及び加圧
は、例えば170℃−20Kgf/cm−20秒の
条件で行う。また、必要に応じて、上記ベアICチップ
15の保護のために、当該ベアICチップ15を熱収縮
率がPT基板13と近い樹脂によってモールドする構成
としても良いものである。
【0018】尚、ベアICチップ15は、図示しない質
問器から電波により送信される質問信号をアンテナ用パ
ターン14a、14bを介して受信したときに、メモリ
に記憶した識別データを上記アンテナ用パターン14
a、14bを介した電波信号としてアンサバックするよ
うに構成される。この場合、上記メモリに記憶される識
別データは、固定データと可変データとから成り、固定
データとしては、宅配伝票11の伝票番号(荷物の識別
コードを示す信号)などが伝票起票時に入力され、ま
た、可変データとしては、荷物の配送先を示す仕分けコ
ードや配送先の電話番号などが宅配取次店での取次の際
に入力される。
【0019】しかして、以上のような工程を経て製造さ
れるRF回路ユニット12は、圧力印加工程での圧力及
び熱の影響によって、図1に示すように、ベアICチッ
プ15のバンプ19が、PET基板13上の銀ペースト
より成る回路パターン14に食い込んで圧接した状態と
なるから、当該ベアICチップ15とPET基板13と
の間の電気的な接続が確実に行われるようになり、結果
的に接続不良が発生し難くなるものである。この場合、
上記のような接続不良の少ない構成を、銀ペーストのス
クリーン印刷により回路パターン14を形成して成る比
較的コスト安のPET基板13を利用することにより実
現できるから、電子荷札のコスト低減も同時に図り得る
ようになる。
【0020】また、ベアICチップ15のPET基板1
3に対する接着は、非導電性接着剤20により行われる
構成であるから、その非導電性接着剤20の量及び粘度
を従来のように厳密に管理する必要がなくなって生産性
が向上するようになり、また、接着剤として異方導電性
樹脂を用いた従来構成のように、隣接する配線用パター
ン14c〜14e間(各バンプ19間)がショート状態
になる虞がなくなるものである。従って、前述のように
接続不良が発生しにくいことと相俟って歩留まりが向上
するようになり、この面からもコスト低減を図り得るよ
うになる。
【0021】尚、上記実施例では、非導電性接着剤20
の塗布工程において、その非導電性接着剤20をPET
基板13側に塗布する構成としたが、ベアICチップ1
5側に塗布する構成としても良いものである。また、上
記実施例では、非導電性接着剤として熱硬化性のものを
用いる構成としたが熱可塑性または光硬化性のものを利
用する構成としても良い。さらに、上記実施例における
電池16としては、マンガン電池やリチウム電池を利用
することができ、また、その形状はペーパー型に限らず
コイン型としても良く、ペーパー型のマンガン電池をP
ET基板13上に直接作り込む構成とすることもでき
る。
【0022】
【発明の効果】本発明による半導体装置の製造方法によ
れば、以上の説明によって明らかなように、ベアICチ
ップが実装されるフレキシブル配線基板上に導電性ペー
ストによる回路パターンを形成すると共に、このフレキ
シブル配線基板上における前記ベアICチップの実装位
置若しくは当該ベアICチップのバンプ形成面に非導電
性接着剤を塗布する工程を行う構成とした上で、ベアI
Cチップをそのバンプが前記回路パターンの所定位置と
当接するように位置させると共に、この状態で当該ベア
ICチップ及び前記フレキシブル配線基板間が前記非導
電性接着剤により接着されるまでの期間はベアICチッ
プを配線基板側に押し付けた状態に保持する圧力印加工
程を実行する構成としたので、ベアICチップをフレキ
シブル配線基板上にフェースダウン実装する作業を、生
産性の低下を伴うことなく確実に行い得ると共に、その
実装作業段階で隣接する回路がショートしてしまう虞が
なくなるものであり、総じて歩留まりの向上を実現でき
るという優れた効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を摸式的に示す要部の縦断面
【図2】RF回路ユニットの平面図
【図3】宅配伝票の正面図
【図4】従来構成を摸式的に示す示す縦断面図
【図5】同従来構成の問題点を説明するための図4相当
【符号の説明】
図面中、11は宅配伝票、12はRF回路ユニット(半
導体装置)、13はPET基板(フレキシブル配線基
板)、14は回路パターン、14a、14bはアンテナ
用パターン、14c〜14eは配線用パターン、15は
ベアICチップ、16は電池、19はバンプ、20は非
導電性接着剤を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 バンプ付きのベアICチップをフレキシ
    ブル配線基板上にフェースダウン実装して半導体装置を
    製造する方法において、 前記フレキシブル配線基板上に導電性ペーストによる回
    路パターンを形成するパターン形成工程と、 前記フレキシブル配線基板上における前記ベアICチッ
    プの実装位置若しくは当該ベアICチップのバンプ形成
    面に非導電性接着剤を塗布する塗布工程と、 前記ベアICチップをそのバンプが前記回路パターンの
    所定位置と当接するように位置させると共に、この状態
    で当該ベアICチップ及び前記フレキシブル配線基板間
    が前記非導電性接着剤により接着されるまでの期間はベ
    アICチップを配線基板側に押し付けた状態に保持する
    圧力印加工程とを実行することを特徴とする半導体装置
    の製造方法。
JP50A 1993-02-05 1993-02-05 半導体装置の製造方法 Pending JPH06232204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06232204A (ja) 1993-02-05 1993-02-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06232204A (ja) 1993-02-05 1993-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06232204A true JPH06232204A (ja) 1994-08-19

Family

ID=11973151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06232204A (ja) 1993-02-05 1993-02-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06232204A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2002231759A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法
DE10120029A1 (de) * 2001-02-13 2002-08-29 Pac Tech Gmbh Presskontaktierung von Mikrochips
JP2010231797A (ja) * 2010-05-13 2010-10-14 Dainippon Printing Co Ltd 非接触データキャリアを付したパッケージ
US8800377B2 (en) 2008-01-04 2014-08-12 Samsung Electronics Co., Ltd. Contact force sensor package, blood pressure meter with the same, and method for fabricating the contact force sensor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2002231759A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Icチップの実装方法
DE10120029A1 (de) * 2001-02-13 2002-08-29 Pac Tech Gmbh Presskontaktierung von Mikrochips
US8800377B2 (en) 2008-01-04 2014-08-12 Samsung Electronics Co., Ltd. Contact force sensor package, blood pressure meter with the same, and method for fabricating the contact force sensor package
JP2010231797A (ja) * 2010-05-13 2010-10-14 Dainippon Printing Co Ltd 非接触データキャリアを付したパッケージ

Similar Documents

Publication Publication Date Title
US6943437B2 (en) Smart card or similar electronic device
US6359561B2 (en) Method of manufacturing and testing an electronic device, and an electronic device
CN101385402A (zh) 电路基板以及电路基板的制造方法
JPWO2003083770A1 (ja) 通信装置及びその包装体
US20060057763A1 (en) Method of forming a surface mountable IC and its assembly
JPH06232204A (ja) 半導体装置の製造方法
US6493056B2 (en) Interposer device
JP2000299411A (ja) チップ実装体及びその製造方法
JPH10199930A (ja) 電子部品の接続構造および接続方法
EP1536373A1 (en) Rfid tag
JPH0789280A (ja) Icモジュール
JP2811713B2 (ja) 情報カード
JP2785846B2 (ja) プリント基板回路
JPH0863567A (ja) Icカード用モジュール
JP2974686B2 (ja) 配線基板
CN112714915A (zh) 制造卡片模块的方法及所获得的模块
JP3485736B2 (ja) 半導体装置とその製造方法
KR100833937B1 (ko) 이방성 도전 접착제
JPH0747900Y2 (ja) 配線基板
JP4154629B2 (ja) 非接触式icカード
JP2002259923A (ja) 非接触icカードおよびその製造方法
Luniak et al. Smart label uses polymer thick film technology on low-cost substrates
JP2004327756A (ja) Icカード用半導体装置及びその製造方法
CN117015782A (zh) 多个芯片卡模块的制造方法以及支承该多个模块的柔性材料带
JPH02257648A (ja) 配線基板