DE10120029A1 - Presskontaktierung von Mikrochips - Google Patents

Presskontaktierung von Mikrochips

Info

Publication number
DE10120029A1
DE10120029A1 DE10120029A DE10120029A DE10120029A1 DE 10120029 A1 DE10120029 A1 DE 10120029A1 DE 10120029 A DE10120029 A DE 10120029A DE 10120029 A DE10120029 A DE 10120029A DE 10120029 A1 DE10120029 A1 DE 10120029A1
Authority
DE
Germany
Prior art keywords
adhesive
substrate
microchip
bump
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10120029A
Other languages
English (en)
Inventor
Elke Zakel
Thorsten Teutsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Original Assignee
Pac Tech Packaging Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pac Tech Packaging Technologies GmbH filed Critical Pac Tech Packaging Technologies GmbH
Priority to DE10120029A priority Critical patent/DE10120029A1/de
Priority to PCT/EP2002/001511 priority patent/WO2002065541A2/de
Priority to US10/468,054 priority patent/US20040135265A1/en
Priority to EP02702354A priority patent/EP1360715A2/de
Publication of DE10120029A1 publication Critical patent/DE10120029A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Ein Verfahren zum Kontaktieren von Mikrochips ist geschaffen, bei dem ein Haftmittel auf einer Seite eines Substrats, auf der sich eine Leiterbahn befindet, und/oder auf einer Seite des Mikrochips, auf der sich zumindest ein Höcker befindet, derart aufgebracht wird, daß auf derselben eine flüssige Schicht des Haftmittels gebildet ist. Nach einem Justieren des Mikrochips, derart, daß sich der zumindest eine Höcker über einer vorbestimmten Stelle auf der Leiterbahn des Substrats befindet, wird ein Preßkontakt zwischen dem zumindest einen Höcker und der vorbestimmten Stelle durch ein Ausüben eines Drucks zwischen dem Mikrochip und dem Substrat hergestellt, wobei das Haftmittel anschließend ausgehärtet wird.

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Kontaktierung von Mikrochips.
Durch fortschreitende Entwicklungen ist es heutzutage möglich, Mikrochips mit einer sehr hohen Packungsdichte herzustellen. Um mit dieser Entwicklung Schritt zu halten, sind geeignete Kontaktierungsverfahren erforderlich, damit die zunehmende Zahl von elektrischen Anschlüssen auf Mikro­ chips mit vorgesehenen Bereichen eines Substrats sicher verbunden werden können.
Ein bekanntes Verfahren stellt das Verdrahtungsverfahren dar, bei dem die Anschlüsse mittels dünner Metalldrähte verbunden werden. Ein Nachteil dieses Verfahrens besteht darin, daß eine getrennte mechanische und elektrische Verbindung erforderlich ist. Ferner stellen die Drähte eine zusätzliche induktive Komponente dar, was sich auf eine Schaltgeschwindigkeit der Schaltung auswirkt.
Ein weiteres bekanntes Verfahren zur Kontaktierung und Befestigung von Mikrochips stellt das TAB-Verfahren (TAB = Tape Automated Bonding) dar. Bei diesem Verfahren wird der Chip mit seiner Vorderseite auf einem Zwischenträger, bei­ spielsweise einem Kunstoffilm (Tape) aus Polyamid, ange­ bracht. Elektrische Anschlüsse auf dem Chip dienen gleich­ zeitig als mechanische Befestigung, wobei typischerweise Höcker (Bumps) verwendet werden, um die mechanische und elektrische Verbindung zu einer leitfähigen Struktur auf dem Film herzustellen. Höcker sind kleine Erhebungen, die verschiedene metallische Zusammensetzungen und Formen annehmen können und auf den Kontaktanschlußflächen der Mikrochips und/oder den Kontaktierungsbereichen der leitfähigen Struktur angebracht sind. Die Befestigung an dem eigentlichen Substrat erfolgt anschließend durch ein Ausstanzen des Films und einen weiteren Lötprozeß für die Außenanschlüsse.
Ein drittes bekanntes Verfahren stellt das Flip-Chip-Ver­ fahren dar, bei dem ein Mikrochip direkt mit seiner Vorderseite auf einem Substrat befestigt wird. Wie bei dem TAB-Verfahren werden bei diesem Verfahren Höcker verwendet, um die mechanischen und elektrischen Verbindungen der Kontaktflächen des Mikrochips mit den Kontaktierungsbe­ reichen einer Leiterstruktur auf dem Substrat herzustellen, wobei wiederum ein Löt- oder Thermokompressions-Prozeß verwendet werden kann.
Ferner können Chip-Kontaktierungsverfahren auch ohne eine Verwendung von Höckern durchgeführt werden. Das U.S.-Patent Nr. 6,107,118 beschreibt beispielsweise ein Verfahren, bei dem Verbindungsabschnitte eines Substrats und Kontaktbe­ reiche eines Chips aneinanderstoßen und durch ein nicht­ leitendes Haftmittel befestigt werden. Das Haftmittel wird dabei auf einer ersten Oberfläche eines Substrats, das die leitfähigen Verbindungsabschnitte aufweist, aufgebracht. Indem eine vorbestimmte Temperatur und ein vorbestimmter Druck angelegt werden, wird die nicht-leitfähige Haft­ mittelschicht aktiviert, so daß ein elektrischer Kontakt der Kontaktbereiche des Chips mit den Verbindungsabschnitten des Substrats hergestellt ist, ohne ein metallisches Verbin­ dungsverfahren, wie beispielsweise ein Löten, zu verwenden.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zu schaffen, das es ermöglicht, auf eine vorteil­ hafte Weise einen Mikrochip zu kontaktieren.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
Die vorliegende Erfindung schafft ein Verfahren zum Kontaktieren von Mikrochips mit folgenden Schritten:
Bereitstellen eines Substrats mit einer Leiterbahn, die auf einer Seite des Substrats angeordnet ist;
Anbringen von zumindest einem Höcker auf einer Seite eines Mikrochips;
Aufbringen eines Haftmittels auf der Seite des Substrats, auf der sich die Leiterbahn befindet, und/oder auf der Seite des Mikrochips, auf der sich der zumindest eine Höcker befindet, derart, daß auf derselben eine Schicht des Haftmittels gebildet ist;
Justieren des Mikrochips derart, daß sich der zumindest eine Höcker über einer vorbestimmten Stelle auf der Leiterbahn des Substrats befindet;
Herstellen eines Preßkontakts zwischen dem zumindest einen Höcker und der vorbestimmten Stelle durch ein Ausüben eines Drucks zwischen dem Mikrochip und dem Substrat; und
Aushärten des Haftmittels.
Bei einem bevorzugten Ausführungsbeispiel wird ein Mikrochip mittels Höcker, die auf einer Vorderseite desselben an Kontaktierungsbereichen angebracht sind, mit einem Substrat verbunden. Dabei wird auf einer Seite des Substrats, die eine Leiterstruktur aufweist, ein Kleber aufgebracht, so daß eine flüssige Kleberschicht gebildet ist. Der Mikrochip und das Substrat werden anschließend derart justiert, daß sich die Höcker jeweils über vorbestimmten Stellen auf der Leiterbahn befinden. Daraufhin wird ein Preßkontakt zwischen den Höckern und den jeweils vorbestimmten Stellen herge­ stellt, indem ein Druck zwischen dem Mikrochip und dem Sub­ strat ausgeübt wird, wobei sich je nach Härtegrad der Materialien, die für die Höcker und die Leiterbahn des Substrats verwendet werden, eine plastische Verformung der Höcker, eine plastische Verformung der Leiterbahn an der vorbestimmten Stelle oder eine plastische Verformung der Höcker und der Leiterbahn an der vorbestimmten Stelle ergeben kann. Anschließend wird der Kleber ausgehärtet, wodurch der ausgehärtete Kleber die erzeugten Kontakte aufrechterhält.
Weiterbildungen der vorliegenden Erfindung sind in den an­ hängigen Ansprüchen dargelegt.
Nachfolgend werden bezugnehmend auf die beiliegenden Zeich­ nungen bevorzugte Ausführungsbeispiele näher erläutert. Es zeigen:
Fig. 1 zwei Höcker-Typen, die bei einer Preßkontaktierung verwendet werden können;
Fig. 2 eine schematische Darstellung eines Mikrochips und eines Substrats vor einer Preßkontaktierung;
Fig. 3 eine schematische Darstellung des Mikrochips und Substrats von Fig. 2 nach einer Preßkontaktierung, bei der ein Höcker plastisch verformt ist; und
Fig. 4 eine schematische Darstellung des Mikrochips und Substrats von Fig. 2 nach einer Preßkontaktierung, bei der eine Leiterbahn plastisch verformt ist.
Fig. 1 zeigt zwei Höcker-Typen, die bei einer Preßkon­ taktierung von Mikrochips gemäß der vorliegenden Erfindung verwendet werden können. Als ein erster Typ ist in Fig. 1 eine Lotkugel 1 gezeigt, die auf einem Chip 2 angebracht ist, der auf seiner aktiven Seite eine UB-Metallisierung 3 (UB = Under Bump) aufweist. Ein wesentliches Merkmal von Höckern stellt die Form der Lotoberfläche dar. Während die Lotkugel 1 eine runde Form aufweist, weist ein Lotmeniskus 4, der in Fig. 1 als ein zweites Beispiel eines Höckers gezeigt ist, ein flaches, kuppelartiges Lotoberflächenprofil auf.
Lotmaterialien für Höcker können hinsichtlich gewünschten physikalischen und chemischen Eigenschaften für eine An­ wendung unterschiedliche Legierungen aufweisen. Beispiels­ weise stellt eine Legierung aus PbSn 37/63 ein weiches Lotmaterial dar, während eine Legierung aus AuSn 80/20 einem harten Lotmaterial entspricht. Neben der Härte des Materials umfassen weitere, für die Praxis wichtige Materialeigen­ schaften eine Schmelztemperatur, eine elektrische Leit­ fähigkeit und eine mechanische Haftungsverankerung.
Fig. 2 zeigt den Mikrochip 2, der auf seiner aktiven Seite an Kontaktierungsbereichen zwei Höcker 4 in der Form von Lotmenisken aufweist. Die aktive Seite des Mikrochips 2, auf der die Höcker 4 angebracht sind, ist einer Seite eines Substrats 5 zugewandt, auf der zwei Leiterbahnen 6 auf­ gebracht sind. Die Leiterbahnen 6 des Substrats 5 können aus unterschiedlichen Materialien bestehen. Typischerweise werden Materialien wie beispielsweise Ag, Ag/Pd, Cu, Ni/Au, Al, Cu/Ni/Au verwendet. Ein gebräuchliches Verfahren zur Herstellung der Leiterbahnen 6 stellt eine Klebetechnik dar, bei der ein Haftmittel, wie beispielsweise ein Silberleit­ haftmittel, Kohlenstoff oder dergleichen, verwendet wird, um die Leiterbahnen 6 auf dem Substrat 5 zu befestigen. Ferner können die Leiterbahnen 6 durch ein herkömmliches Dick­ schichtverfahren gebildet werden.
Gemäß einem bevorzugten Ausführungsbeispiel wird ein elek­ trisch nicht-leitfähiger Kleber oder ein anderes geeignetes Haftmittel auf der Seite des Substrats 5 aufgebracht, die die Leiterbahn 6 aufweist. Die Aufbringung des nicht­ leitenden elektrischen Klebers erfolgt beispielsweise mittels eines Verteil-Verfahren (Dispense-Verfahren) oder eines Druck-Verfahrens.
Bei dem Dispense-Verfahren wird ein Tropfennebel des Klebers beispielsweise durch eine Nadel oder eine Kapillare erzeugt. Die Tröpfchen setzen sich auf der Haftfläche ab, um eine flüssige Schicht des Klebers zu bilden.
Bei dem Druckverfahren wird der Kleber mittels bekannter Druckverfahren direkt auf das Substrat 5 bzw. den Mikrochip 2 aufgebracht, wobei ebenfalls eine flüssige Schicht des Klebers gebildet wird.
Nach dem Aufbringen des Klebers weist die Seite, auf der der Kleber aufgebracht wurde, eine flüssige Schicht des Klebers auf. Der Mikrochip 2 wird anschließend mittels einer geeigneten Justiervorrichtung bezüglich des Substrats 5 derart ausgerichtet, daß sich die Höcker 4 jeweils über vorbestimmten Stellen auf der Leiterbahn 6 des Substrats 5 befinden, an denen der elektrische Kontakt mit dem Höcker 4 stattfinden soll. Nach dem Justieren werden der Mikrochip 2 und das Substrat 5 angenähert, so daß die Höcker 4 die vorgesehenen Stellen auf der Leiterbahn 6 kontaktieren. Der dabei ausgeübte Druck bewirkt, daß sich der Höcker 4 und/oder die vorgesehene Stelle auf der Leiterbahn 6 des Substrats 5 je nach den Materialeigenschaften des Lots und der Leiterbahn 6 des Substrats 5 verformen und anpassen.
Dabei bewirkt ein hartes Lot, wie beispielsweise AgSn 80/20, mit einem weichen Leiterbahnmaterial, daß die Höcker 4 in die Leiterbahn eindringen, wodurch sich die Oberfläche der Leiterbahn 6 an den vorbestimmten Stellen lokal deformiert und sich der Oberfläche des Höckers anpaßt.
Umgekehrt bewirkt ein weiches Lotmaterial, wie beispiels­ weise PbSn 37/63 mit einem harten Leiterbahnmaterial, daß die Lotoberfläche deformiert wird und sich den Strukturen der Leiterbahn 6 anpaßt.
Ferner kann bei annähernd gleicher Härte des Lotmaterials und des Leiterbahnmaterials eine plastische Verformung sowohl des Lots als auch des Leiterbahnmaterials an der vorbestimmten Stelle und folglich eine gegenseitige Anpassung stattfinden.
Durch die plastische Verformung findet eine Mikrorauhig­ keitsanpassung der Grenzflächen statt, die einerseits eine gute mechanische Verankerung der Höcker 4 und andererseits eine gute elektrische Leitung garantiert.
Die bei dem Druckprozeß erzeugte Wärme unterstützt ferner den Deformations- und Anpassungs-Prozeß des Lotmaterials bzw. des Leiterbahnmaterials, wodurch die Mikrorauhigkeits­ anpassung noch verbessert wird. Der auf diese Weise hergestellte metallische Festkörperkontakt bildet eine elektrische Verbindung zwischen dem Höcker 4 und der vorbestimmten Stelle auf der Leiterbahn 6 des Substrats 5.
Nach der Preßkontaktierung wird der Kleber ausgehärtet, um den Kontakt aufrecht zu erhalten. Der Kontakt weist vor­ wiegend eine physikalische Natur auf, wobei jedoch auch lokale chemische Bindungsanteile möglich sind. Die Aus­ härtung des Klebers erfolgt unter Zuführung von Wärme. Die Wärme kann dabei beispielsweise durch eine Thermode (d. h. einen Stift mit einem Widerstandsheizdraht), die auf die Rückseite des Chips aufgedrückt wird, oder einen Laser­ strahl, der an den Chip angekoppelt wird, oder durch andere geeignete Verfahren, die Wärme erzeugen, ohne den Mikrochip 2 zu zerstören, erfolgen.
Zur Verdeutlichung der vorhergehend erwähnten Möglichkeiten einer plastischen Verformung ist in Fig. 3 ein Beispiel einer plastischen Verformung eines Höckers 4 und in Fig. 4 ein Beispiel mit einer überwiegend plastischen Verformung einer Leiterbahn 6 gezeigt.
Fig. 3 zeigt ein Beispiel einer Preßkontaktierung, bei der die Höcker 4 auf dem Mikrochip ein weiches Lotmaterial, wie beispielsweise PbSn 37/63 aufweisen, während die Leiter­ bahnen 6 des Substrats 5 mit einem harten Material gebildet sind. Die in Fig. 3 gezeigte Anordnung entspricht dabei der Anordnung vor einer Preßkontaktierung von Fig. 2.
Wie zu erkennen ist, verformen sich die Höcker 4, die ein weiches Lotmaterial aufweisen, derart, daß dieselben nach einer Preßkontaktierung eine andere Lotform als vor der Kontaktierung aufweisen. Die plastische Verformung der Höcker 4 bewirkt, daß die kuppelförmige Lotoberfläche der Höcker 4 durch den Druckkontakt mit der Oberfläche der Leiterbahnen 6 eingedrückt wird, wobei sich dieselbe an die Oberfläche der Leiterbahnen 6 anpaßt. Insbesondere ist zu erkennen, daß das weiche Lotmaterial die Mikrorauhigkeiten der Leiterbahnoberfläche räumlich ausfüllt, so daß entlang der Kontaktoberfläche im wesentlichen keine räumlichen Lücken vorhanden sind. Diese Mikrorauhigkeitsanpassung führt zu einer guten mechanischen und elektrischen Verbindung der Höcker 4 mit den Leiterbahnen 6.
Die entstandene Verbindung zwischen den Höckern 4 und den Leiterbahnen 6 ist ferner in den nichtleitenden Kleber 7 eingebettet, wodurch der Kleber 7 nach einer Aushärtung die Verbindung zwischen dem Mikrochip 2 und dem Substrat 5 aufrecht erhält. Ferner liefert der ausgehärtete Kleber 7 eine elektrische Isolierung und einen mechanischen Schutz für die Verbindung.
In Fig. 4 zeigt ein Beispiel einer Preßkontaktierung mit einem harten Lotmaterial der Höcker 4 und einem weichen Leiterbahnmaterial der Leiterbahnen 6. Die in Fig. 4 dargestellte Anordnung stellt, wie bei dem Beispiel von Fig. 3, eine Anordnung dar, die einer in Fig. 2 gezeigten Anordnung vor dem Kontaktieren entspricht.
Gemäß Fig. 4 erfährt in diesem Fall überwiegend die Leiter­ bahn 6 in den Kontaktierungsbereichen eine plastischen Verformung. Dabei behalten die Höcker 4 im wesentlichen ihre ursprüngliche Form bei und dringen mit ihrer kuppelförmigen Oberfläche in einem Verbindungsbereich der Leiterbahn 6 in die sich verformende Leiterbahn 6 ein, die sich der Form der Höcker 4 im wesentlichen anpaßt. Wie zu erkennen ist, passen sich die dabei die Mikrorauhigkeiten der Oberfläche der Leiterbahnen 6 in dem Bereich eines Kontaktes der Oberfläche der Höcker 4 an, so daß an der Kontaktfläche nach der Preßkontaktierung im wesentlichen keine räumliche Lücken vorhanden sind.
Entsprechend zu dem in Fig. 3 gezeigten Beispiel umschließt der Kleber 7 wiederum den Raum zwischen dem Mikrochip 2 und dem Substrat 4 und bettet die entstandene Kontaktverbindung ein. Ferner erhält der Kleber 7 auch in diesem Fall nach einem Aushärten die Verbindung aufrecht und stellt eine elektrische Isolierung und mechanischen Schutz dar.
Obwohl ein bevorzugtes Ausführungsbeispiel derart beschrie­ ben wurde, daß ein Kleber 7 lediglich auf einer Seite des Substrats aufgebracht wurde, kann bei anderen Ausführungs­ beispielen der Kleber 7 auf der Seite des Mikrochips 2 aufgebracht werden, oder der Kleber 7 kann sowohl auf einer Seite des Substrats als auch auf einer Seite des Mikrochips 2 aufgebracht werden.
Obwohl bei dem bevorzugten Ausführungsbeispiel ein Kleber 7 verwendet wird, der eine flüssige Schicht bildet, die ausge­ härtet wird, kommen auch andere Haftmittel in Betracht. Zu erwähnen sind insbesondere durch Wärme aushärtbare pastöse Haftmittel, Folien und Laminate.
Das Aushärten erfolgt allgemein durch geeignete Aushärtver­ fahren, wie beispielsweise die Wärmebehandlung des Haftmit­ tels. In Betracht kommt hierfür Wärmezufuhr durch eine Ther­ mode, eine Laserbehandlung oder einen Ofen.

Claims (12)

1. Verfahren zum Kontaktieren von Mikrochips mit folgenden Schritten:
Bereitstellen eines Substrats (5) mit einer Leiterbahn (6), die auf einer Seite des Substrats (5) angeordnet ist;
Anbringen von zumindest einem Höcker (1; 4) auf einer Seite eines Mikrochips (2);
Aufbringen eines Haftmittels (7) auf der Seite des Substrats, auf der sich die Leiterbahn (6) befindet, und/oder auf der Seite des Mikrochips (2), auf der sich der zumindest eine Höcker (1; 4) befindet, derart, daß auf derselben eine Schicht des Haftmittels (7) gebildet ist;
Justieren des Mikrochips (2) derart, daß sich der zumindest eine Höcker (1; 4) über einer vorbestimmten Stelle auf der Leiterbahn (6) des Substrats (5) befindet;
Herstellen eines Preßkontakts zwischen dem zumindest einen Höcker (1; 4) und der vorbestimmten Stelle durch ein Ausüben eines Drucks zwischen dem Mikrochip (2) und dem Substrat (5); und
Aushärten des Haftmittels (7).
2. Verfahren gemäß Anspruch 1, bei dem der Schritt des Bereitstellens eines Substrats (5) ein Bereitstellen eines Substrats (5) mit einer metallischen Leiterbahn (6) umfaßt.
3. Verfahren gemäß Anspruch 1 oder 2, bei dem der Schritt des Aufbringens eines Haftmittels (7) ein Aufbringen mittels eines Dispense-Verfahrens des Haftmittels (7) umfaßt.
4. Verfahren gemäß Anspruch 1 oder 2, bei dem der Schritt des Aufbringens eines Haftmittels (7) ein Aufbringen mittels eines Druckens des Haftmittels (7) auf das Substrat (5) umfaßt.
5. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt des Aushärtens des Haftmittels (7) ein Aushärten mittels Wärmebehandlung umfaßt.
6. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem der Schritt des Aushärtens des Haftmittels (7) ein Aushärten mittels einer Laserbehandlung oder durch Wärmezufuhr mittels einer Thermode oder eines Ofens umfaßt.
7. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der zumindest eine Höcker (1) eine Lotkugel ist.
8. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem der zumindest eine Höcker (4) ein Lotmeniskus ist.
9. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem das Haftmittel (7) ein elektrisch isolierendes Haftmittel ist.
10. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt des Herstellens eines Preßkontakts eine plastische Verformung des zumindest einen Höckers (1; 4) aufweist.
11. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem der Schritt des Herstellens eines Preßkontakts eine plastische Verformung der Leiterbahn (6) an der vorbe­ stimmten Stelle aufweist.
12. Verfahren gemäß einem der Ansprüche 1 bis 9, bei dem der Schritt des Herstellens eines Preßkontakts eine plastische Verformung des zumindest einen Höckers (1; 4) und der Leiterbahn (6) an der vorbestimmten Stelle aufweist.
DE10120029A 2001-02-13 2001-04-24 Presskontaktierung von Mikrochips Withdrawn DE10120029A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10120029A DE10120029A1 (de) 2001-02-13 2001-04-24 Presskontaktierung von Mikrochips
PCT/EP2002/001511 WO2002065541A2 (de) 2001-02-13 2002-02-13 Presskontaktierung von mikrochips
US10/468,054 US20040135265A1 (en) 2001-02-13 2002-02-13 Contacting microchips by means of pressure
EP02702354A EP1360715A2 (de) 2001-02-13 2002-02-13 Presskontaktierung von mikrochips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10106488 2001-02-13
DE10120029A DE10120029A1 (de) 2001-02-13 2001-04-24 Presskontaktierung von Mikrochips

Publications (1)

Publication Number Publication Date
DE10120029A1 true DE10120029A1 (de) 2002-08-29

Family

ID=7673777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10120029A Withdrawn DE10120029A1 (de) 2001-02-13 2001-04-24 Presskontaktierung von Mikrochips

Country Status (1)

Country Link
DE (1) DE10120029A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6313337A (ja) * 1986-07-04 1988-01-20 Fuji Electric Co Ltd 半導体素子の実装方法
EP0389040A1 (de) * 1989-03-20 1990-09-26 Koninklijke Philips Electronics N.V. Substrat mit einer Verbindungsstruktur
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06232204A (ja) * 1993-02-05 1994-08-19 Nippondenso Co Ltd 半導体装置の製造方法
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
US5840417A (en) * 1993-04-12 1998-11-24 Bolger; Justin C. Multilayer electrical devices comprising area bonding conductive adhesive preforms

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6313337A (ja) * 1986-07-04 1988-01-20 Fuji Electric Co Ltd 半導体素子の実装方法
EP0389040A1 (de) * 1989-03-20 1990-09-26 Koninklijke Philips Electronics N.V. Substrat mit einer Verbindungsstruktur
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06232204A (ja) * 1993-02-05 1994-08-19 Nippondenso Co Ltd 半導体装置の製造方法
US5840417A (en) * 1993-04-12 1998-11-24 Bolger; Justin C. Multilayer electrical devices comprising area bonding conductive adhesive preforms
DE19529490A1 (de) * 1995-08-10 1997-02-13 Fraunhofer Ges Forschung Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips

Similar Documents

Publication Publication Date Title
DE69026188T2 (de) Elektrischer Verbinder
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69401233T2 (de) Kapillar für ein Drahtschweissgerät und Verfahren zum Formen von elektrischen Verbindungshöckern mittels Kapillares
DE69535629T2 (de) Montage von elektronischen komponenten auf einer leiterplatte
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE3140348A1 (de) Verfahren zur gleichzeitigen herstellung mehrfacher elektrischer verbindungen, insbesondere zum elektrischen anschluss eines halbleiterbauelementes
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69805404T2 (de) Verfahren zum herstellen kontaktloser karten mit antennenverbindung durch gelötete drähte
DE69312196T2 (de) Verfahren zur Vorbereitung der Montage eines Chips auf einem Substrat
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE10105920A1 (de) Halbleiterbaustein
DE10122942A1 (de) Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden
DE10111710B4 (de) Befestigungsverfahren für elektrische Bauteile
EP0995235B1 (de) Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
WO2002065541A2 (de) Presskontaktierung von mikrochips
DE10120029A1 (de) Presskontaktierung von Mikrochips
WO1996009647A1 (de) Verfahren zum kontaktieren eines elektronischen bauelementes auf einem substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101