JPH0622322B2 - スイッチングトランジスタの保護回路 - Google Patents
スイッチングトランジスタの保護回路Info
- Publication number
- JPH0622322B2 JPH0622322B2 JP59041177A JP4117784A JPH0622322B2 JP H0622322 B2 JPH0622322 B2 JP H0622322B2 JP 59041177 A JP59041177 A JP 59041177A JP 4117784 A JP4117784 A JP 4117784A JP H0622322 B2 JPH0622322 B2 JP H0622322B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- terminal
- base
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 この発明は、モータ駆動回路の出力トランジスタ等のス
イッチングトランジスタの保護回路に関する。
イッチングトランジスタの保護回路に関する。
第１図はブリッジ形のモータ駆動回路を示している。こ
のモータ駆動回路は、スイッチングトランジスタとして
の出力トランジスタ２、４、６、８及び駆動用トランジ
スタ１０、１２で構成されており、外部端子１４、１６
の間には、必要に応じて正転又は逆転するモータ１８が
接続されている。電源端子２０とコモンラインとの間に
は、図示していない駆動用電源が接続され、Ｖccはその
駆動電圧を示す。
のモータ駆動回路は、スイッチングトランジスタとして
の出力トランジスタ２、４、６、８及び駆動用トランジ
スタ１０、１２で構成されており、外部端子１４、１６
の間には、必要に応じて正転又は逆転するモータ１８が
接続されている。電源端子２０とコモンラインとの間に
は、図示していない駆動用電源が接続され、Ｖccはその
駆動電圧を示す。
トランジスタ４、８、１０、１２のベースには、回転制
御回路２２が接続されており、入力端子24に加えられる
正転又は逆転の回転指令信号に基づき、スイッチング制
御信号が加えられる。即ち、この場合、正転時、トラン
ジスタ１０、２、８が導通し、逆転時、トランジスタ１
２、６、４が導通し、モータ１８に流れる電流が回転方
向を与えるために切換えられる。
御回路２２が接続されており、入力端子24に加えられる
正転又は逆転の回転指令信号に基づき、スイッチング制
御信号が加えられる。即ち、この場合、正転時、トラン
ジスタ１０、２、８が導通し、逆転時、トランジスタ１
２、６、４が導通し、モータ１８に流れる電流が回転方
向を与えるために切換えられる。
このようなモータ駆動回路では、トランジスタ２又は６
が導通状態から非導通状態に移行し、且つトランジスタ
４又は８が非導通状態から導通状態に移行する場合、瞬
間的にトランジスタ２、４又はトランジスタ６、８が同
時に導通状態になり、電源端子２０−コモンライン間を
短絡するタイミング時間が発生するおそれがある。即
ち、これは、トランジスタ２又は６の導通状態からトラ
ンジスタ４又は８の導通状態への移行時、トランジスタ
２又は６の非導通状態への移行が遅延することが原因で
ある。
が導通状態から非導通状態に移行し、且つトランジスタ
４又は８が非導通状態から導通状態に移行する場合、瞬
間的にトランジスタ２、４又はトランジスタ６、８が同
時に導通状態になり、電源端子２０−コモンライン間を
短絡するタイミング時間が発生するおそれがある。即
ち、これは、トランジスタ２又は６の導通状態からトラ
ンジスタ４又は８の導通状態への移行時、トランジスタ
２又は６の非導通状態への移行が遅延することが原因で
ある。
このような状態が発生すると、出力トランジスタ２、４
又はトランジスタ６、８に大電流が流れ、それらを破壊
する恐れがある。
又はトランジスタ６、８に大電流が流れ、それらを破壊
する恐れがある。
そこで、従来、回転制御回路２２からトランジスタ４、
８、１０、１２の回転切換時に加えるスイッチング制御
信号の発生タイミングをトランジスタ２、４又はトラン
ジスタ６、８が同時に導通状態が生じないようにスイッ
チング制御信号を制限したり、或いはスイッチング制御
信号を外付けのコンデンサで遅延させたりする等の方法
が取られている。
８、１０、１２の回転切換時に加えるスイッチング制御
信号の発生タイミングをトランジスタ２、４又はトラン
ジスタ６、８が同時に導通状態が生じないようにスイッ
チング制御信号を制限したり、或いはスイッチング制御
信号を外付けのコンデンサで遅延させたりする等の方法
が取られている。
しかしながら、スイッチング制御信号に制限を加えるこ
とは、駆動回路を半導体集積回路で構成する場合に使用
条件に制限が加わる等の不都合が生じ、外付けコンデン
サの設置は、外付け用端子（ピン）や部品点数の増加等
により、製品価格を高くする等の欠点がある。
とは、駆動回路を半導体集積回路で構成する場合に使用
条件に制限が加わる等の不都合が生じ、外付けコンデン
サの設置は、外付け用端子（ピン）や部品点数の増加等
により、製品価格を高くする等の欠点がある。
そこで、この発明は、交互にスイッチングするスイッチ
ングトランジスタが同時に導通状態になるのを阻止し、
スイッチングトランジスタ大電流による破壊を防止した
スイッチングトランジスタの保護回路の提供を目的とす
る。
ングトランジスタが同時に導通状態になるのを阻止し、
スイッチングトランジスタ大電流による破壊を防止した
スイッチングトランジスタの保護回路の提供を目的とす
る。
即ち、この発明のスイッチングトランジスタの保護回路
は、電源を接続すべき電源端子２０と負荷１８の一端子
１４側との間に直列に接続されて導通時、電源側から前
記負荷１８に駆動電流を流し込む第１のトランジスタ２
と、 前記電源端子２０と前記負荷１８の他端子１６側との間
に直列に接続されて導通時、前記電源端子２０側から前
記負荷１８に前記駆動電流とは逆方向の駆動電流を流し
込む第２のトランジスタ６と、 前記負荷１８の前記一端子１４側と接地点との間に直列
に接続されて導通時、前記第２のトランジスタ６を通し
て前記負荷１８に流れる駆動電流を前記接地点側に流す
第３のトランジスタ４と、 前記負荷１８の前記他端子１６側と接地点との間に直列
に接続されて導通時、前記第１のトランジスタ２を通し
て前記負荷１８に流れる駆動電流を前記接地点側に流す
第４のトランジスタ８と、 前記電源端子２０側から給電されるとともに、前記負荷
１８の前記一端子１４にベースが接続されて前記第１の
トランジスタ２の導通状態を検知して導通する第５のＰ
ＮＰ型トランジスタ２８Ａと、 前記電源端子２０側から給電されるとともに、前記負荷
１８の前記他端子１６にベースが接続されて前記第２の
トランジスタ６の導通状態を検知して導通する第６のＰ
ＮＰ型トランジスタ２８Ｂと、 前記第３のトランジスタ４のベースと接地点との間に接
続されて前記第５のトランジスタ２８Ａの導通電流をベ
ースに受けて導通し、前記第１のトランジスタ２の導通
時には前記第３のトランジスタ４を非導通状態に制御す
る第７のＮＰＮ型トランジスタ３０Ａと、 前記第４のトランジスタ８のベースと接地点との間に接
続されて前記第６のトランジスタ２８Ｂの導通電流をベ
ースに受けて導通し、前記第２のトランジスタ６の導通
時には前記第４のトランジスタ８を非導通状態に制御す
る第８のＮＰＮ型トランジスタ３０Ｂと、 を備えたことを特徴とする。
は、電源を接続すべき電源端子２０と負荷１８の一端子
１４側との間に直列に接続されて導通時、電源側から前
記負荷１８に駆動電流を流し込む第１のトランジスタ２
と、 前記電源端子２０と前記負荷１８の他端子１６側との間
に直列に接続されて導通時、前記電源端子２０側から前
記負荷１８に前記駆動電流とは逆方向の駆動電流を流し
込む第２のトランジスタ６と、 前記負荷１８の前記一端子１４側と接地点との間に直列
に接続されて導通時、前記第２のトランジスタ６を通し
て前記負荷１８に流れる駆動電流を前記接地点側に流す
第３のトランジスタ４と、 前記負荷１８の前記他端子１６側と接地点との間に直列
に接続されて導通時、前記第１のトランジスタ２を通し
て前記負荷１８に流れる駆動電流を前記接地点側に流す
第４のトランジスタ８と、 前記電源端子２０側から給電されるとともに、前記負荷
１８の前記一端子１４にベースが接続されて前記第１の
トランジスタ２の導通状態を検知して導通する第５のＰ
ＮＰ型トランジスタ２８Ａと、 前記電源端子２０側から給電されるとともに、前記負荷
１８の前記他端子１６にベースが接続されて前記第２の
トランジスタ６の導通状態を検知して導通する第６のＰ
ＮＰ型トランジスタ２８Ｂと、 前記第３のトランジスタ４のベースと接地点との間に接
続されて前記第５のトランジスタ２８Ａの導通電流をベ
ースに受けて導通し、前記第１のトランジスタ２の導通
時には前記第３のトランジスタ４を非導通状態に制御す
る第７のＮＰＮ型トランジスタ３０Ａと、 前記第４のトランジスタ８のベースと接地点との間に接
続されて前記第６のトランジスタ２８Ｂの導通電流をベ
ースに受けて導通し、前記第２のトランジスタ６の導通
時には前記第４のトランジスタ８を非導通状態に制御す
る第８のＮＰＮ型トランジスタ３０Ｂと、 を備えたことを特徴とする。
第２図はこの発明のスイッチングトランジスタの保護回
路の実施例を示し、第１図に示すモータ駆動回路と同一
部分には同一符号を付してある。
路の実施例を示し、第１図に示すモータ駆動回路と同一
部分には同一符号を付してある。
第２図において、このモータ駆動回路には、駆動用トラ
ンジスタ１０の導通状態から非導通状態へのスイッチン
グ遅れを検出し、第１及び第３のトランジスタとしての
出力トランジスタ２、４が同時に導通状態になるのを抑
止するスイッチング抑止回路２６Ａと、駆動用トランジ
スタ１２の同様のスイッチング遅れを検出し、第２及び
第４のトランジスタとしての出力トランジスタ６、８が
同時に導通状態になるのを抑止するスイッチング抑止回
路２６Ｂとが設置されている。
ンジスタ１０の導通状態から非導通状態へのスイッチン
グ遅れを検出し、第１及び第３のトランジスタとしての
出力トランジスタ２、４が同時に導通状態になるのを抑
止するスイッチング抑止回路２６Ａと、駆動用トランジ
スタ１２の同様のスイッチング遅れを検出し、第２及び
第４のトランジスタとしての出力トランジスタ６、８が
同時に導通状態になるのを抑止するスイッチング抑止回
路２６Ｂとが設置されている。
スイッチング抑止回路２６Ａは、第５のトランジスタを
構成するＰＮＰ型トランジスタ２８Ａ、第７のトランジ
スタを構成するＮＰＮ型トランジスタ３０Ａ及び抵抗３
２Ａで構成されている。トランジスタ２８Ａはトランジ
スタ１０の導通状態を検出し、導通状態となる。抵抗３
２Ａはトランジスタ２８Ａの導通状態での電流値を設定
している。また、トランジスタ３０Ａは、トランジスタ
２８Ａの導通に基づき、トランジスタ４のベース側を接
地側に短絡し、トランジスタ４のベースへのスイッチン
グ信号を抑止する。
構成するＰＮＰ型トランジスタ２８Ａ、第７のトランジ
スタを構成するＮＰＮ型トランジスタ３０Ａ及び抵抗３
２Ａで構成されている。トランジスタ２８Ａはトランジ
スタ１０の導通状態を検出し、導通状態となる。抵抗３
２Ａはトランジスタ２８Ａの導通状態での電流値を設定
している。また、トランジスタ３０Ａは、トランジスタ
２８Ａの導通に基づき、トランジスタ４のベース側を接
地側に短絡し、トランジスタ４のベースへのスイッチン
グ信号を抑止する。
この実施例では、トランジスタ３０Ａは、そのベースが
高レベルにあるとき、導通するので、トランジスタ４の
ベースを強制的に非導通となる低レベルに保持する。
高レベルにあるとき、導通するので、トランジスタ４の
ベースを強制的に非導通となる低レベルに保持する。
スイッチング抑止回路２６Ｂは、第６のトランジスタを
構成するＰＮＰ型トランジスタ２８Ｂ、第８のトランジ
スタを構成するＮＰＮ型トランジスタ３０Ｂ及び抵抗３
２Ｂで構成されている。トランジスタ２８Ｂはトランジ
スタ１２の導通状態を検出し、導通状態となる。抵抗３
２Ｂはトランジスタ２８Ｂの導通状態での電流値を設定
している。また、トランジスタ３０Ｂは、トランジスタ
２８Ｂの導通に基づき、トランジスタ８のベース側を接
地側に短絡し、トランジスタ８のベースへのスイッチン
グ信号を抑止する。
構成するＰＮＰ型トランジスタ２８Ｂ、第８のトランジ
スタを構成するＮＰＮ型トランジスタ３０Ｂ及び抵抗３
２Ｂで構成されている。トランジスタ２８Ｂはトランジ
スタ１２の導通状態を検出し、導通状態となる。抵抗３
２Ｂはトランジスタ２８Ｂの導通状態での電流値を設定
している。また、トランジスタ３０Ｂは、トランジスタ
２８Ｂの導通に基づき、トランジスタ８のベース側を接
地側に短絡し、トランジスタ８のベースへのスイッチン
グ信号を抑止する。
この実施例では、トランジスタ３０Ｂは、そのベースが
高レベルにあるとき、導通するので、トランジスタ８の
ベースを強制的に非導通となる低レベルに保持する。
高レベルにあるとき、導通するので、トランジスタ８の
ベースを強制的に非導通となる低レベルに保持する。
以上のように構成したので、トランジスタ１０が導通状
態にあるとき、スイッチング抑止回路２６Ａのトランジ
スタ２８Ａ、３０Ａが導通状態になるため、トランジス
タ４が非導通状態になるので、トランジスタ４が導通状
態になるには、常にトランジスタ１０が非導通状態にな
っていることが必要である。即ち、トランジスタ１０の
ベースが高レベルに移行しても、トランジスタ１０およ
びトランジスタ２が非導通状態に移行しない間は、トラ
ンジスタ４が導通状態になることはない。従って、トラ
ンジスタ２およびトランジスタ４が、同時に導通状態に
なって短絡電流が流れるのを阻止でき、トランジスタ２
およびトランジスタ４の破壊を防止できるとともに、動
作の信頼性を高めることができる。
態にあるとき、スイッチング抑止回路２６Ａのトランジ
スタ２８Ａ、３０Ａが導通状態になるため、トランジス
タ４が非導通状態になるので、トランジスタ４が導通状
態になるには、常にトランジスタ１０が非導通状態にな
っていることが必要である。即ち、トランジスタ１０の
ベースが高レベルに移行しても、トランジスタ１０およ
びトランジスタ２が非導通状態に移行しない間は、トラ
ンジスタ４が導通状態になることはない。従って、トラ
ンジスタ２およびトランジスタ４が、同時に導通状態に
なって短絡電流が流れるのを阻止でき、トランジスタ２
およびトランジスタ４の破壊を防止できるとともに、動
作の信頼性を高めることができる。
トランジスタ１２が導通状態にあるとき、スイッチング
抑止回路２６Ｂのトランジスタ２８Ｂ、３０Ｂが導通状
態になるため、トランジスタ８が非導通状態になるの
で、トランジスタ８が導通状態になるには、常にトラン
ジスタ１２が非導通状態になっていることが必要であ
る。即ち、トランジスタ１２のベースが高レベルに移行
しても、トランジスタ１２およびトランジスタ６が非導
通状態に移行しない間は、トランジスタ８が導通状態に
なることはない。従って、トランジスタ６およびトラン
ジスタ８が同時に導通状態になって短絡電流が流れるの
を阻止でき、トランジスタ６およびトランジスタ８の破
壊を防止できるとともに、動作の信頼性を高めることが
できる。
抑止回路２６Ｂのトランジスタ２８Ｂ、３０Ｂが導通状
態になるため、トランジスタ８が非導通状態になるの
で、トランジスタ８が導通状態になるには、常にトラン
ジスタ１２が非導通状態になっていることが必要であ
る。即ち、トランジスタ１２のベースが高レベルに移行
しても、トランジスタ１２およびトランジスタ６が非導
通状態に移行しない間は、トランジスタ８が導通状態に
なることはない。従って、トランジスタ６およびトラン
ジスタ８が同時に導通状態になって短絡電流が流れるの
を阻止でき、トランジスタ６およびトランジスタ８の破
壊を防止できるとともに、動作の信頼性を高めることが
できる。
特に、モータ駆動回路では、制御信号の制限れによる制
動遅れが防止でき、回転方向の切換えを迅速に行なえる
利点がある。
動遅れが防止でき、回転方向の切換えを迅速に行なえる
利点がある。
実験によれば、スイッチング抑止回路を設置していない
場合に数Ａ流れていた短絡電流を数mA程度に低減できる
ことが確認された。
場合に数Ａ流れていた短絡電流を数mA程度に低減できる
ことが確認された。
また、従来のようにスイッチング制御信号を制限してい
なので、使用条件の設定等の不都合がなく、しかも、遅
延時間設定用のコンデンサを除くことができので、その
ためのピンも不要になり、回路構成の簡略化、製品価格
の低減等が実現できる。
なので、使用条件の設定等の不都合がなく、しかも、遅
延時間設定用のコンデンサを除くことができので、その
ためのピンも不要になり、回路構成の簡略化、製品価格
の低減等が実現できる。
なお、実施例ではモータ駆動回路について説明したが、
この発明は、モータ以外の付加を駆動するスイッチング
素子について実施しても、同様の効果が期待できる。
この発明は、モータ以外の付加を駆動するスイッチング
素子について実施しても、同様の効果が期待できる。
以上説明したように、この発明によれば、スイッチング
トランジスタを選択的に導通させるためのスイッチング
制御信号への制限や遅延等を生じさせることなく、直列
回路を成す第１及び第３のトランジスタ又は第２及び第
４のトランジスタが同時に導通して両者を介して電源が
短絡状態になるのを阻止でき、短絡時の大電流による破
壊から第１及び第３のトランジスタ又は第２及び第４の
トランジスタを保護することができる。
トランジスタを選択的に導通させるためのスイッチング
制御信号への制限や遅延等を生じさせることなく、直列
回路を成す第１及び第３のトランジスタ又は第２及び第
４のトランジスタが同時に導通して両者を介して電源が
短絡状態になるのを阻止でき、短絡時の大電流による破
壊から第１及び第３のトランジスタ又は第２及び第４の
トランジスタを保護することができる。
第１図は従来のモータ駆動回路を示す回路図、第２図は
この発明のスイッチングトランジスタの保護回路の実施
例を示す回路図である。 ２……出力トランジスタ（第１のトランジスタ） ４……出力トランジスタ（第３のトランジスタ） ６……出力トランジスタ（第２のトランジスタ） ８……出力トランジスタ（第４のトランジスタ） １８……モータ（負荷） ２０……電源端子 ２６Ａ、２６Ｂ……スイッチング抑止回路 ２８Ａ……第５のトランジスタ ２８Ｂ……第６のトランジスタ ３０Ａ……第７のトランジスタ ３０Ｂ……第８のトランジスタ
この発明のスイッチングトランジスタの保護回路の実施
例を示す回路図である。 ２……出力トランジスタ（第１のトランジスタ） ４……出力トランジスタ（第３のトランジスタ） ６……出力トランジスタ（第２のトランジスタ） ８……出力トランジスタ（第４のトランジスタ） １８……モータ（負荷） ２０……電源端子 ２６Ａ、２６Ｂ……スイッチング抑止回路 ２８Ａ……第５のトランジスタ ２８Ｂ……第６のトランジスタ ３０Ａ……第７のトランジスタ ３０Ｂ……第８のトランジスタ
Claims (1)
- 【請求項１】電源を接続すべき電源端子２０と負荷１８
の一端子１４側との間に直列に接続されて導通時、電源
側から前記負荷１８に駆動電流を流し込む第１のトラン
ジスタ２と、 前記電源端子２０と前記負荷１８の他端子１６側との間
に直列に接続されて導通時、前記電源端子２０側から前
記負荷１８に前記駆動電流とは逆方向の駆動電流を流し
込む第２のトランジスタ６と、 前記負荷１８の前記一端子１４側と接地点との間に直列
に接続されて導通時、前記第２のトランジスタ６を通し
て前記負荷１８に流れる駆動電流を前記接地点側に流す
第３のトランジスタ４と、 前記負荷１８の前記他端子１６側と接地点との間に直列
に接続されて導通時、前記第１のトランジスタ２を通し
て前記負荷１８に流れる駆動電流を前記接地点側に流す
第４のトランジスタ８と、 前記電源端子２０側から給電されるとともに、前記負荷
１８の前記一端子１４にベースが接続されて前記第１の
トランジスタ２の導通状態を検知して導通する第５のＰ
ＮＰ型トランジスタ２８Ａと、 前記電源端子２０側から給電されるとともに、前記負荷
１８の前記他端子１６にベースが接続されて前記第２の
トランジスタ６の導通状態を検知して導通する第６のＰ
ＮＰ型トランジスタ２８Ｂと、 前記第３のトランジスタ４のベースと接地点との間に接
続されて前記第５のトランジスタ２８Ａの導通電流をベ
ースに受けて導通し、前記第１のトランジスタ２の導通
時には前記第３のトランジスタ４を非導通状態に制御す
る第７のＮＰＮ型トランジスタ３０Ａと、 前記第４のトランジスタ８のベースと接地点との間に接
続されて前記第６のトランジスタ２８Ｂの導通電流をベ
ースに受けて導通し、前記第２のトランジスタ６の導通
時には前記第４のトランジスタ８を非導通状態に制御す
る第８のＮＰＮ型トランジスタ３０Ｂと、 を備えたことを特徴とするスイッチングトランジスタの
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041177A JPH0622322B2 (ja) | 1984-03-02 | 1984-03-02 | スイッチングトランジスタの保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041177A JPH0622322B2 (ja) | 1984-03-02 | 1984-03-02 | スイッチングトランジスタの保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185427A JPS60185427A (ja) | 1985-09-20 |
| JPH0622322B2 true JPH0622322B2 (ja) | 1994-03-23 |
Family
ID=12601148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041177A Expired - Lifetime JPH0622322B2 (ja) | 1984-03-02 | 1984-03-02 | スイッチングトランジスタの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622322B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61293185A (ja) * | 1985-06-20 | 1986-12-23 | Nec Corp | ドライバ回路 |
| JPH05184059A (ja) * | 1992-01-07 | 1993-07-23 | Mitsubishi Electric Corp | 伝送電源装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132753A (en) * | 1975-05-14 | 1976-11-18 | Nippon Hoso Kyokai <Nhk> | Solid-circuit device use drive-circuit |
| JPS5347898A (en) * | 1976-10-12 | 1978-04-28 | Toshiba Corp | Address classifying system for mail matters |
| JPS5640313A (en) * | 1979-09-10 | 1981-04-16 | Matsushita Electric Ind Co Ltd | Switching amplifier |
-
1984
- 1984-03-02 JP JP59041177A patent/JPH0622322B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60185427A (ja) | 1985-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| US5298851A (en) | Multiple application voltage regulator system and method | |
| EP0369448B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH02266712A (ja) | 半導体装置 | |
| JP3793012B2 (ja) | 負荷駆動装置 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
| US4336562A (en) | H-Switch having short to plus protection | |
| JPH0622322B2 (ja) | スイッチングトランジスタの保護回路 | |
| US4305106A (en) | System for short circuit protection using electronic logic in a feedback arrangement | |
| US4599672A (en) | Failsafe power-up/power-down switch | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| US5148092A (en) | Stepping motor driving circuit having failsafe function | |
| JPH08321756A (ja) | 半導体素子駆動回路 | |
| JPH05206748A (ja) | 電界効果トランジスタのための保護回路 | |
| JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
| JPS6258709A (ja) | トランジスタ保護回路 | |
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JP2560380B2 (ja) | 出力過電流制限回路 | |
| JPH10107605A (ja) | トランジスタの過電流保護回路 | |
| JPH0218712Y2 (ja) | ||
| JPS5836197Y2 (ja) | パツケ−ジの給電回路 | |
| JP2005065083A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |