JPS5836197Y2

JPS5836197Y2 - パツケ−ジの給電回路

Info

Publication number: JPS5836197Y2
Application number: JP1982086240U
Authority: JP
Inventors: 洋一河島; 吉雄乾; 良一高橋; 登大西; 茂生林
Original assignee: 富士通株式会社
Priority date: 1982-06-09
Filing date: 1982-06-09
Publication date: 1983-08-15
Also published as: JPS586541U

Description

【考案の詳細な説明】考案の技術分野本考案はパッケージの給電回路に関する。

従来技術と問題点ＭＯ５ＩＣを使用する回路は複数個の異なる電圧の電源
が必要であり、電源の投入、切断時に際しては、素子の
劣化あるいは破壊防止また回路の誤動作防止のため電源
を一定の順序で投入切断を行なう必要がある。

通常は電源投入時には該素子のサブストレート電圧を供
給する電源（第１の電源電圧）の投入が優先し、切断時
には他の駆動電圧（第２の電源電圧）を先に切断し、サ
ブストレート電圧の切断が最後となる。

以下、サブストレート電源電圧を第１の電源電圧、他の
駆動電圧の電源電圧を第２の電源電圧と称する。

またＭＯ５ＩＣを使用した回路の稼動中に給電部の障害
その他による電源の遮断は特別な手段を講じてない限り
、上記の正しいシーケンスで行なわれるとは限らないの
で、素子の劣化破壊あるいは該回路の誤動作の原因とな
る。

正規の動作を行なっている際は、電源スィッチを順序正
しく操作することによって上記の不都合は避けられるが
、複数個のスイッチを一定順序で操作することは誤操作
を行ない易く、また電源自身および給電回路に発生する
障害に対しては上記の不都合がおこることは避けられな
い。

考案の目的本考案はＭＯＳＩＣなどのような複数個の電源を一定
の順序にて投入あるいは切断を行なう必要のある素子を
使用する電子回路パッケージに対して、電源の投入、切
断時および電源あるいは給電回路の障害時に上記不都合
を防止し、素子の劣化、破壊の防止および装置の誤動作
防止が可能であって、しかも１枚のパッケージ毎に設け
る要なく、例えば記憶装置のような一定の機能を行なう
装置を構成する複数枚のパッケージに対して共通に設け
ることが可能な経済的なパッケージの給電回路を提供す
ることを目的とするものである。

考案の構成本考案によれば、この目的は、第１の電源電圧の印加後
毛２の電源電圧を接続し第２電源電圧の遮断後毛１の電
源電圧を遮断することが必要な素子を含む電子回路パッ
ケージには第１の電源用の導体パターンを有し、上記電
子回路パッケージの複数個の所定のものの装着によって
前記導体パターンを介して１個のループ回路が構成され
、上記ループ回路の一端には第１の電源電圧を他端には
第１の電源電圧検出回路を接続し、上記検出回路におい
て第１の電源電圧が規定値を割ったことを検出したとき
第２の電源電圧の遮断制御を行なうよう構成したパッケ
ージの給電回路によって達せられる。

考案の実施例次に図面について本考案の実施例を説明する。

第１図は本考案の一実施例のブロック図である。

図において１は電子回路パッケージであって例えばＭＯ
ＳＩＣを素子として含む電子回路２が搭載されており
、本電子回路２の電源用端子、入力および出力端子はそ
れぞれパッケージ端子に接続され、コネクタ端子を経て
外部に接続される。

ＭＯＳＩＣを駆動するには第１の電源電圧すなわちサ
ブストレート電圧ＶＳＵＢ（例えば−５Ｖ）および第２
の電源電圧、すなわち駆動電圧■１（例えば＋１２Ｖ）
、Ｖ２（例えば＋５Ｖ）が必要であり、電源の投入時に
は先ずサブストレート電圧（第１の電源電圧）を投入し
て後駆動電圧（第２の電源電圧）を投入し、また切断時
には、先ず駆動電圧（第２の電源電圧）を切断して後サ
ブストレート電圧（第１の電源電圧）を切断することを
要する。

すなわち、サブストレート電圧が印加されていない状態
で駆動電圧が印加されることはＭＯＳＩＣ素子の劣化
、破壊および回路の誤動作を生ずることとなるので避け
なければならない。

図示の電子回路パッケージ１．１’、１”には導体パタ
ーンで構成されるサブストレート電圧供給用回路のみを
示し、他は省略しである。

また電子回路パッケージ１″には、パッケージ端子９、
コネクタ端子９′を含む地気側の回路を示しであるが、
他の電子回路パッケージ１，１′には省略しである。

いま、電子回路パッケージ１，１′・・・・・・１″を
それに対応するコネクタ１１．１１’・・・・・・１１
″に圧入し装着すれば電子回路パッケージ端子４，５・
・・・・・９，１０は対応するコネクタ端子４’、５’
・・・・・・９’、１０’に接続される。

サブストレート電圧電源１２の一５Ｖ側は端子１０’、
１０，８．８’・・・・・・７’、７，６．６’、５’
、５，４．４’を経てループが構成されその端末は電圧
検出回路１３に接続される。

各電子回路パッケージ１．１’、１”の電子回路２゜２
′、２″にはそれぞれ端子４，５，６，７，８．１０か
らサブストレート電圧ＶＳＵＢ（５Ｖ）が供給される
。

その地、素側は電子回路パッケージ１″においては、端
子９゜９′を介して電子回路２″に接続されていること
は図示の通りであり、他の電子回路パッケージ１，１′
においても、図には省略しであるが同様に接続するもの
とする。

なお駆動電圧■１．■２についてもそれぞれの電源１４
．１５より、コネクタを経て電子回路２．２’、２”に
接続しておくものとする。

電源投入に当ってはスイッチ回路１７のスイッチを操作
する。

まず、スイッチ回路１７から電源回路１２に至る信号線
に信号電圧を送出し、電源回路１２を起動し、サブスト
レート電圧ＶＳＵＢを供給する。

第２図に示すように、サブストレート電圧ＶＳＵＢは時
点ｔ１において規定値となり、その後時点ｔ２において
スイッチ回路１７から電源回路１４゜１５に至る信号線
に信号電圧を送出して、電源回路１４．１５を起動し駆
動電圧■１．■２の供給を開始させる。

電源切断に当っては、スイッチ回路１７のスイッチを操
作して切断を行なう。

第２図に示すよう時点ｔ３において電源回路１４．１５
に至る信号線の信号電圧を遮断し、駆動電圧ｖ１．Ｖ２
消失（時点ｔＪ後、時点ｔ５において電源回路１２に至
る信号線の信号電圧を遮断しこの電源回路１２を切断動
作させサブストレート電圧ＶＳＵＢを切断する。

以上述べたように、電源投入に当ってはサブストレート
電圧ＶＳＵＢ印加後に駆動電圧■１．ｖ２を印加し、電
源切断に当っては駆動電圧Ｖ１．Ｖ２遮断後、サブス
トレート電圧を遮断する。

上記のように電源を投入し、電子回路パッケージ１，１
′・・・・・・１“が正常に動作している場合、電源回
路１２から発するサブストレート電圧ＶＳＵＢ（５Ｖ）
は上記のように電子回路パッケージ１゜１′・・・・・
・１″のそれぞれの端子１０，８；７，６：５
，４間に設けられた導体パターンを含むループ１８を経
てサブストレート電圧検出回路１３に導かれ、ここでそ
の電圧が監視される。

いま何等かの原因でサブストレート電圧ＶＳＵＢ用電源
回路１２に障害が発生し電圧が消失したとする。

そうするとサブストレート電圧ＶＳＵＢは、第３図に示
すように、時点ｔ１において、その絶対値を減少し始め
ＯＶに接近する。

サブストレート電圧ＶＳＵＢの出力端子間にはコンデン
サＣが接続されているので徐々に変化し、時点ｔ２にお
いて規準電圧■。

ＨＫと等しくなると、サブストレート電圧検出回路１３
における電圧比較器Ｃｖにおいてこれが検出され該比較
器Ｃ■の出力がハイレベル（高電圧）に転する。

これにより、駆動電圧■１．■２用の電源回路１４．１
５においてそれぞれ出力を橋絡するように挿入されてい
るサイリスタＴ１およびＴ２が点火され、駆動電圧へ７
１およびｖ２用のそれぞれの電源回路１４および１５の
出力電圧は短絡され消失する。

一方駆動電圧■１．■２用電源回路１４および１５の出
力電圧は電圧監視回路１６に導かれて常時監視されてい
る。

いま上記のような経過でその出力電圧が低下するとこれ
を検出して、この情報をスイッチ回路１７に送り、電源
回路１２．１４および１５に至る信号線上の電圧を遮断
して上記電源回路を切断動作させ、その出力電圧を遮断
する。

このようにサブストレート電圧用電源に障害を生じたと
きには、直ちに駆動電圧■０．■２用電源を遮断し、サ
ブストレート電圧は、その出力に接続されたコンデンサ
の電荷により電源電圧消失後も暫くは供給され支障を生
じない。

また、サブストレート電圧監視用ループを構成している
電子回路パッケージのうちの１個例えば第１図において
電子回路パッケージ１′を取り外したとする。

そうすると前記の端子１０，８；７，６；５，
４間の導体パターンを含む電圧監視用ループのうちから
端子７，６間の導体が取り去られて上記ループ回路は切
断され、従って、サブストレート電圧監視回路１３にお
いてサブストレート電圧ＶＳＵＢが規定値を割ったこと
を検出して前記と同様な動作をし、駆動電圧■１．■２
用の電源を遮断し、特に架に挿入（装着）されたままの
状態のパッケージ１．１″の電子回路２．２”を保護す
る。

第１図の実施例において、駆動電圧Ｖ１．Ｖ２を
各電子回路パッケージに供給するには、各電子回路パッ
ケージに駆動電圧■１．■２用の端子をそれぞれ１個づ
つ設け、各電源回路から並列に給電することができる。

しかし、サブストレート電圧ＶＳＵＢ供給のように各電
子回路パッケージに各駆動電圧■０．■２に対してそれ
ぞれ２個の端子を設け、その間を導体で接続し、所要の
電子回路パッケージを全部装着したとき給電ループを構
成するようにすることもできる。

考案の効果本考案によるパッケージの給電回路は上記のように構成
されているので、第１の電源電圧の印加後毛２の電源電
圧を接続し、第２の電源電圧遮断後毛１の電源電圧を遮
断しなければならないような劣化、破壊し易い素子例え
ばＭＯＳＩＣを含む電子回路パッケージに対し、電源
投入、切断時特に電源罹障時あるいは電源電圧印加中（
作動中）にパッケージ引抜きを行なったようなときでも
、素子に悪い影響を与えないで給電を停止することが可
能である効果があり、また電子回路パッケージ一枚毎に
設ける要なく、複数枚のパッケージに共通に設けること
が可能であるので経済的である等の効果がある。

【図面の簡単な説明】

第１図は本考案の実施例のブロック図、第２図は本実施
例の電源投入および切断における第１（ＶＳＵＢ）およ
び第２（Ｖｌ、Ｖ２）の電源電圧の変化の状態を示す図
、第３図は本実施例における第１（ＶＳＵＢ）の電源罹
障時における第１および第２（Ｖｌ、Ｖ２）の電圧の消
失の状態を示す図である。図においてｌ、１／、１／／は電子回路パッケージ
、２゜２′、２″は電子回路、４〜１０はパッケージ端
子、１１゜１１’、１１“はコネクタ、４′〜１０’は
コネクタ端子、１２は第１の電圧（サブストレート電圧
ＶＳＵＢ）電源回路、１３は第１の電圧検出回路、１４
．１５は第２の電圧（■１．■２）電源回路、１６は電
圧監視回路、１７はスイッチ回路、Ｔ１．Ｔ２は
サイリスタで゛ある。

Claims

【実用新案登録請求の範囲】

第１の電源電圧の印加後毛２の電源電圧を接続し第２電
源電圧の遮断後毛１の電源電圧を遮断することが必要な
素子を含む電子回路パッケージには第１の電源用の導体
パターンを有し、上記電子回路パッケージの複数個の所
定のものの装着によって前記導体パターンを介して１個
のループ回路が構成され、上記ループ回路の一端には第
１の電源電圧を他端には第１の電源電圧検出回路を接続
し、上記検出回路において第１の電源電圧が規定値を割
ったことを検出したとき第２の電源電圧の遮断制御を行
なうよう構成したことを特徴とするパッケージの給電回
路。