JPH06223032A - 転送制御装置 - Google Patents
転送制御装置Info
- Publication number
- JPH06223032A JPH06223032A JP28157993A JP28157993A JPH06223032A JP H06223032 A JPH06223032 A JP H06223032A JP 28157993 A JP28157993 A JP 28157993A JP 28157993 A JP28157993 A JP 28157993A JP H06223032 A JPH06223032 A JP H06223032A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- output
- signal
- response
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】転送制御装置において、バス転送の内容を記憶
するメモリを不要とすることにより、障害発生時の回復
処理を容易にする。 【構成】転送制御装置３と共通バス４，５とのインタフ
ェースである使用権設定回路３７，２９、転送制御回路
２６，３１、アドレス入出力回路３２，３３およびデー
タ入出力回路３４，３５を有する。また、バス伝送が許
されるか否かを判定する判定回路３８，２７、バスの疑
似応答を要求するバス応答制御回路３６，３０、バスの
使用権を設定する使用権設定回路３７，２９およびバス
の衝突を検知してバスの使用状態を制御する衝突制御回
路２８を有する。
するメモリを不要とすることにより、障害発生時の回復
処理を容易にする。 【構成】転送制御装置３と共通バス４，５とのインタフ
ェースである使用権設定回路３７，２９、転送制御回路
２６，３１、アドレス入出力回路３２，３３およびデー
タ入出力回路３４，３５を有する。また、バス伝送が許
されるか否かを判定する判定回路３８，２７、バスの疑
似応答を要求するバス応答制御回路３６，３０、バスの
使用権を設定する使用権設定回路３７，２９およびバス
の衝突を検知してバスの使用状態を制御する衝突制御回
路２８を有する。
Description
【０００１】
【産業上の利用分野】本発明は情報処理システムにおけ
るそれぞれが独立の使用権をもつ複数の共通入出力バス
間の転送制御を行なう前記共通入出力バス共用の転送制
御装置に関する。
るそれぞれが独立の使用権をもつ複数の共通入出力バス
間の転送制御を行なう前記共通入出力バス共用の転送制
御装置に関する。
【０００２】
【従来の技術】複数の共通入出力バスのうち第１のバス
からデータを共有の記憶装置に書き込み、この記憶装置
からデータを読み出し第２のバスにデータ転送する従来
の第１のシステムにおいて、このデータ転送のために第
２のバスに接続されたＣＰＵは本来の処理を中断させな
ければならない。
からデータを共有の記憶装置に書き込み、この記憶装置
からデータを読み出し第２のバスにデータ転送する従来
の第１のシステムにおいて、このデータ転送のために第
２のバスに接続されたＣＰＵは本来の処理を中断させな
ければならない。
【０００３】また、共有の記憶装置の代りに結合装置で
両方のバスを接続する従来の第２のシステムにおいて、
第１のバスに接続された入出力装置から一担ローカル記
憶ユニットにデータが格納されたあと、第１のバス、結
合装置、および第２のバスを介して第２のバスに接続さ
れた入出力装置にデータ転送される。もし大量のデータ
が転送されることになれば第１のバスは占有され、その
結果バスの使用効率および第１のバスに接続されている
ＣＰＵの性能は低下する。
両方のバスを接続する従来の第２のシステムにおいて、
第１のバスに接続された入出力装置から一担ローカル記
憶ユニットにデータが格納されたあと、第１のバス、結
合装置、および第２のバスを介して第２のバスに接続さ
れた入出力装置にデータ転送される。もし大量のデータ
が転送されることになれば第１のバスは占有され、その
結果バスの使用効率および第１のバスに接続されている
ＣＰＵの性能は低下する。
【０００４】バス転送における問題は２以上の装置から
要求されたバス転送要求の衝突であり、これを解決する
ため従来の第２の装置では、バス結合装置がデータ転送
あて先装置に代りバス転送の内容を受取りバス使用を終
了させる方式がとられている。この際結合装置はバス転
送の内容を記憶するメモリをもたねばならない。従っ
て、転送量の増加は、より大きなメモリを要求すること
になる。もし複数のメモリを有し障害が発生したときに
はその回復処理は複雑になる。
要求されたバス転送要求の衝突であり、これを解決する
ため従来の第２の装置では、バス結合装置がデータ転送
あて先装置に代りバス転送の内容を受取りバス使用を終
了させる方式がとられている。この際結合装置はバス転
送の内容を記憶するメモリをもたねばならない。従っ
て、転送量の増加は、より大きなメモリを要求すること
になる。もし複数のメモリを有し障害が発生したときに
はその回復処理は複雑になる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、バス
転送の内容を記憶するメモリを不要とすることにより、
障害発生時の回復処理を容易にする転送制御装置を提供
することにある。
転送の内容を記憶するメモリを不要とすることにより、
障害発生時の回復処理を容易にする転送制御装置を提供
することにある。
【０００６】
【課題を解決するための手段】上述の問題点を解決する
ために、本発明の装置では、２つの共通入出力バスに接
続され、各々の共通入出力バスに接続される中央処理装
置および周辺装置から相手側共通入出力バスに接続され
る中央処理装置および周辺装置に対してデータの書込み
および読出しを行なう転送制御装置において、前記２つ
の共通入出力バスの各々に１つずつ対応するように設け
られ、その各々は一方の共通入出力バスからのアドレス
およびデータ送出制御信号に応答して、一方の入出力回
路から与えられる内容が他方の共通入出力バスに伝送す
べき内容か否かを判定する判定回路と、この判定回路で
伝送すべき内容であると判定されたとき、モニタしてい
る前記他方の共通入出力バスの状態より、双方のバスか
らの転送要求が衝突するか否かを検出し、転送要求の衝
突が検出されない場合は前記他方の共通入出力バスに対
し使用権設定要求信号を出力し、転送要求の衝突が検出
された場合は双方のバス転送の内容から処理の優先順位
の低い共通入出力バスに対して疑似応答要求指示信号を
出力する衝突制御回路と、前記２つの共通入出力バスの
各々に１つずつ対応するように設けられ、その各々は前
記衝突制御回路から前記疑似応答要求指示信号を受けた
とき、前記優先順位の低い共通入出力バスに無効応答ま
たは待ち応答の応答信号を出力させるための疑似応答要
求信号を出力するバス応答制御回路とを有する。
ために、本発明の装置では、２つの共通入出力バスに接
続され、各々の共通入出力バスに接続される中央処理装
置および周辺装置から相手側共通入出力バスに接続され
る中央処理装置および周辺装置に対してデータの書込み
および読出しを行なう転送制御装置において、前記２つ
の共通入出力バスの各々に１つずつ対応するように設け
られ、その各々は一方の共通入出力バスからのアドレス
およびデータ送出制御信号に応答して、一方の入出力回
路から与えられる内容が他方の共通入出力バスに伝送す
べき内容か否かを判定する判定回路と、この判定回路で
伝送すべき内容であると判定されたとき、モニタしてい
る前記他方の共通入出力バスの状態より、双方のバスか
らの転送要求が衝突するか否かを検出し、転送要求の衝
突が検出されない場合は前記他方の共通入出力バスに対
し使用権設定要求信号を出力し、転送要求の衝突が検出
された場合は双方のバス転送の内容から処理の優先順位
の低い共通入出力バスに対して疑似応答要求指示信号を
出力する衝突制御回路と、前記２つの共通入出力バスの
各々に１つずつ対応するように設けられ、その各々は前
記衝突制御回路から前記疑似応答要求指示信号を受けた
とき、前記優先順位の低い共通入出力バスに無効応答ま
たは待ち応答の応答信号を出力させるための疑似応答要
求信号を出力するバス応答制御回路とを有する。
【０００７】
【実施例】まず、本願発明の実施例の理解を容易にする
ために、あて先装置アドレス、コマンド信号、およびデ
ータの送出と、その応答信号の関係を以下説明する。
ために、あて先装置アドレス、コマンド信号、およびデ
ータの送出と、その応答信号の関係を以下説明する。
【０００８】図２を参照すると、共通バス４，５に接続
される装置、例えば図１のＣＰＵ４１、入出力装置４２
または４３、の間でデータ転送を行なう場合、バスの使
用権の確立を行ったあと、アドレスおよびデータ送出制
御信号Ａの送出に同期してあて先装置アドレスおよびコ
マンド信号Ｅを共通バスに含まれるアドレスバスＣに送
出する。データ出力の場合には制御信号Ａに同期して出
力データを共通バス上のデータバスＤに出力する。ＣＰ
Ｕ４１、入出力装置４２または４３のような共通バスに
接続されている各装置は制御信号Ａの変化、例えば、
“０”から“１”に応答してアドレスバスＣ上のあて先
装置アドレスを解読する。この解読結果によりあて先装
置アドレスが自分の装置を示しているときには、コマン
ド信号Ｅを入力する。もしデータの出力であれば、デー
タバスＤの内容も入力する。次に前記各装置は、この入
力の通知を応答制御装置信号Ｂの変化、例えば“０”か
ら“１”により送出装置に送る。この通知を受けた送出
装置は制御信号Ａを例えば“１”から“０”に変化させ
る。この制御信号Ａの変化に応答して制御信号Ｂを例え
ば“１”から“０”に変化させる。
される装置、例えば図１のＣＰＵ４１、入出力装置４２
または４３、の間でデータ転送を行なう場合、バスの使
用権の確立を行ったあと、アドレスおよびデータ送出制
御信号Ａの送出に同期してあて先装置アドレスおよびコ
マンド信号Ｅを共通バスに含まれるアドレスバスＣに送
出する。データ出力の場合には制御信号Ａに同期して出
力データを共通バス上のデータバスＤに出力する。ＣＰ
Ｕ４１、入出力装置４２または４３のような共通バスに
接続されている各装置は制御信号Ａの変化、例えば、
“０”から“１”に応答してアドレスバスＣ上のあて先
装置アドレスを解読する。この解読結果によりあて先装
置アドレスが自分の装置を示しているときには、コマン
ド信号Ｅを入力する。もしデータの出力であれば、デー
タバスＤの内容も入力する。次に前記各装置は、この入
力の通知を応答制御装置信号Ｂの変化、例えば“０”か
ら“１”により送出装置に送る。この通知を受けた送出
装置は制御信号Ａを例えば“１”から“０”に変化させ
る。この制御信号Ａの変化に応答して制御信号Ｂを例え
ば“１”から“０”に変化させる。
【０００９】次に本願発明の一実施例について詳細に説
明する。回路の構成が各バスに対して対称形となるた
め、第１のバス４から第２のバス転送の方が、伝送優先
順位の高い場合について説明する。
明する。回路の構成が各バスに対して対称形となるた
め、第１のバス４から第２のバス転送の方が、伝送優先
順位の高い場合について説明する。
【００１０】図１を参照すると、本願発明の転送制御装
置３は、共通バスのインタフェースとして、使用権設定
回路３７，２９、転送制御回路２６，３１、アドレス入
出力回路３２，３３およびデータ入出力回路３４，３５
を有する。また、バス伝送が許されるか否かを判定する
判定回路３８，２７、バスの疑似応答を要求するバス応
答制御回路３６，３０、バスの使用権を設定する使用権
設定回路３７，２９およびバスの衝突を検知してバスの
使用状態を制御する衝突制御回路２８を有している。
置３は、共通バスのインタフェースとして、使用権設定
回路３７，２９、転送制御回路２６，３１、アドレス入
出力回路３２，３３およびデータ入出力回路３４，３５
を有する。また、バス伝送が許されるか否かを判定する
判定回路３８，２７、バスの疑似応答を要求するバス応
答制御回路３６，３０、バスの使用権を設定する使用権
設定回路３７，２９およびバスの衝突を検知してバスの
使用状態を制御する衝突制御回路２８を有している。
【００１１】第１のバス４に接続されている装置がアド
レスおよびデータ送出信号線１０２の信号（図２のＡ）
を例えば“０”から“１”に変化すると、この信号線は
転送制御回路２６、および信号線１１３を介して第１の
バス伝送用判定回路２７に与えられる。この判定回路２
７はこの信号Ａが第２のバスに伝送の許されるものか否
かを判定する。伝送の許されない信号と判定されれば、
その信号は無視される。伝送の許される信号と判定され
れば、判定回路２７は伝送要求信号を信号線１１４を介
して衝突制御回路２８に入力する。この衝突制御回路２
８は線１１６を介して第２のバス伝送用要求信号、線１
０７を介して第２のバス用使用権状態信号、線１２９を
介して第１のバス用内部コマンド信号、および線１３１
を介して第２のバス用内部コマンド信号を入力し、第２
のバス状態を監視している。線１１４を介して与えられ
る要求信号に応答して、衝突制御回路２８は双方のバス
からの伝送要求が衝突するか否かを検出し、コマンド信
号によりそのバス転送の属性も検出する。もしバス転送
の属性が決まっていないときには、決まるまで待つ。衝
突制御回路２８で衝突が検出されないときには、線１３
５を介して第２のバス用使用権設定要求信号が送出さ
れ、この信号に応答して第２のバス用使用権設定回路２
９は、使用権を設定する。衝突が検出された場合には、
双方のバス転送の内容から処理の優先順位の高い方のバ
ス転送の伝送を処理する。このため、第２のバス用疑似
応答要求指示信号が線１３８に送出される。この疑似応
答要求指示信号に応答して疑似バス応答制御回路３０は
疑似応答要求信号を線１３９を介して転送制御回路３１
に与える。この要求信号と線１１０を介して与えられる
第２のバス用コマンド信号に応答して第２のバス転送制
御回路３１は無効または待ち応答信号を線１０９を介し
て第２のバス５に送出する。第２のバス５に接続された
装置はこの線１０９を介して与えられる無効または待ち
応答信号により一旦データ転送を終了させ、第２のバス
の使用権を放棄する。そのあと再びバス使用権を要求し
データ転送を行なう機会を待つ。衝突制御回路２８は、
疑似応答制御信号１３８を出力する一方、第２のバス用
使用権設定制御回路２９においてバス使用権を設定する
ため第２のバス用使用権設定要求を線１３５に出力す
る。第２のバスの使用権が確保されると、使用権設定制
御回路２９から線１４３を介してバス使用権設定信号が
制御回路３１に通知される。第１のバス転送制御信号は
バス４から線１０２、転送制御回路２６、線１１３、転
送制御回路３１、および線１０８を介してバス５に伝え
られる。アドレスはバス４から線１０５、アドレス入出
力回路３２、線１１７、アドレス入出力回路３３および
線１１１を介してバス５に伝えられる。データは必要な
らば第１のバス４から線１０６、データ入出力回路３
４、線１１９、データ入出力回路３５、および線１１２
を介して第２のバス５に伝えられる。アドレスとデータ
の送出動作は転送制御回路３１から線１４４および１４
５を介してアドレス入出力回路３３およびデータ入出力
回路３５に与えられるタイミング信号のタイミングで実
行される。第２のバス５の応答制御信号は線１０９、転
送制御回路３１、線１３３、転送制御回路２６および線
１０３を介して第１のバス４に伝送される。第２のバス
５に接続されている装置は信号（図２のＡ）の変化によ
りアドレスバス上のあて先ユニットアドレスを判定し、
自装置が指示されていれば応答してバスの転送が終了す
る。
レスおよびデータ送出信号線１０２の信号（図２のＡ）
を例えば“０”から“１”に変化すると、この信号線は
転送制御回路２６、および信号線１１３を介して第１の
バス伝送用判定回路２７に与えられる。この判定回路２
７はこの信号Ａが第２のバスに伝送の許されるものか否
かを判定する。伝送の許されない信号と判定されれば、
その信号は無視される。伝送の許される信号と判定され
れば、判定回路２７は伝送要求信号を信号線１１４を介
して衝突制御回路２８に入力する。この衝突制御回路２
８は線１１６を介して第２のバス伝送用要求信号、線１
０７を介して第２のバス用使用権状態信号、線１２９を
介して第１のバス用内部コマンド信号、および線１３１
を介して第２のバス用内部コマンド信号を入力し、第２
のバス状態を監視している。線１１４を介して与えられ
る要求信号に応答して、衝突制御回路２８は双方のバス
からの伝送要求が衝突するか否かを検出し、コマンド信
号によりそのバス転送の属性も検出する。もしバス転送
の属性が決まっていないときには、決まるまで待つ。衝
突制御回路２８で衝突が検出されないときには、線１３
５を介して第２のバス用使用権設定要求信号が送出さ
れ、この信号に応答して第２のバス用使用権設定回路２
９は、使用権を設定する。衝突が検出された場合には、
双方のバス転送の内容から処理の優先順位の高い方のバ
ス転送の伝送を処理する。このため、第２のバス用疑似
応答要求指示信号が線１３８に送出される。この疑似応
答要求指示信号に応答して疑似バス応答制御回路３０は
疑似応答要求信号を線１３９を介して転送制御回路３１
に与える。この要求信号と線１１０を介して与えられる
第２のバス用コマンド信号に応答して第２のバス転送制
御回路３１は無効または待ち応答信号を線１０９を介し
て第２のバス５に送出する。第２のバス５に接続された
装置はこの線１０９を介して与えられる無効または待ち
応答信号により一旦データ転送を終了させ、第２のバス
の使用権を放棄する。そのあと再びバス使用権を要求し
データ転送を行なう機会を待つ。衝突制御回路２８は、
疑似応答制御信号１３８を出力する一方、第２のバス用
使用権設定制御回路２９においてバス使用権を設定する
ため第２のバス用使用権設定要求を線１３５に出力す
る。第２のバスの使用権が確保されると、使用権設定制
御回路２９から線１４３を介してバス使用権設定信号が
制御回路３１に通知される。第１のバス転送制御信号は
バス４から線１０２、転送制御回路２６、線１１３、転
送制御回路３１、および線１０８を介してバス５に伝え
られる。アドレスはバス４から線１０５、アドレス入出
力回路３２、線１１７、アドレス入出力回路３３および
線１１１を介してバス５に伝えられる。データは必要な
らば第１のバス４から線１０６、データ入出力回路３
４、線１１９、データ入出力回路３５、および線１１２
を介して第２のバス５に伝えられる。アドレスとデータ
の送出動作は転送制御回路３１から線１４４および１４
５を介してアドレス入出力回路３３およびデータ入出力
回路３５に与えられるタイミング信号のタイミングで実
行される。第２のバス５の応答制御信号は線１０９、転
送制御回路３１、線１３３、転送制御回路２６および線
１０３を介して第１のバス４に伝送される。第２のバス
５に接続されている装置は信号（図２のＡ）の変化によ
りアドレスバス上のあて先ユニットアドレスを判定し、
自装置が指示されていれば応答してバスの転送が終了す
る。
【００１２】上述のように本願発明では、伝送要求衝突
時どちらのバスの要求を優先させるかを判断し、疑似的
に無効または待ち応答をすることによりバス転送内容を
記憶する手段を不要にしている。
時どちらのバスの要求を優先させるかを判断し、疑似的
に無効または待ち応答をすることによりバス転送内容を
記憶する手段を不要にしている。
【００１３】
【発明の効果】本願発明によれば双方の系からのバス転
送の伝送要求が衝突したことを検出してバス転送の種類
を識別し、その内容により優先権を判断する回路と疑似
的に無効応答または待ち応答をする回路を有することに
より伝送するバス転送の内容を記憶する手段を不要とす
るという効果がある。
送の伝送要求が衝突したことを検出してバス転送の種類
を識別し、その内容により優先権を判断する回路と疑似
的に無効応答または待ち応答をする回路を有することに
より伝送するバス転送の内容を記憶する手段を不要とす
るという効果がある。
【図１】本発明の一実施例の構成図である。
【図２】本発明におけるタイミング図である。
３ 転送制御装置 ４ 第１の共有バス ５ 第２の共有バス ２６，３１ 転送制御回路 ２７，２８ 判定回路 ２８ 衝突制御回路 ２９，３７ 使用権設定回路 ３０，３６ バス応答制御回路 ３２，３３ アドレス入出力回路 ３４，３５ データ入出力回路
Claims (1)
- 【請求項１】 ２つの共通入出力バスに接続され、各々
の共通入出力バスに接続される中央処理装置および周辺
装置から相手側共通入出力バスに接続される中央処理装
置および周辺装置に対してデータの書込みおよび読出し
を行なう転送制御装置において、 前記２つの共通入出力バスの各々に１つずつ対応するよ
うに設けられ、その各々は一方の共通入出力バスからの
アドレスおよびデータ送出制御信号に応答して、一方の
入出力回路から与えられる内容が他方の共通入出力バス
に伝送すべき内容か否かを判定する判定回路と、 この判定回路で伝送すべき内容であると判定されたと
き、モニタしている前記他方の共通入出力バスの状態よ
り、双方のバスからの転送要求が衝突するか否かを検出
し、転送要求の衝突が検出されない場合は前記他方の共
通入出力バスに対し使用権設定要求信号を出力し、転送
要求の衝突が検出された場合は双方のバス転送の内容か
ら処理の優先順位の低い共通入出力バスに対して疑似応
答要求指示信号を出力する衝突制御回路と、 前記２つの共通入出力バスの各々に１つずつ対応するよ
うに設けられ、その各々は前記衝突制御回路から前記疑
似応答要求指示信号を受けたとき、前記優先順位の低い
共通入出力バスに無効応答または待ち応答の応答信号を
出力させるための疑似応答要求信号を出力するバス応答
制御回路とを有することを特徴とする転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281579A JP2573790B2 (ja) | 1984-12-07 | 1993-10-05 | 転送制御装置 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25763784 | 1984-12-07 | ||
| JP60-41396 | 1985-03-01 | ||
| JP59-257637 | 1985-03-01 | ||
| JP4139785 | 1985-03-01 | ||
| JP4139685 | 1985-03-01 | ||
| JP60-41397 | 1985-03-01 | ||
| JP5281579A JP2573790B2 (ja) | 1984-12-07 | 1993-10-05 | 転送制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60275439A Division JPH07104826B2 (ja) | 1984-12-07 | 1985-12-06 | 転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06223032A true JPH06223032A (ja) | 1994-08-12 |
| JP2573790B2 JP2573790B2 (ja) | 1997-01-22 |
Family
ID=27461048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5281579A Expired - Lifetime JP2573790B2 (ja) | 1984-12-07 | 1993-10-05 | 転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573790B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539971A (en) * | 1978-09-12 | 1980-03-21 | Nec Corp | Joining device |
-
1993
- 1993-10-05 JP JP5281579A patent/JP2573790B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539971A (en) * | 1978-09-12 | 1980-03-21 | Nec Corp | Joining device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2573790B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| JPH07104826B2 (ja) | 転送制御装置 | |
| US20020089940A1 (en) | Duplexing apparatus and method in large scale system | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JP2000155738A (ja) | データ処理装置 | |
| JPH1118122A (ja) | データ転送方式 | |
| JPH10307788A (ja) | バスブリッジ | |
| JPH06223031A (ja) | 転送制御装置 | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| US6505276B1 (en) | Processing-function-provided packet-type memory system and method for controlling the same | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JPS6132161A (ja) | 処理システムの情報転送装置 | |
| JPH0511339B2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| JP2002269033A (ja) | リトライ制御機能を有するアービタを用いたバスシステムおよびシステムｌｓｉ | |
| JPH0346855B2 (ja) | ||
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH07306840A (ja) | コンピュータシステム | |
| JPH11316743A (ja) | 共有メモリ制御方法及び制御装置 | |
| JPH05120201A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |