JPH06216410A

JPH06216410A - 発光素子ドライバ

Info

Publication number: JPH06216410A
Application number: JP715893A
Authority: JP
Inventors: Hideaki Yoda; 秀昭依田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-01-20
Filing date: 1993-01-20
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】様々な動作特性の発光素子に対し同一の半導体
集積回路を用いることができるようにする。【構成】入力バッファ回路２０Ａに電流スイッチ回路３
０Ａが後続されている。入力バッファ回路２０ＡのＣＭ
Ｌ回路は、電流入力端がＩＣ１０Ａの端子Ｔ７に接続さ
れ、端子Ｔ７に抵抗Ｒ２０が外付けされており、発光素
子Ｄの動作電圧ＶＤに応じ、抵抗Ｒ２０の抵抗値を定め
て、エミッタホロア回路のトランジスタ２４のエミッタ
電位を可変にしている。電流スイッチ回路３０Ａは、対
応する電流入力端及び信号入力端が互いに共通に接続さ
れた複数のＣＭＬ回路を備え、これらＣＭＬ回路はいず
れも、電流出力端がＩＣ１０Ａの端子Ｔ８、Ｔ９、Ｔ１
０に接続されており、端子Ｔ８、Ｔ９、Ｔ１０をグラン
ド線に接続するかどうかにより、電流スイッチ回路３０
Ａの動作電流を可変にしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号を増幅して駆
動電流を発光ダイオード（ＬＥＤ）やレーザダイオード
（レーザダイオード）などの発光素子に流す発光素子ド
ライバに関する。

【０００２】

【従来の技術】光ＬＡＮ（ローカル・エリア・ネットワ
ーク）やＦＴＴＨ（ファイバー・ツー・ザ・ホーム）等
の光通信技術の進展に伴い、この種の発光素子を１〜２
００Ｍｂｐｓで高速変調するための安価な発光素子ドラ
イバが要求されている。

【０００３】図７は、光通信装置の光伝送部を示す。

【０００４】発光素子Ｄは、そのアノードが電源配線Ｖ
ccに接続され、カソードが半導体集積回路１０の出力端
に接続されており、半導体集積回路１０に、論理が互い
に反転している一対のシリアル信号ＤＡＴＡ及び＊ＤＡ
ＴＡを供給すると、これに応じて発光素子Ｄがオン・オ
フし、発光素子Ｄからの光が光結合レンズ１１を介し光
ファイバ１２へ導入される。半導体集積回路１０に外付
けされた抵抗Ｒ３０は、発光素子Ｄの抵抗値とのバラン
スを取るためのものであり、発光素子Ｄの抵抗値に応じ
たものが用いられる。

【０００５】半導体集積回路１０は、図８に示す如く、
高速動作のためにバイポーラトランジスタを用いて構成
されており、前段の入力バッファゲート２０と、後段と
電流スイッチ回路３０と、発光素子Ｄがレーザダイオー
ドの場合に用いられるバイアス電流源４０とを備えてい
る。

【０００６】入力バッファゲート２０は、ＥＣＬ回路で
あり、ＣＭＬ回路の出力端にエミッタフォロア回路の入
力端が接続されている。このＣＭＬ回路は、ＮＰＮ型の
差動トランジスタ２１、２２、電流源２３、抵抗Ｒ２
１、Ｒ２２及びＲ２３を備え、エミッタフォロア回路
は、ＮＰＮ型のトランジスタ２４、２５、抵抗Ｒ２４及
びＲ２５を備えている。電流スイッチ回路３０もＣＭＬ
回路であり、差動トランジスタ３１、３２及び電流源３
３を備え、その各々は４個のＮＰＮ型トランジスタが並
列接続された構成となっている。電流源３３のベースに
は、定電圧回路３４の出力電圧が印加される。発光素子
Ｄがレーザダイオードの場合には、このレーザダイオー
ドにしきい電流をバイアス電流として流すために、バイ
アス電流源４０が用いられる。

【０００７】電流スイッチ回路３０のトランジスタサイ
ズは入力バッファゲート２０のトランジスタサイズより
も大きく、コレクタ電流の定格値は例えば、電流スイッ
チ回路３０の各ＮＰＮ型トランジスタで２０ｍＡ、入力
バッファゲート２０の各ＮＰＮ型トランジスタで５ｍＡ
となっている。図８中、端子Ｔ１〜Ｔ６は半導体集積回
路１０の端子であり、また、Ｖbはトランジスタ２３の
ベースに印加される定電圧である。

【０００８】上記構成において、信号ＤＡＴＡが高レベ
ルで信号＊ＤＡＴＡが低レベルの場合、トランジスタ２
４のエミッタ出力ＴＸが低レベル、トランジスタ２５の
エミッタ出力＊ＴＸが高レベルとなり、発光素子Ｄが消
光し、抵抗Ｒ３０側に電流が流れる。逆に、信号ＤＡＴ
Ａが低レベルで信号＊ＤＡＴＡが高レベルの場合、トラ
ンジスタ２４のエミッタ出力ＴＸが高レベル、トランジ
スタ２５のエミッタ出力＊ＴＸが低レベルとなり、発光
素子Ｄが発光し、抵抗Ｒ３０側に電流が流れない。

【０００９】発光素子Ｄは、様々な仕様のものが使われ
ているが、主に、（１）波長１．３μｍ帯ＬＥＤ動作電流８０〜１００ｍＡ動作電圧１．５〜１．８Ｖ（２）波長１．３μｍ帯ＬＤ動作電流１５〜５０ｍＡ動作電圧１．０〜１．５Ｖ（３）波長０．６８μｍ帯ＬＥＤ動作電流第２ＣＭＬ回路６０〜９０ｍＡ動作電圧２．５〜２．８Ｖが使用されている。

【００１０】発光素子ドライバのコストダウンを図るた
めには、このような様々な仕様の発光素子に対し共通に
使用できる半導体集積回路が必要となる。

【００１１】

【発明が解決しようとする課題】しかし、様々な仕様の
発光素子Ｄに対し同一の半導体集積回路を用いようとす
ると、上記のように、発光素子Ｄの動作電圧が１．０〜
２．８Ｖと広範になり、かつ、発光素子Ｄの動作電流が
１５〜１００ｍＡと広範になるため、次のような問題が
生じ、従来では発光素子Ｄの動作特性に応じて異なる半
導体集積回路を用いる必要があった。

【００１２】（１）発光素子Ｄの動作電圧が１．０〜
２．８Ｖと広範であることによる問題発光素子Ｄの動作
電圧をＶＤとし、発光素子Ｄが動作時の電源配線Ｖccと
差動トランジスタ３１のベースとの間の電圧をＶＩとす
ると、ＶＩ＞ＶＤかつ両者の差が比較的小さいときに
は、図９（Ａ）に示すように発光素子Ｄの光出力波形は
正常となる。

【００１３】しかし、動作電圧が比較的高い発光素子Ｄ
を用いた場合にはＶＩ＜ＶＤとなり、差動トランジスタ
３１のベース・コレクタ間のＰＮ接合が順バイアスされ
て発光素子Ｄが消光する際にも電荷注入されるため、図
９（Ｂ）に示す如く、発光素子Ｄの光出力の立ち下がり
が緩やかになり過ぎる。逆に、ＶＩ＞ＶＤかつ両者の差
が比較的大きくなると、電流スイッチ回路３０におい
て、回り込みによる発振が生じ易くなる。

【００１４】このような問題を避けるには、発光素子Ｄ
の動作電圧ＶＤに応じて適当な電圧ＶＩを有する複数種
の半導体集積回路１０を製造し、様々な仕様の発光素子
Ｄに対応できるようにする必要がある。

【００１５】（２）発光素子Ｄの動作電流が１５〜１０
０ｍＡと広範であることによる問題電流スイッチ回路３
０は、ある動作電流に最適化して設計され、例えば、動
作電流１００ｍＡに最適化して設計された電流スイッチ
回路３０を用いた場合、発光素子Ｄに流れる電流の波形
は図１０（Ａ）に示すようになる。

【００１６】しかし、動作電流が設計値より低くなるに
つれ、図１０（Ｂ）〜（Ｄ）のようにオーバシュートが
大きくなり、かつ、デューティ比が変化する（ジッタが
生ずる）。図１０の場合には、動作電流が設計値の１／
２以下になると、実用に適さなくなる。

【００１７】このような問題を避けるには、発光素子Ｄ
の動作電流に応じて複数種の半導体集積回路１０を製造
し、様々な仕様の発光素子Ｄに対応できるようにする必
要がある。

【００１８】図１１は、動作電流５０ｍＡに最適化して
設計された電流スイッチ回路３０を用いた場合の、発光
素子Ｄに流れる電流の波形を示す。この場合、動作電流
が２０〜４０ｍＡと低くても、電流スイッチ回路３０が
動作電流５０ｍＡに最適化して設計されているので、図
１０と比べて波形が良好であることがわかる。

【００１９】本発明の目的は、上記問題点に鑑み、様々
な動作特性の発光素子に対し同一の半導体集積回路を用
いることができる発光素子ドライバを提供することにあ
る。

【００２０】

【課題を解決するための手段及びその作用】本発明に係
る発光素子ドライバを、実施例図中の対応する構成要素
の符号を引用して説明する。

【００２１】第１発明では、例えば図１〜３に示す如
く、発光素子Ｄが外付けされ、入力信号を増幅して駆動
電流を発光素子Ｄに流す半導体集積回路１０Ａを備えた
発光素子ドライバにおいて、半導体集積回路１０Ａは、
ＣＭＬ回路の出力段にエミッタホロア回路を接続した入
力バッファ回路２０Ａと、エミッタホロア回路のトラン
ジスタ２４、２５のエミッタ出力に応じて、差動トラン
ジスタ対５１、５２のベース電位を制御することによ
り、発光素子Ｄから差動トランジスタ対５１、５２の一
方へ流れる電流をオン・オフする電流スイッチ回路３０
Ａとを有し、該ＣＭＬ回路は、差動トランジスタ対２
１、２２の各エミッタが共に電流源２３の入力端に接続
され、差動トランジスタ対２１、２２の各コレクタが抵
抗Ｒ２１、Ｒ２２を介して共通に半導体集積回路１０Ａ
の端子Ｔ７に接続されており、端子Ｔ７に図１に示す抵
抗Ｒ２０（可変抵抗でも可）又は図６に示すトランジス
タ２６である電流制限素子の一端が外付けされ、該電流
制限素子の他端に電源配線Ｖccが接続され、該電流制限
素子の特性に応じてエミッタホロア回路のトランジスタ
２４、２５のエミッタ電位を可変にしている。

【００２２】本第１発明では、図１の抵抗Ｒ２０の抵抗
値を選定し若しくは可変抵抗の抵抗値を調整することに
より、又は、図６のトランジスタ２６のベース電位Ｖc
を調整することにより、発光素子Ｄの動作電圧ＶＤに対
し、発光素子Ｄが動作時の電源配線Ｖccとトランジスタ
２４のエミッタとの間の電圧ＶＩを、ＶＩ＞ＶＤなる適
当な値にすることができる。

【００２３】これにより、動作電圧ＶＤが異なる種々の
発光素子Ｄに対し、同一の半導体集積回路１０Ａを用い
ることが可能となり、図９（Ｂ）に示すような上記問題
点が解決される。

【００２４】第２発明では、例えば図３又は４に示す如
く、発光素子Ｄが外付けされ、入力信号を増幅して駆動
電流を発光素子Ｄに流す半導体集積回路を備えた発光素
子ドライバにおいて、該半導体集積回路は、対応する電
流入力端及び信号入力端が互いに共通に接続された第１
〜第ｎＣＭＬ回路５０、６０、７０（図３及び４ではｎ
＝３）を備えた電流スイッチ回路３０Ａを有している。
第１〜第ｎＣＭＬ回路５０、６０、７０はいずれも、差
動トランジスタ対の各エミッタが共に電流源の入力端に
接続され、差動トランジスタ対のベースが信号入力端と
なっており、差動トランジスタ対のコレクタが電流入力
端となっており、差動トランジスタ対の一方のコレクタ
が外付けの発光素子Ｄを介して電源配線Ｖccに接続され
ている。例えば図４に示す如く、第１〜第ｎＣＭＬ回路
５０、６０、７０の１つ以上の電流源の出力端が、それ
ぞれ半導体集積回路内の抵抗Ｒ５０、Ｒ６０を介して該
半導体集積回路の端子Ｔ８、Ｔ９に接続され、残りの該
ＣＭＬ回路７０の電流源の出力端が該半導体集積回路内
で抵抗Ｒ７０を介してグランド線に接続されており、端
子Ｔ８、Ｔ９をグランド線に接続するかどうかにより電
流スイッチ回路３０Ｂの動作電流を可変にしている。な
お、図３では、「１つ以上」が全てである場合、すなわ
ち、「残りのＣＭＬ回路」がない場合を示しており、こ
のような特殊な例も本第２発明に含まれる。

【００２５】本第２発明では、図３の端子Ｔ８、Ｔ９、
Ｔ１０又は図４の端子Ｔ８、Ｔ９をそれぞれグランド線
に接続するかどうかにより、電流スイッチ回路３０Ａ又
は３０Ｂの電流容量を変えることがきる。

【００２６】これにより、動作電流が異なる種々の発光
素子Ｄに対し、同一の半導体集積回路を用いることが可
能となり、図１０に示すような上記問題点が解決され
る。

【００２７】第３発明では、例えば図５に示す如く、発
光素子Ｄが外付けされ、入力信号を増幅して駆動電流を
発光素子Ｄに流す半導体集積回路を備えた発光素子ドラ
イバにおいて、該半導体集積回路は、対応する電流入力
端及び信号入力端が互いに共通に接続された第１〜第ｎ
ＣＭＬ回路５０、６０、７０（図５ではｎ＝３）を備え
た電流スイッチ回路３０Ａを有している。第１〜第ｎＣ
ＭＬ回路５０、６０、７０はいずれも、差動トランジス
タ対の各エミッタが共に電流源の入力端に接続され、該
差動トランジスタ対のベースが該信号入力端となってお
り、該差動トランジスタ対のコレクタが該電流入力端と
なっており、該差動トランジスタ対の一方のコレクタが
外付けの発光素子Ｄを介して電源配線Ｖccに接続され、
第１〜第ｎＣＭＬ回路５０、６０、７０の１つ以上の電
流源の出力端が該半導体集積回路の端子Ｔ８、Ｔ９、Ｔ
１０に接続され、残りの該ＣＭＬ回路の該電流源の出力
端が該半導体集積回路内で抵抗を介してグランド線に接
続されており、端子Ｔ８、Ｔ９、Ｔ１０を、外付け抵抗
Ｒ５０、Ｒ６０、Ｒ７０を介しグランド線に接続するか
どうかにより電流スイッチ回路３０Ｃの動作電流を可変
にしている。なお、図５では、「１つ以上」が全てであ
る場合、すなわち、「残りのＣＭＬ回路」がない場合を
示しており、このような特殊な例も本第３発明に含まれ
る。

【００２８】本第３発明では、端子Ｔ８、Ｔ９、Ｔ１０
を、それぞれ外付け抵抗Ｒ５０、Ｒ６０、Ｒ７０を介し
グランド線に接続するかどうかにより、電流スイッチ回
路３０Ｃの電流容量を変えることがきる。

【００２９】これにより、動作電流が異なる種々の発光
素子Ｄに対し、同一の半導体集積回路を用いることが可
能となり、図１０に示すような上記問題点が解決され
る。

【００３０】また、第１〜ｎＣＭＬ回路５０、６０、７
０の特性に製造上のばらつきがあっても、このばらつき
に応じて抵抗Ｒ５０、Ｒ６０、Ｒ７０の抵抗値を適当な
ものにすることにより、ばらつきを補償することができ
る。

【００３１】第４発明では、上記第１発明の入力バッフ
ァ回路と、上記第２発明又は上記第３発明の電流スイッ
チ回路を有している。

【００３２】この構成の場合、動作電圧及び動作電流が
異なる種々の発光素子に対し、すなわち、上記第１〜３
発明で対応可能な動作特性よりも広い様々な動作特性の
発光素子に対し同一の半導体集積回路を用いることが可
能となる。

【００３３】

【実施例】以下、図面に基づいて本発明の実施例を説明
する。なお、図８と同一構成要素には、同一符号を付し
てその説明を省略する。

【００３４】［第１実施例］図１は、第１実施例の発光
素子ドライバを示す。

【００３５】半導体集積回路１０Ａは、前段の入力バッ
ファゲート２０Ａと、後段の電流スイッチ回路３０Ａ
と、発光素子Ｄがレーザダイオードの場合に用いられる
バイアス電流源４０とを備えている。図中、Ｔ１〜Ｔ９
は、半導体集積回路１０Ａの端子である。

【００３６】バイアス電流源４０に流す電流は、実際に
は、例えば従来と同様に、外部端子に外付けされる抵抗
の有無及び抵抗値により定められるが、本案のポイント
ではないので図示省略している。

【００３７】入力バッファゲート２０Ａは、抵抗Ｒ２１
と抵抗Ｒ２２の共通端を、端子Ｔ５に接続せずに新たな
端子Ｔ７に接続している点で、図８の入力バッファゲー
ト２０と異なっている。端子Ｔ７には、出力電圧調整抵
抗Ｒ２０の一端が外付けされ、この抵抗Ｒ２０の他端が
電源配線Ｖccに接続されている。抵抗Ｒ２０の抵抗値を
選定することにより、発光素子Ｄの動作電圧ＶＤに対
し、発光素子Ｄが動作時の電源配線Ｖccとトランジスタ
２４のエミッタとの間の電圧ＶＩを、ＶＩ＞ＶＤなる適
当な値にすることができる。

【００３８】これにより、動作電圧ＶＤが異なる種々の
発光素子Ｄに対し、同一の半導体集積回路１０Ａを用い
ることが可能となり、図９（Ｂ）に示すような上記問題
点が解決される。なお、出力電圧調整抵抗Ｒ２０の代わ
りに、可変抵抗を用いてもよい。

【００３９】一方、電流スイッチ回路３０Ａは、例えば
図２に示す如く、機能が互いに同一の第１ＣＭＬ回路５
０、第２ＣＭＬ回路６０及び第３ＣＭＬ回路７０が、そ
の信号入力端及び電流入力端の各々について並列接続さ
れている。また、図８の抵抗Ｒ３２に対応して、第１Ｃ
ＭＬ回路５０の電流出力端と端子Ｔ８との間に第１ＣＭ
Ｌ回路５０が接続され、第２ＣＭＬ回路６０の電流出力
端と端子Ｔ９との間に第２ＣＭＬ回路６０が接続され、
第３ＣＭＬ回路７０の電流出力端と端子Ｔ１０との間に
抵抗Ｒ７０が接続されている。第１ＣＭＬ回路５０、第
２ＣＭＬ回路６０及び第３ＣＭＬ回路７０の電流源を構
成するトランジスタのベースには、定電圧回路３４の出
力電圧が共通に供給される。

【００４０】第１ＣＭＬ回路５０、第２ＣＭＬ回路６０
及び第３ＣＭＬ回路７０は、構成が互いに同一であって
も、図３に示す如く異なっていてもよい。図３では、第
１ＣＭＬ回路５０の差動トランジスタ５１、５２及び電
流源５３は、それぞれ３個のＮＰＮ型トランジスタが並
列接続されて構成され、第２ＣＭＬ回路６０の差動トラ
ンジスタ６１、６２及び電流源６３は、それぞれ２個の
ＮＰＮ型トランジスタが並列接続されて構成され、第３
ＣＭＬ回路７０の差動トランジスタ７１、７２及び電流
源７３は、それぞれ１個のＮＰＮ型トランジスタで構成
されている。したがって、第１ＣＭＬ回路５０、第２Ｃ
ＭＬ回路６０及び第３ＣＭＬ回路７０の電流容量の比
は、３対２対１となっている。端子Ｔ８、Ｔ９、端子Ｔ
１０をそれぞれグランド線に接続するかどうかにより、
電流スイッチ回路３０Ａの電流容量を最小電流容量の１
倍、２倍、３倍、４倍、５倍又は６倍とすることがき
る。例えば、第１ＣＭＬ回路５０を電流容量１８ｍＡで
最適設計すると、電流スイッチ回路３０Ａを１８ｍＡ、
３６ｍＡ、５４ｍＡ、７２ｍＡ、９０ｍＡ及び１０８ｍ
Ａで最適設計したことになる。

【００４１】これにより、動作電流が異なる種々の発光
素子Ｄに対し、同一の半導体集積回路１０Ａを用いるこ
とが可能となり、図１０に示すような上記問題点が解決
される。

【００４２】［第２実施例］図４は、発光素子ドライバ
の半導体集積回路に用いられる第２実施例の電流スイッ
チ回路３０Ｂを示す。図２と同一構成要素には、同一符
号を付してその説明を省略する。

【００４３】この電流スイッチ回路３０Ｂは、抵抗Ｒ７
０の電流出力端を半導体集積回路内のグランド線に接続
して、第３ＣＭＬ回路７０を必ず使用するようにしてい
る。この構成の場合、半導体集積回路の端子数を１個減
らすことができる。

【００４４】第１ＣＭＬ回路５０、第２ＣＭＬ回路６０
及び第３ＣＭＬ回路７０の電流容量の比が図３のように
３対２対１のとき、端子Ｔ８、Ｔ９をそれぞれグランド
線に接続するかどうかにより、電流スイッチ回路３０Ｂ
の電流容量を最小電流容量の１倍、３倍、４倍又は６倍
とすることがきる。例えば、第１ＣＭＬ回路５０を電流
容量１５ｍＡで最適設計すると、電流スイッチ回路３０
Ａを電流容量１５ｍＡ、４５ｍＡ、６０ｍＡ及び９０ｍ
Ａで最適設計したことになる。

【００４５】他の点は、上記第１実施例と同一である。

【００４６】［第３実施例］図５は、発光素子ドライバ
の半導体集積回路に用いられる第３実施例の電流スイッ
チ回路３０Ｃを示す。図２と同一構成要素には、同一符
号を付してその説明を省略する。

【００４７】この電流スイッチ回路３０Ｃは、第１ＣＭ
Ｌ回路５０、第２ＣＭＬ回路６０及び第３ＣＭＬ回路７
０の電流出力端をそれぞれ端子Ｔ８、Ｔ９及び端子Ｔ１
０に接続し、電流スイッチ回路３０Ｃに必要な電流容量
に応じて、端子Ｔ８、Ｔ９又は端子Ｔ１０とグランド線
との間にそれぞれ抵抗Ｒ５０、Ｒ６０又は抵抗Ｒ７０を
接続するようになっている。

【００４８】この第３実施例では、第１ＣＭＬ回路５
０、第２ＣＭＬ回路６０及び第３ＣＭＬ回路７０の特性
に製造上のばらつきがあっても、このばらつきに応じて
抵抗Ｒ５０、Ｒ６０及びＲ７０の抵抗値を適当なものに
することにより、ばらつきを補償することができる点
で、第１実施例よりも優れている。

【００４９】他の点は、上記第１実施例と同一である。

【００５０】［第４実施例］図６は、第４実施例の発光
素子ドライバを示す。図１と同一構成要素には、同一符
号を付してその説明を省略する。

【００５１】この発光素子ドライバは、図１の出力電圧
調整抵抗Ｒ２０の代わりに、出力電圧調整トランジスタ
２６を用い、そのベース電圧ＶＣを変えることにより、
電圧ＶＩをＶＩ＞ＶＤなる適当な値にすることが可能と
なっている。抵抗Ｒ２１がオンのときに抵抗Ｒ２１に流
れる電流をｉとすると、このときの電圧ＶＩは、約Ｖｃ
−１．６−ｉ・Ｒ２１となる。

【００５２】他の点は、上記第１実施例と同一である。

【００５３】

【発明の効果】以上説明した如く、本第１発明に係る発
光素子ドライバによれば、半導体集積回路に対する外付
け抵抗の抵抗値又は外付けトランジスタのベース電位を
適当な値にすることにより、動作電圧が異なる種々の発
光素子に対し、同一の半導体集積回路を用いることが可
能となるという優れた効果を奏する。

【００５４】本第２発明及び本第３発明に係る発光素子
ドライバによれば、半導体集積回路の１個又は複数の端
子をそれぞれグランド線に接続するかどうかにより、動
作電流が異なる種々の発光素子に対し、同一の半導体集
積回路を用いることが可能となるという優れた効果を奏
する。

【００５５】また、本第３発明によれば、第１〜ｎＣＭ
Ｌ回路の特性に製造上のばらつきがあっても、このばら
つきに応じて外付け抵抗の抵抗値を適当な値にすること
により、ばらつきを補償することができるという効果を
奏する。

【００５６】本第４発明に係る発光素子ドライバによれ
ば、動作電圧及び動作電流が異なる種々の発光素子に対
し、すなわち、第１〜３発明で対応可能な動作特性より
も広い様々動作特性の発光素子に対し同一の半導体集積
回路を用いることが可能となるという優れた効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の第１実施例の発光素子ドライバ回路図
である。

【図２】図１の電流スイッチ回路の構成例を示す図であ
る。

【図３】図２の電流スイッチ回路の構成例を示す図であ
る。

【図４】本発明の第２実施例の電流スイッチ回路図であ
る。

【図５】本発明の第３実施例の電流スイッチ回路図であ
る。

【図６】本発明の第４実施例の発光素子ドライバ回路図
である。

【図７】光通信装置の光伝送部構成図である。

【図８】従来の発光素子ドライバ回路図である。

【図９】発光素子の光出力波形図である。

【図１０】発光素子に流れる電流の波形図である。

【図１１】発光素子に流れる電流の波形図である。

【符号の説明】

２０入力バッファゲート２６出力電圧調整トランジスタ３０、３０Ａ〜３０Ｃ電流スイッチ回路２１、２２、３１、３２、５１、５２、６１、６２、７
１、７２差動トランジスタ２３、３３、５３、６３、７３電流源３４定電圧回路４０バイアス電流源５０第１ＣＭＬ回路６０第２ＣＭＬ回路７０第３ＣＭＬ回路Ｄ発光素子Ｒ２０出力電圧調整抵抗

Claims

【特許請求の範囲】

【請求項１】発光素子（Ｄ）が外付けされ、入力信号
を増幅して駆動電流を該発光素子に流す半導体集積回路
（１０Ａ）を備えた発光素子ドライバにおいて、該半導
体集積回路は、ＣＭＬ回路の出力段にエミッタホロア回路（２４、２
５、Ｒ２４、Ｒ２５）を接続した入力バッファ回路（２
０Ａ）と、該エミッタホロア回路のトランジスタ（２４、２５）の
エミッタ出力に応じて、差動トランジスタ対（５１、５
２）のベース電位を制御することにより、該発光素子
（Ｄ）から該差動トランジスタ対の一方（５１）へ流れ
る電流をオン・オフする電流スイッチ回路（３０Ａ）と
を有し、該ＣＭＬ回路は、差動トランジスタ対（２１、２２）の
各エミッタが共に電流源（２３）の入力端に接続され、
該差動トランジスタ対（２１、２２）の各コレクタが抵
抗（Ｒ２１、Ｒ２１）を介して共通に該半導体集積回路
の端子（Ｔ７）に接続されており、該端子（Ｔ７）に抵抗又はトランジスタである電流制限
素子（Ｒ２０、２６））の一端が外付けされ、該電流制
限素子の他端に電源配線（Ｖcc）が接続され、該電流制
限素子の特性に応じて該エミッタホロア回路のトランジ
スタ（２４、２５）のエミッタ電位を可変にしたことを
特徴とする発光素子ドライバ。
【請求項２】発光素子（Ｄ）が外付けされ、入力信号
を増幅して駆動電流を該発光素子に流す半導体集積回路
を備えた発光素子ドライバにおいて、該半導体集積回路
は、対応する電流入力端及び信号入力端が互いに共通に接続
された第１〜第ｎＣＭＬ回路（５０、６０、７０）を備
えた電流スイッチ回路（３０Ａ、３０Ｂ）を有し、該第１〜第ｎＣＭＬ回路はいずれも、差動トランジスタ
対（５１、５２、６１、６２、７１、７２）の各エミッ
タが共に電流源（５３、６３、７３）の入力端に接続さ
れ、該差動トランジスタ対のベースが該信号入力端とな
っており、該差動トランジスタ対のコレクタが該電流入
力端となっており、該差動トランジスタ対の一方（５１、６１、７１）のコ
レクタが外付けの該発光素子（Ｄ）を介して電源配線
（Ｖcc）に接続され、該第１〜第ｎＣＭＬ回路の１つ以上の該電流源の出力端
が、該半導体集積回路内の抵抗（Ｒ５０、Ｒ６０）を介
して該半導体集積回路の端子に接続され、残りの該ＣＭ
Ｌ回路の該電流源の出力端が該半導体集積回路内で抵抗
（Ｒ７０）を介してグランド線に接続されており、該端子をグランド線に接続するかどうかにより該電流ス
イッチ回路の動作電流を可変にしたことを特徴とする発
光素子ドライバ。
【請求項３】発光素子（Ｄ）が外付けされ、入力信号
を増幅して駆動電流を該発光素子に流す半導体集積回路
を備えた発光素子ドライバにおいて、該半導体集積回路
は、対応する電流入力端及び信号入力端が互いに共通に接続
された第１〜第ｎＣＭＬ回路（５０、６０、７０）を備
えた電流スイッチ回路（３０Ｃ）を有し、該第１〜第ｎＣＭＬ回路はいずれも、差動トランジスタ
対の各エミッタが共に電流源の入力端に接続され、該差
動トランジスタ対のベースが該信号入力端となってお
り、該差動トランジスタ対のコレクタが該電流入力端と
なっており、該差動トランジスタ対の一方のコレクタが外付けの該発
光素子を介して電源配線（Ｖcc）に接続され、該第１〜第ｎＣＭＬ回路の１つ以上の該電流源の出力端
が該半導体集積回路の端子（Ｔ８、Ｔ９、Ｔ１０）に接
続され、残りの該ＣＭＬ回路の該電流源の出力端が該半
導体集積回路内で抵抗を介してグランド線に接続されて
おり、該端子（Ｔ８、Ｔ９、Ｔ１０）を、外付け抵抗（Ｒ５
０、Ｒ６０、Ｒ７０）を介しグランド線に接続するかど
うかにより該電流スイッチ回路の動作電流を可変にした
ことを特徴とする発光素子ドライバ。
【請求項４】請求項１記載の入力バッファ回路（２０
Ａ）と、請求項２又は３記載の電流スイッチ回路（３０Ａ、３０
Ｂ、３０Ｃ）と、を有することを特徴とする発光素子ドライバ。