JPH05275987A - ドライバ回路に対する回路装置 - Google Patents
ドライバ回路に対する回路装置Info
- Publication number
- JPH05275987A JPH05275987A JP4335569A JP33556992A JPH05275987A JP H05275987 A JPH05275987 A JP H05275987A JP 4335569 A JP4335569 A JP 4335569A JP 33556992 A JP33556992 A JP 33556992A JP H05275987 A JPH05275987 A JP H05275987A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- output
- amplifier stage
- offset voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Lasers (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 出力パルス形状が簡単に所与の必要条件に合
わせられ得る構成の簡単なモノリシック集積可能なドラ
イバ回路装置を提供する。 【構成】 それぞれ２つの相補性入力端および出力端を
有する第１の差動増幅器段ＥＦ１、ＥＦ２、ＥＦ３、Ｄ
Ｓ１および第２の差動増幅器段ＥＦ４、ＥＦ５、ＥＦ
６、ＤＳ２が設けられており、第１の差動増幅器段の出
力端の差信号により第２の差動増幅器段が駆動され、調
整可能な第２のオフセット電圧源ＯＳ２が第２の差動増
幅器段の入力端と接続され、従って第２のオフセット電
圧の印加により第２の差動増幅器段の第１のトランジス
タのスイッチオン電圧が同時のスイッチオフ電圧の拡大
の際に縮小可能である。
わせられ得る構成の簡単なモノリシック集積可能なドラ
イバ回路装置を提供する。 【構成】 それぞれ２つの相補性入力端および出力端を
有する第１の差動増幅器段ＥＦ１、ＥＦ２、ＥＦ３、Ｄ
Ｓ１および第２の差動増幅器段ＥＦ４、ＥＦ５、ＥＦ
６、ＤＳ２が設けられており、第１の差動増幅器段の出
力端の差信号により第２の差動増幅器段が駆動され、調
整可能な第２のオフセット電圧源ＯＳ２が第２の差動増
幅器段の入力端と接続され、従って第２のオフセット電
圧の印加により第２の差動増幅器段の第１のトランジス
タのスイッチオン電圧が同時のスイッチオフ電圧の拡大
の際に縮小可能である。
Description
【０００１】
【産業上の利用分野】本発明はドライバ回路の出力段に
対する回路装置に関する。
対する回路装置に関する。
【０００２】
【従来の技術】高速ディジタル伝送システムに対してま
た測定技術ではしばしば、切換しきい値に関して可能な
かぎり対称であるべき比較的大きい電力を有するパルス
が必要とされる。これらのパルスはドライバ回路により
発生される。
た測定技術ではしばしば、切換しきい値に関して可能な
かぎり対称であるべき比較的大きい電力を有するパルス
が必要とされる。これらのパルスはドライバ回路により
発生される。
【０００３】ドライバ回路はしばしば少なくとも１つの
差動増幅器を有する出力段を含んでいる。差動作動でド
ライバ回路が作動する際には、切換しきい値に関して対
称なパルスを発生することが比較的容易である。しかし
この作動形式は多くの応用に対して複雑である。
差動増幅器を有する出力段を含んでいる。差動作動でド
ライバ回路が作動する際には、切換しきい値に関して対
称なパルスを発生することが比較的容易である。しかし
この作動形式は多くの応用に対して複雑である。
【０００４】差動作動が可能でない応用もある。たとえ
ばガラスファイバ伝送路の送信器のなかのレーザーダイ
オードは差動作動を有するドライバにより駆動され得な
い。たといレーザードライバの出力段がたいてい境をな
す差動増幅器により形成されるとしても、レーザーダイ
オードを駆動するために差動増幅器の両相補性出力端の
１つからしかパルスが取り出され得ない。この作動形式
はシングル‐エンドと呼ばれる。シングル‐エンド作動
の際のパルスの形状はしばしば非対称である。バイポー
ラトランジスタを有する回路では形状は必然的に非対称
である。なぜならば、出力電流パルスのスイッチオン過
程の際に明らかなオーバーシュートを示し、またさらに
エッジがスイッチオフ過程の際よりも強く遅延するから
である。コレクタ電流はその極性を変化し得ないので、
スイッチオフ過程の終わりにかけてアンダーシュートが
出力電流に生じない。非対称なパルスはレーザードライ
バの場合に、生起する時間ジッタのゆえにリピータなし
で可能な伝送路の長さが減ぜられることに通ずる。
ばガラスファイバ伝送路の送信器のなかのレーザーダイ
オードは差動作動を有するドライバにより駆動され得な
い。たといレーザードライバの出力段がたいてい境をな
す差動増幅器により形成されるとしても、レーザーダイ
オードを駆動するために差動増幅器の両相補性出力端の
１つからしかパルスが取り出され得ない。この作動形式
はシングル‐エンドと呼ばれる。シングル‐エンド作動
の際のパルスの形状はしばしば非対称である。バイポー
ラトランジスタを有する回路では形状は必然的に非対称
である。なぜならば、出力電流パルスのスイッチオン過
程の際に明らかなオーバーシュートを示し、またさらに
エッジがスイッチオフ過程の際よりも強く遅延するから
である。コレクタ電流はその極性を変化し得ないので、
スイッチオフ過程の終わりにかけてアンダーシュートが
出力電流に生じない。非対称なパルスはレーザードライ
バの場合に、生起する時間ジッタのゆえにリピータなし
で可能な伝送路の長さが減ぜられることに通ずる。
【０００５】シングル‐エンド作動でのドライバ回路に
より発生されるパルスの対称性を、ドライバ段がより小
さい電圧スパンで駆動されることにより改善することは
知られている。しかしながら、それによりパルスのエッ
ジ急峻度が小さくされる。このことは、可能なデータレ
ートが減ぜられることに通ずる。
より発生されるパルスの対称性を、ドライバ段がより小
さい電圧スパンで駆動されることにより改善することは
知られている。しかしながら、それによりパルスのエッ
ジ急峻度が小さくされる。このことは、可能なデータレ
ートが減ぜられることに通ずる。
【０００６】さらに、このようなパルスの対称性をたと
えばフィルタのような受動性構成要素により改善するこ
とは知られている。しかし、これは高価なマッチングを
必要とする。その上、受動性構成要素の最適化は伝送デ
ータレートおよびドライバ回路およびその負荷の特性に
強く関係している。
えばフィルタのような受動性構成要素により改善するこ
とは知られている。しかし、これは高価なマッチングを
必要とする。その上、受動性構成要素の最適化は伝送デ
ータレートおよびドライバ回路およびその負荷の特性に
強く関係している。
【０００７】別の公知の可能性は、差動増幅器の出力端
において両相補性信号を、両信号の１つの信号の同時の
反転の際に対称な信号に、ハイブリッド構成要素の使用
により加算することにある（たとえば１８０°ハイブリ
ッド）。しかし、この措置は非常に高価でありかつフレ
キシビリティに乏しいという欠点を有する。加えて、そ
れはしばしば望ましくない帯域幅の制限に通ずる。
において両相補性信号を、両信号の１つの信号の同時の
反転の際に対称な信号に、ハイブリッド構成要素の使用
により加算することにある（たとえば１８０°ハイブリ
ッド）。しかし、この措置は非常に高価でありかつフレ
キシビリティに乏しいという欠点を有する。加えて、そ
れはしばしば望ましくない帯域幅の制限に通ずる。
【０００８】
【発明が解決しようとする課題】本発明の課題は、ドラ
イバ回路の出力段に対する回路装置であって、シングル
‐エンド作動で対称な信号を供給し、簡単に構成されて
おり、また容易にモノリシックに集積可能であり、また
その出力パルス形状が簡単に所与の必要条件に合わせら
れ得る回路装置を提供することである。パルス形状の一
回の設定が急峻なパルスエッジの維持のもとに非常に低
いデータレートから非常に高いデータレートまでの任意
のパルス列に対して有効であるべきである。さらに、出
力スパンが容易に調節可能であるべきである。回路装置
はディジタル伝送システムでのレーザーダイオードの作
動および測定技術でのパルスの発生のために特に適して
いなけばならない。
イバ回路の出力段に対する回路装置であって、シングル
‐エンド作動で対称な信号を供給し、簡単に構成されて
おり、また容易にモノリシックに集積可能であり、また
その出力パルス形状が簡単に所与の必要条件に合わせら
れ得る回路装置を提供することである。パルス形状の一
回の設定が急峻なパルスエッジの維持のもとに非常に低
いデータレートから非常に高いデータレートまでの任意
のパルス列に対して有効であるべきである。さらに、出
力スパンが容易に調節可能であるべきである。回路装置
はディジタル伝送システムでのレーザーダイオードの作
動および測定技術でのパルスの発生のために特に適して
いなけばならない。
【０００９】
【課題を解決するための手段】この課題は、本発明によ
れば、請求項１による回路装置により解決される。
れば、請求項１による回路装置により解決される。
【００１０】本発明による回路装置では第２の差動増幅
器段の入力端への第２のオフセット電圧の印加により、
スイッチオン過程により惹起されるパルス形状中のオー
バーシュートが減ぜられる。その際に第２のオフセット
電圧の極性は、制御電圧の振幅が、負荷に出力信号を与
える第１のトランジスタのスイッチオンの際に小さくな
るように選ばれる。それにより同時に制御電圧の振幅が
スイッチオフの際により大きくなる。こうしてスイッチ
オンの際の出力パルスの急峻度がまさにこのパルスが十
分に小さいアンダーシュートを有するまで減ぜられる。
この措置はさらに、物理的関係により惹起されるスイッ
チオフの際の多少より緩徐なエッジがより急峻になるよ
うにする。第２のオフセット電圧の印加により、“高”
レベルと“低”レベルとの間の中心により定められる制
御パルスの対称線が、差動増幅器が切換わる零線にくら
べてシフトする。それにより出力パルスの上昇するエッ
ジおよび下降するエッジが“高”レベルと“低”レベル
との間の中心で、必要なように、交わらない。第１の差
動増幅器段の入力端への第１のオフセット電圧の印加に
より、第１の差動増幅器段により発生される差信号のメ
ーク‐ブレーク比は、出力レベルを変更することなし
に、変更可能である。この差信号が第２の差動増幅器段
を駆動するために使用されるので、こうして差信号のメ
ーク‐ブレーク比の変更により出力パルスの上昇するエ
ッジおよび下降するエッジがまさに“高”レベルと
“低”レベルとの間の中心で交わるようにシフトされ
る。
器段の入力端への第２のオフセット電圧の印加により、
スイッチオン過程により惹起されるパルス形状中のオー
バーシュートが減ぜられる。その際に第２のオフセット
電圧の極性は、制御電圧の振幅が、負荷に出力信号を与
える第１のトランジスタのスイッチオンの際に小さくな
るように選ばれる。それにより同時に制御電圧の振幅が
スイッチオフの際により大きくなる。こうしてスイッチ
オンの際の出力パルスの急峻度がまさにこのパルスが十
分に小さいアンダーシュートを有するまで減ぜられる。
この措置はさらに、物理的関係により惹起されるスイッ
チオフの際の多少より緩徐なエッジがより急峻になるよ
うにする。第２のオフセット電圧の印加により、“高”
レベルと“低”レベルとの間の中心により定められる制
御パルスの対称線が、差動増幅器が切換わる零線にくら
べてシフトする。それにより出力パルスの上昇するエッ
ジおよび下降するエッジが“高”レベルと“低”レベル
との間の中心で、必要なように、交わらない。第１の差
動増幅器段の入力端への第１のオフセット電圧の印加に
より、第１の差動増幅器段により発生される差信号のメ
ーク‐ブレーク比は、出力レベルを変更することなし
に、変更可能である。この差信号が第２の差動増幅器段
を駆動するために使用されるので、こうして差信号のメ
ーク‐ブレーク比の変更により出力パルスの上昇するエ
ッジおよび下降するエッジがまさに“高”レベルと
“低”レベルとの間の中心で交わるようにシフトされ
る。
【００１１】第１のオフセット電圧源および第２のオフ
セット電圧源の調整は２つのポテンシオメータを介して
行われ得る。回路装置はこうして簡単な仕方で出力端の
種々の負荷に適合させられ得る。さらにテクノロジーの
変動、回路設計の不正確さおよび組立技術により惹起さ
れる寄生物（ボンドワイア、ケースなど）の影響が補償
され得る。
セット電圧源の調整は２つのポテンシオメータを介して
行われ得る。回路装置はこうして簡単な仕方で出力端の
種々の負荷に適合させられ得る。さらにテクノロジーの
変動、回路設計の不正確さおよび組立技術により惹起さ
れる寄生物（ボンドワイア、ケースなど）の影響が補償
され得る。
【００１２】固定のテクノロジーおよび組立技術を有す
る所与の応用に対して、このポテンシオメータをチップ
上に集積された抵抗により置換することを考えることは
有利であり得る。
る所与の応用に対して、このポテンシオメータをチップ
上に集積された抵抗により置換することを考えることは
有利であり得る。
【００１３】本発明による回路装置は、バイポーラテク
ノロジーでの差動増幅器を含んでいるドライバ段でも対
称なパルス形状を可能にする。バイポーラトランジスタ
の使用の際には、同時に急峻なパルスエッジを得ようと
努められるならば、オーバーシュートが物理的関係に基
づいて避けられ得ない。
ノロジーでの差動増幅器を含んでいるドライバ段でも対
称なパルス形状を可能にする。バイポーラトランジスタ
の使用の際には、同時に急峻なパルスエッジを得ようと
努められるならば、オーバーシュートが物理的関係に基
づいて避けられ得ない。
【００１４】第１の差動増幅器段および第２の差動増幅
器段はそれぞれレベルシフトおよび脱結合のための装置
ならびに第１または第２の差動増幅器を含んでいる。そ
の際に、第１の差動増幅器および第２の差動増幅器をそ
れぞれ、カスケード接続されている境をするエミッタ結
合された差動増幅器として設けることは本発明の範囲内
にある。レベルシフトおよび脱結合のための装置は特に
３つの直列に接続されたエミッタホロワ対を含んでい
る。しかし、それよりも少ないエミッタホロワ対を使用
することもできる。
器段はそれぞれレベルシフトおよび脱結合のための装置
ならびに第１または第２の差動増幅器を含んでいる。そ
の際に、第１の差動増幅器および第２の差動増幅器をそ
れぞれ、カスケード接続されている境をするエミッタ結
合された差動増幅器として設けることは本発明の範囲内
にある。レベルシフトおよび脱結合のための装置は特に
３つの直列に接続されたエミッタホロワ対を含んでい
る。しかし、それよりも少ないエミッタホロワ対を使用
することもできる。
【００１５】第２の差動増幅器段の第１の出力端におけ
るパルスの振幅を調整するため、第２の差動増幅器およ
び第２の差動増幅器の前に接続されているエミッタホロ
ワ対にそれぞれ調節可能な定電流源を介して給電するこ
とは有利である。第２の差動増幅器における電流の調整
により、発生されるパルスの振幅が変化する。パルスの
望ましくない変形を避けるため、同時に第２の差動増幅
器の前に接続されているエミッタホロワ対における電流
が、電流の比が互いにほぼ一定にとどまるように変更さ
れる。この措置により、変更された振幅の際にも、最適
化されたパルス形状、従ってまた出力パルスの対称性が
保たれる。パルスの振幅の設定可能性または調節可能性
は特にレーザーダイオードの作動の際に有利である。な
ぜならば、レーザーダイオードの許容差を補償する必要
があり、さらにまたレーザーダイオードは劣化の際によ
り高い電流を必要とするからである。
るパルスの振幅を調整するため、第２の差動増幅器およ
び第２の差動増幅器の前に接続されているエミッタホロ
ワ対にそれぞれ調節可能な定電流源を介して給電するこ
とは有利である。第２の差動増幅器における電流の調整
により、発生されるパルスの振幅が変化する。パルスの
望ましくない変形を避けるため、同時に第２の差動増幅
器の前に接続されているエミッタホロワ対における電流
が、電流の比が互いにほぼ一定にとどまるように変更さ
れる。この措置により、変更された振幅の際にも、最適
化されたパルス形状、従ってまた出力パルスの対称性が
保たれる。パルスの振幅の設定可能性または調節可能性
は特にレーザーダイオードの作動の際に有利である。な
ぜならば、レーザーダイオードの許容差を補償する必要
があり、さらにまたレーザーダイオードは劣化の際によ
り高い電流を必要とするからである。
【００１６】第１の差動増幅器および第１の差動増幅器
の前に接続されているエミッタホロワ対にそれぞれ調節
可能な定電流源を介して給電することは本発明の範囲内
である。第１の差動増幅器および第１の差動増幅器の前
に接続されているエミッタホロワ対を通る電流のマッチ
ングにより第２の差動増幅器の出力信号のパルス形状が
さらに影響され得る。こうして回路装置のプロセスおよ
び設計許容差への、また出力端における負荷の形式への
パルス形状の依存性が補償され得る。特に出力信号のエ
ッジ急峻度および時間ジッタがこうしてさらに最小化さ
れ得る。
の前に接続されているエミッタホロワ対にそれぞれ調節
可能な定電流源を介して給電することは本発明の範囲内
である。第１の差動増幅器および第１の差動増幅器の前
に接続されているエミッタホロワ対を通る電流のマッチ
ングにより第２の差動増幅器の出力信号のパルス形状が
さらに影響され得る。こうして回路装置のプロセスおよ
び設計許容差への、また出力端における負荷の形式への
パルス形状の依存性が補償され得る。特に出力信号のエ
ッジ急峻度および時間ジッタがこうしてさらに最小化さ
れ得る。
【００１７】負荷が特性インピ−ダンスＺを有する導線
を介して第２の差動増幅器の第１の出力端と接続され、
また負荷が抵抗ＲL を有すると、負荷と導線の端との間
に大きさＲS ＝Ｚ−ＲL の抵抗が接続され得る。こうし
て、ＲL がオーム性でありかつ周波数に無関係であるか
ぎり、無反射の導線終端が行われる。
を介して第２の差動増幅器の第１の出力端と接続され、
また負荷が抵抗ＲL を有すると、負荷と導線の端との間
に大きさＲS ＝Ｚ−ＲL の抵抗が接続され得る。こうし
て、ＲL がオーム性でありかつ周波数に無関係であるか
ぎり、無反射の導線終端が行われる。
【００１８】負荷としてレーザーダイオードが使用され
ると、これは非線形かつ周波数に関係するインピ−ダン
スを有する。従って、オーム性抵抗ＲS の中間接続によ
りマッチングが正確でないことがあり得る。その結果と
しての二重反射を減ずるために、第２の差動増幅器の第
１の出力端および対称性の理由からそれに対して相補性
の出力端はそれぞれ抵抗ＲQ により終端される。ここで
妥協が行われる。たとえば、第２の差動増幅器の第１の
出力端における反射係数が半減されるように抵抗ＲQ の
値を定めることが望ましい。この場合、出力端の終端と
結び付けられるスイッチング速度の減少および損失電力
の増大は受け入れ可能な限度内にとどまる。
ると、これは非線形かつ周波数に関係するインピ−ダン
スを有する。従って、オーム性抵抗ＲS の中間接続によ
りマッチングが正確でないことがあり得る。その結果と
しての二重反射を減ずるために、第２の差動増幅器の第
１の出力端および対称性の理由からそれに対して相補性
の出力端はそれぞれ抵抗ＲQ により終端される。ここで
妥協が行われる。たとえば、第２の差動増幅器の第１の
出力端における反射係数が半減されるように抵抗ＲQ の
値を定めることが望ましい。この場合、出力端の終端と
結び付けられるスイッチング速度の減少および損失電力
の増大は受け入れ可能な限度内にとどまる。
【００１９】
【実施例】以下、実施例および図面により本発明を一層
詳細に説明する。
詳細に説明する。
【００２０】誤解を避けるため、先ず、図１中に記入さ
れている理想的なオフセット電圧源ＯＳ１およびＯＳ２
のオフセット電圧ＶOS1 およびＶOS2 は図２による回路
図では供給電圧ＶO からポテンシオメータおよび直列抵
抗Ｒ1 およびＲ2 により導き出されることを指摘してお
く。Ｒ1 >>Ｒ´I かつＲ2 >>Ｒ´D （図２参照）のゆえ
にＲ1 ≒Ｒ´I かつＲD ≒Ｒ´D が成り立つ（図１参
照）。
れている理想的なオフセット電圧源ＯＳ１およびＯＳ２
のオフセット電圧ＶOS1 およびＶOS2 は図２による回路
図では供給電圧ＶO からポテンシオメータおよび直列抵
抗Ｒ1 およびＲ2 により導き出されることを指摘してお
く。Ｒ1 >>Ｒ´I かつＲ2 >>Ｒ´D （図２参照）のゆえ
にＲ1 ≒Ｒ´I かつＲD ≒Ｒ´D が成り立つ（図１参
照）。
【００２１】回路装置は第１の差動増幅器段および第２
の差動増幅器段を含んでいる。その際に第１の差動増幅
器段は第１のエミッタホロワ対ＥＦ１、第２のエミッタ
ホロワ対ＥＦ２、第３のエミッタホロワ対ＥＦ３および
第１の差動増幅器ＤＳ１を含んでいる（図１参照）。第
１のエミッタホロワ対ＥＦ１のエミッタ端子は第２のエ
ミッタホロワ対ＥＦ２のベース端子と接続されている。
第２のエミッタホロワ対ＥＦ２のエミッタ端子は第３の
エミッタホロワ対ＥＦ３のベース端子と接続されてい
る。第３のエミッタホロワ対ＥＦ３のエミッタ端子はそ
れぞれ第１の差動増幅器ＤＳ１のエミッタ結合されたト
ランジスタ対のベース端子と接続されている（図２参
照）。
の差動増幅器段を含んでいる。その際に第１の差動増幅
器段は第１のエミッタホロワ対ＥＦ１、第２のエミッタ
ホロワ対ＥＦ２、第３のエミッタホロワ対ＥＦ３および
第１の差動増幅器ＤＳ１を含んでいる（図１参照）。第
１のエミッタホロワ対ＥＦ１のエミッタ端子は第２のエ
ミッタホロワ対ＥＦ２のベース端子と接続されている。
第２のエミッタホロワ対ＥＦ２のエミッタ端子は第３の
エミッタホロワ対ＥＦ３のベース端子と接続されてい
る。第３のエミッタホロワ対ＥＦ３のエミッタ端子はそ
れぞれ第１の差動増幅器ＤＳ１のエミッタ結合されたト
ランジスタ対のベース端子と接続されている（図２参
照）。
【００２２】第１の差動増幅器段は入力端Ｉおよびそれ
に対して相補性の入力端バーＩを含んでいる。相補性の
入力端バーＩは等価な入力抵抗ＲI を介して（理想的
な）第１のオフセット電圧源ＯＳ１と接続されている
（図１参照）。入力端ＩおよびバーＩはそれぞれ第１の
エミッタホロワ対ＥＦ１のベース端子と接続されてい
る。抵抗ＲI は場合によっては駆動する導線の特性イン
ピ−ダンスに等しく選ばれる（無反射の導線終端）。
に対して相補性の入力端バーＩを含んでいる。相補性の
入力端バーＩは等価な入力抵抗ＲI を介して（理想的
な）第１のオフセット電圧源ＯＳ１と接続されている
（図１参照）。入力端ＩおよびバーＩはそれぞれ第１の
エミッタホロワ対ＥＦ１のベース端子と接続されてい
る。抵抗ＲI は場合によっては駆動する導線の特性イン
ピ−ダンスに等しく選ばれる（無反射の導線終端）。
【００２３】第３のエミッタホロワ対のエミッタ端子は
調節可能な定電流源ＫＳE3と接続されている。
調節可能な定電流源ＫＳE3と接続されている。
【００２４】第１の差動増幅器ＤＳ１はたとえば、エミ
ッタ端子を互いに接続されている一対のバイポーラトラ
ンジスタから成っている。第１の差動増幅器ＤＳ１のト
ランジスタ対のエミッタ端子は調整可能な定電流源ＫＳ
1 と接続されている。第１の差動増幅器ＤＳ１のトラン
ジスタ対のコレクタ端子は第１の差動増幅器段の出力端
を形成する。
ッタ端子を互いに接続されている一対のバイポーラトラ
ンジスタから成っている。第１の差動増幅器ＤＳ１のト
ランジスタ対のエミッタ端子は調整可能な定電流源ＫＳ
1 と接続されている。第１の差動増幅器ＤＳ１のトラン
ジスタ対のコレクタ端子は第１の差動増幅器段の出力端
を形成する。
【００２５】第２の差動増幅器段は第４のエミッタホロ
ワ対ＥＦ４、第５のエミッタホロワ対ＥＦ５、第６のエ
ミッタホロワ対ＥＦ６および第２の差動増幅器ＤＳ２を
含んでいる。第２の差動増幅器段の入力端は第４のエミ
ッタホロワ対ＥＦ４のベース端子により形成される。第
４のエミッタホロワ対ＥＦ４のエミッタ端子は第５のエ
ミッタホロワ対ＥＦ５のベース端子と接続されている。
第５のエミッタホロワ対ＥＦ５のエミッタ端子は第６の
エミッタホロワ対ＥＦ６のベース端子と接続されてい
る。第６のエミッタホロワ対ＥＦ６のエミッタ端子はそ
れぞれ、第２の差動増幅器ＤＳ２の第１のトランジスタ
ＴQ および第２のトランジスタ´Q から形成されるトラ
ンジスタ対のベース端子と接続されている。
ワ対ＥＦ４、第５のエミッタホロワ対ＥＦ５、第６のエ
ミッタホロワ対ＥＦ６および第２の差動増幅器ＤＳ２を
含んでいる。第２の差動増幅器段の入力端は第４のエミ
ッタホロワ対ＥＦ４のベース端子により形成される。第
４のエミッタホロワ対ＥＦ４のエミッタ端子は第５のエ
ミッタホロワ対ＥＦ５のベース端子と接続されている。
第５のエミッタホロワ対ＥＦ５のエミッタ端子は第６の
エミッタホロワ対ＥＦ６のベース端子と接続されてい
る。第６のエミッタホロワ対ＥＦ６のエミッタ端子はそ
れぞれ、第２の差動増幅器ＤＳ２の第１のトランジスタ
ＴQ および第２のトランジスタ´Q から形成されるトラ
ンジスタ対のベース端子と接続されている。
【００２６】第２の差動増幅器段の入力端はそれぞれ第
１の差動増幅器段の出力端と接続されている。第２の差
動増幅器段の第１の入力端は抵抗ＲD を介して第２の
（理想的な）オフセット電圧源ＯＳ２と接続されている
（図１参照）。第２の差動増幅器段の第２の入力端は抵
抗ＲD を介して接地電位と接続されている。抵抗ＲD は
第１の差動増幅器ＤＳ１の負荷抵抗である。
１の差動増幅器段の出力端と接続されている。第２の差
動増幅器段の第１の入力端は抵抗ＲD を介して第２の
（理想的な）オフセット電圧源ＯＳ２と接続されている
（図１参照）。第２の差動増幅器段の第２の入力端は抵
抗ＲD を介して接地電位と接続されている。抵抗ＲD は
第１の差動増幅器ＤＳ１の負荷抵抗である。
【００２７】第６のエミッタホロワ対ＥＦ６のエミッタ
端子は調節可能な定電流源ＫＳE6と接続されている。第
２の差動増幅器段ＤＳ２のなかで第１のトランジスタＴ
Q および第２のトランジスタＴ´Q のエミッタ端子は互
いに接続されている。エミッタ端子は調節可能な定電流
源ＫＳ2 と接続されている。第６のエミッタホロワ対Ｅ
Ｆ６に給電する定電流源ＫＳE6と、第２の差動増幅器Ｄ
Ｓ２に給電する定電流源ＫＳ2 とは、第２の差動増幅器
ＤＳ２に対する電流Ｉ2 の調節の際に第６のエミッタホ
ロワ対ＥＦ６に対する電流ＩE6が、比Ｉ2 ／ＩE6がほぼ
一定にとどまるように変化するように互いに接続されて
いる。
端子は調節可能な定電流源ＫＳE6と接続されている。第
２の差動増幅器段ＤＳ２のなかで第１のトランジスタＴ
Q および第２のトランジスタＴ´Q のエミッタ端子は互
いに接続されている。エミッタ端子は調節可能な定電流
源ＫＳ2 と接続されている。第６のエミッタホロワ対Ｅ
Ｆ６に給電する定電流源ＫＳE6と、第２の差動増幅器Ｄ
Ｓ２に給電する定電流源ＫＳ2 とは、第２の差動増幅器
ＤＳ２に対する電流Ｉ2 の調節の際に第６のエミッタホ
ロワ対ＥＦ６に対する電流ＩE6が、比Ｉ2 ／ＩE6がほぼ
一定にとどまるように変化するように互いに接続されて
いる。
【００２８】第１のトランジスタＴQ および第２のトラ
ンジスタＴ´Q のコレクタ端子は第２の差動増幅器段の
第１の出力端Ｑおよびそれに対して相補性の第２の出力
端バーＱを形成する。シングルエンド作動では第１の出
力端Ｑのみが負荷Ｖにより負荷される。負荷Ｖはたとえ
ば、場合によっては直列抵抗を有するレーザーダイオー
ドである。第１の出力端Ｑおよび第２の出力端バーＱは
それぞれ、導線を介しての負荷の駆動の際に二重反射を
減ずるため抵抗ＲQ により終端されている。有意義な妥
協としてＲQ は導線の特性インピ−ダンスの２倍ないし
３倍に等しく選ばれ得る。
ンジスタＴ´Q のコレクタ端子は第２の差動増幅器段の
第１の出力端Ｑおよびそれに対して相補性の第２の出力
端バーＱを形成する。シングルエンド作動では第１の出
力端Ｑのみが負荷Ｖにより負荷される。負荷Ｖはたとえ
ば、場合によっては直列抵抗を有するレーザーダイオー
ドである。第１の出力端Ｑおよび第２の出力端バーＱは
それぞれ、導線を介しての負荷の駆動の際に二重反射を
減ずるため抵抗ＲQ により終端されている。有意義な妥
協としてＲQ は導線の特性インピ−ダンスの２倍ないし
３倍に等しく選ばれ得る。
【００２９】図２中の抵抗Ｒ´I およびＲ´D は、それ
らが各ポテンシオメータおよび供給電圧ＶO から形成さ
れる第１のオフセット電圧源Ｓ１および第２の外部のオ
フセット電圧源Ｓ２の内部抵抗に比較して大きいように
値を定められる。それにより第１の電圧源Ｓ１および第
２の電圧源Ｓ２から導き出される第１のオフセット電圧
ＶOS1 および第２のオフセット電圧ＶOS2 が温度に無関
係になる。
らが各ポテンシオメータおよび供給電圧ＶO から形成さ
れる第１のオフセット電圧源Ｓ１および第２の外部のオ
フセット電圧源Ｓ２の内部抵抗に比較して大きいように
値を定められる。それにより第１の電圧源Ｓ１および第
２の電圧源Ｓ２から導き出される第１のオフセット電圧
ＶOS1 および第２のオフセット電圧ＶOS2 が温度に無関
係になる。
【００３０】第１の電圧源Ｓ１および第２の電圧源Ｓ２
とならんで定電流源ＫＳE3およびＫＳ1 もポテンシオメ
ータを含んでいる。それによって第１のオフセット電圧
ＶOS 1 、第２のオフセット電圧ＶOS2 および電流ＩE3は
第３のエミッタホロワＥＦ３により、また電流Ｉ1 は第
１の差動増幅器ＤＳ１により外部から調整され得る。そ
れに対して、図２の例では、電流源ＫＳE6およびＫＳ2
は共通の外部の調節電圧ＶC により駆動され、それによ
って電流ＩE6は第６のエミッタホロワＥＦ６により、ま
た電流Ｉ2 は第２の差動増幅器により調節され得る。
とならんで定電流源ＫＳE3およびＫＳ1 もポテンシオメ
ータを含んでいる。それによって第１のオフセット電圧
ＶOS 1 、第２のオフセット電圧ＶOS2 および電流ＩE3は
第３のエミッタホロワＥＦ３により、また電流Ｉ1 は第
１の差動増幅器ＤＳ１により外部から調整され得る。そ
れに対して、図２の例では、電流源ＫＳE6およびＫＳ2
は共通の外部の調節電圧ＶC により駆動され、それによ
って電流ＩE6は第６のエミッタホロワＥＦ６により、ま
た電流Ｉ2 は第２の差動増幅器により調節され得る。
【００３１】回路装置は−５Ｖの供給電圧ＶO により作
動する。
動する。
【００３２】作動中に第１の差動増幅器段の入力端に信
号ｖIdが印加される。信号ｖIdは差信号であってもシン
グルエンド信号であってもよい。第１の差動増幅器段の
出力端に信号ｖd が与えられている。差信号ｖd により
第２の差動増幅器段が駆動される。第２の差動増幅器段
の出力端に第１の出力端Ｑと第２の出力端バーＱとの間
に差信号ｖQdが与えられている。第１の出力端Ｑにはシ
ングルエンド信号ｖQが与えられている。この信号は負
荷Ｖを駆動するために使用される。
号ｖIdが印加される。信号ｖIdは差信号であってもシン
グルエンド信号であってもよい。第１の差動増幅器段の
出力端に信号ｖd が与えられている。差信号ｖd により
第２の差動増幅器段が駆動される。第２の差動増幅器段
の出力端に第１の出力端Ｑと第２の出力端バーＱとの間
に差信号ｖQdが与えられている。第１の出力端Ｑにはシ
ングルエンド信号ｖQが与えられている。この信号は負
荷Ｖを駆動するために使用される。
【００３３】回路装置の作動中に先ず第２のオフセット
電圧ＶOS2 が、出力電流中のオーバーシュートにより惹
起されるシングルエンド信号ｖQ の元々存在する強いア
ンダーシュートがほぼ除去されるように調整される。そ
のために第２のオフセット電圧ＶOS2 は、制御電圧の振
幅が第１の出力端Ｑと接続されている第１のトランジス
タＴQ のスイッチオンの際により小さくなるように選ば
れる。スイッチオフの際には第１のトランジスタの制御
電圧は次いでより大きくなる。続いて第１のオフセット
電圧ＶOS1 が、それと結び付けられる差信号ｖd のメー
ク‐ブレーク比の変化により出力信号ｖQ のエッジが、
それらが“高”レベルと“低”レベルとの間の中心で
（すなわち対称線上で）交わるようにシフトされるよう
に調整される。そのためには、第１のオフセット電圧Ｖ
OS1 および第２のオフセット電圧ＶOS2 が、図１による
これらの電圧の定義が基礎とされている場合には、互い
に逆の極性を有することが必要である。
電圧ＶOS2 が、出力電流中のオーバーシュートにより惹
起されるシングルエンド信号ｖQ の元々存在する強いア
ンダーシュートがほぼ除去されるように調整される。そ
のために第２のオフセット電圧ＶOS2 は、制御電圧の振
幅が第１の出力端Ｑと接続されている第１のトランジス
タＴQ のスイッチオンの際により小さくなるように選ば
れる。スイッチオフの際には第１のトランジスタの制御
電圧は次いでより大きくなる。続いて第１のオフセット
電圧ＶOS1 が、それと結び付けられる差信号ｖd のメー
ク‐ブレーク比の変化により出力信号ｖQ のエッジが、
それらが“高”レベルと“低”レベルとの間の中心で
（すなわち対称線上で）交わるようにシフトされるよう
に調整される。そのためには、第１のオフセット電圧Ｖ
OS1 および第２のオフセット電圧ＶOS2 が、図１による
これらの電圧の定義が基礎とされている場合には、互い
に逆の極性を有することが必要である。
【００３４】図３には、零線にくらべての差信号ｖd の
対称線Ｓ2 のシフトへの第２のオフセット電圧Ｖos2 の
定性的な影響が示されている。
対称線Ｓ2 のシフトへの第２のオフセット電圧Ｖos2 の
定性的な影響が示されている。
【００３５】図４には、零線にくらべての入力信号ｖId
の対称線Ｓ1 のシフトへの第１のオフセット電圧Ｖos1
の定性的な影響が示されており、その際にｖIdはこの例
で差信号として示されている。
の対称線Ｓ1 のシフトへの第１のオフセット電圧Ｖos1
の定性的な影響が示されており、その際にｖIdはこの例
で差信号として示されている。
【００３６】回路装置はたとえば、凹み絶縁（トレンチ
絶縁）を有する自己整合される二重ポリシリコンテクノ
ロジーで０．８μｍリトグラフィの使用のもとに製造さ
れるバイポーラトランジスタの使用のもとに実現され
る。これらのバイポーラトランジスタは０．４μｍの有
効エミッタ幅を有する。
絶縁）を有する自己整合される二重ポリシリコンテクノ
ロジーで０．８μｍリトグラフィの使用のもとに製造さ
れるバイポーラトランジスタの使用のもとに実現され
る。これらのバイポーラトランジスタは０．４μｍの有
効エミッタ幅を有する。
【００３７】本発明による回路装置および現在存在する
バイポーラテクノロジーにより２０Ｇｂｉｔ／ｓまでの
データレートを有するパルス列が処理され得る。
バイポーラテクノロジーにより２０Ｇｂｉｔ／ｓまでの
データレートを有するパルス列が処理され得る。
【００３８】図５にはこのような集積回路に対するシミ
ュレーション結果が示されている。図５ａには１０Ｇｂ
ｉｔ／ｓのデータレートに対する出力信号ｖQ の図が示
されており、その際にオフセット電圧を設定するための
提案された措置はまだ講じられていない。明らかなアン
ダーシュートを有するパルス形状の非対称性が認められ
る。本発明による措置によるパルス形状の顕著な改善が
図５ｂから明らかである。
ュレーション結果が示されている。図５ａには１０Ｇｂ
ｉｔ／ｓのデータレートに対する出力信号ｖQ の図が示
されており、その際にオフセット電圧を設定するための
提案された措置はまだ講じられていない。明らかなアン
ダーシュートを有するパルス形状の非対称性が認められ
る。本発明による措置によるパルス形状の顕著な改善が
図５ｂから明らかである。
【図１】本発明による回路のブロック回路図。
【図２】本発明による回路装置の回路図。
【図３】第２の差動増幅器段の入力端における信号への
第２のオフセット電圧の影響を示す図。
第２のオフセット電圧の影響を示す図。
【図４】ドライバ回路の入力信号への第１のオフセット
電圧の影響を示す図。
電圧の影響を示す図。
【図５】本発明によるオフセット設定を応用しない場合
および応用した場合の出力信号を示す図。
および応用した場合の出力信号を示す図。
ＤＳ 差動増幅器 ＥＦ エミッタホロワ対 ＫＳ 定電流源 ＯＣ オフセット電圧源 Ｖ 負荷 ＶC 外部調節電圧 ＶO 供給電圧 ＶOS オフセット電圧 ｖd 差信号 ｖQ 出力信号 ｖId 差信号またはシングルエンド信号
Claims (9)
- 【請求項１】 ドライバ回路の出力段に対する回路装置
において、 ・第１の差動増幅器段（ＥＦ１、ＥＦ２、ＥＦ３、ＤＳ
１）および第２の差動増幅器段（ＥＦ４、ＥＦ５、ＥＦ
６、ＤＳ２）が設けられており、 ・それぞれ差動増幅器トランジスタ対の形式で接続され
ている第１の差動増幅器段および第２の差動増幅器段が
２つの互いに相補性の入力端および２つの互いに相補性
の出力端を含んでおり、 ・第１の差動増幅器段が入力信号により駆動され、また
その際に差信号を発生し、 ・第２の差動増幅器段が差信号により駆動され、またそ
の際に１つの出力信号を第１の出力端に、またそれに対
して相補性の出力信号を第２の出力端に発生し、 ・調整可能である第１のオフセット電圧源（ＯＳ１）お
よび第２のオフセット電圧源（ＯＳ２）が設けられてお
り、 ・第１のオフセット電圧源（ＯＳ１）は第１の差動増幅
器段の入力端と接続されており、従って差信号のメーク
‐ブレーク比が第１のオフセット電圧の印加により変更
可能であり、 ・第２のオフセット電圧源（ＯＳ２）は第２の差動増幅
器段の入力端と接続されており、従って第２のオフセッ
ト電圧の印加により第２の差動増幅器段のトランジスタ
の、回路の第１の出力端と接続されている第１のトラン
ジスタのスイッチオン電圧が同時のスイッチオフ電圧の
拡大の際に縮小可能であり、 ・第２の差動増幅器段の第１の出力端が負荷（Ｖ）によ
り負荷されていることを特徴とするドライバ回路に対す
る回路装置。 - 【請求項２】・第１の差動増幅器段がレベルシフトおよ
び脱結合のための装置（ＥＦ１、ＥＦ２、ＥＦ３）およ
び第１の差動増幅器（ＤＳ１）を含んでおり、 ・第２の差動増幅器段がレベルシフトおよび脱結合のた
めの装置（ＥＦ４、ＥＦ５、ＥＦ６）および第２の差動
増幅器（ＤＳ２）を含んでいることを特徴とする請求項
１記載の回路装置。 - 【請求項３】・第１の差動増幅器（ＤＳ１）および第２
の差動増幅器（ＤＳ２）がそれぞれ、カスケード接続さ
れている境をするエミッタ結合された差動増幅器を含ん
でおり、 ・レベルシフトおよび脱結合のための装置がそれぞれ少
なくとも１つの直列に接続されたエミッタホロワ対（Ｅ
Ｆ１、ＥＦ２、ＥＦ３）（ＥＦ４、ＥＦ５、ＥＦ６）を
含んでいることを特徴とする請求項２記載の回路装置。 - 【請求項４】 第２の差動増幅器（ＤＳ２）および第２
の差動増幅器（ＤＳ２）の前に接続されているエミッタ
ホロワ対（ＥＦ６）がそれぞれ調節可能な定電流源（Ｋ
ＳE6、ＫＳ2 ）を介して給電されることを特徴とする請
求項３記載の回路装置。 - 【請求項５】 調節可能な定電流源（ＫＳE6、ＫＳ2 ）
が、電流が調節可能な定電流源（ＫＳE6、ＫＳ2 ）によ
り共通の電圧を介して調節可能であり、またその際に一
定の比を有するように外部電圧源と接続されていること
を特徴とする請求項４記載の回路装置。 - 【請求項６】 第１の差動増幅器（ＤＳ１）および第１
の差動増幅器（ＤＳ１）の前に接続されているエミッタ
ホロワ対（ＥＦ３）がそれぞれ調節可能な定電流源（Ｋ
ＳE3、ＫＳ1 ）を介して給電されることを特徴とする請
求項３ないし５の１つに記載の回路装置。 - 【請求項７】・負荷（Ｖ）が特性インピ−ダンスＺを有
する導線を介して第２の差動増幅器（ＤＳ２）の第１の
入力端（Ｑ）と接続されており、 ・負荷（Ｖ）と導線の端との間に大きさＲS ＝Ｚ−ＲL
（ここでＲL は負荷の抵抗）の抵抗（ＲS ）が接続され
ていることを特徴とする請求項１ないし６の１つに記載
の回路装置。 - 【請求項８】 第２の差動増幅器（ＤＳ２）の出力端
（Ｑ）および相補性出力端（Ｑ）がそれぞれ外部負荷に
対して追加的に抵抗（ＲQ ）と接続されていることを特
徴とする請求項１ないし７の１つに記載の回路装置。 - 【請求項９】 負荷（Ｖ）がレーザーダイオードである
ことを特徴とする請求項１ないし８の１つに記載の回路
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4138661.2 | 1991-11-25 | ||
| DE4138661A DE4138661C1 (ja) | 1991-11-25 | 1991-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275987A true JPH05275987A (ja) | 1993-10-22 |
Family
ID=6445494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4335569A Pending JPH05275987A (ja) | 1991-11-25 | 1992-11-20 | ドライバ回路に対する回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5391933A (ja) |
| EP (1) | EP0544128B1 (ja) |
| JP (1) | JPH05275987A (ja) |
| DE (2) | DE4138661C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860083A (en) * | 1983-11-01 | 1989-08-22 | Matsushita Electronics Corporation | Semiconductor integrated circuit |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525934A (en) * | 1994-08-24 | 1996-06-11 | National Semiconductor Corporation | Output circuit with short circuit protection for a CMOS comparator |
| US5646560A (en) * | 1994-09-30 | 1997-07-08 | National Semiconductor Corporation | Integrated low-power driver for a high-current laser diode |
| DE19654979B4 (de) * | 1995-05-18 | 2006-03-02 | Fujitsu Ltd., Kawasaki | Treiberschaltung für einen optischen Elektroabsorptionsmodulator |
| GB2391107A (en) * | 2002-03-19 | 2004-01-28 | Denselight Semiconductors Pte | Integrated Laser Driver |
| US7151814B1 (en) * | 2002-11-07 | 2006-12-19 | Applied Micro Circuits Corporation | Hogge phase detector with adjustable phase output |
| JP4110573B2 (ja) * | 2003-09-16 | 2008-07-02 | 横河電機株式会社 | パルスパターン発生装置 |
| DE102009018696B4 (de) * | 2009-04-23 | 2015-08-13 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur Ansteuerung einer lichtemittierenden Halbleitervorrichtung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1515200A (fr) * | 1967-01-18 | 1968-03-01 | Comp Generale Electricite | Dispositif de polarisation pour amplificateur opérationnel |
| US3651344A (en) * | 1970-08-07 | 1972-03-21 | Bell Telephone Labor Inc | Balanced resampler |
| US3906375A (en) * | 1974-02-08 | 1975-09-16 | Rockwell International Corp | Constant gain switching amplifier apparatus |
| DE2819087C2 (de) * | 1978-04-29 | 1985-10-31 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verstärkerschaltung mit zwei Transistoren |
| DE2833379A1 (de) * | 1978-07-29 | 1980-02-28 | Krautkraemer Gmbh | Verfahren zur bestimmung von extremwerten zeitlich veraenderlicher elektrischer groessen, insbesondere in der zerstoerungsfreien werkstoffpruefung mit ultraschall |
| DE2932655C2 (de) * | 1979-08-11 | 1982-03-04 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator |
| JPS5912661A (ja) * | 1982-07-13 | 1984-01-23 | Fujitsu Ltd | 閾値可変型差動信号レシ−バ |
| US4883987A (en) * | 1988-05-04 | 1989-11-28 | Texas Instruments Incorporated | Comparator circuit having a fast recovery time |
| US4945258A (en) * | 1988-12-08 | 1990-07-31 | Grumman Aerospace Corporation | Monolithic gaAs high speed switch driver |
| JP2640003B2 (ja) * | 1989-07-18 | 1997-08-13 | 三洋電機株式会社 | Ｆｓｋデータ波形整形回路 |
| DE4004661A1 (de) * | 1990-02-15 | 1991-09-05 | Ant Nachrichtentech | Anordnung zur erzeugung eines signals mit vorgebbar konstantem tastverhaeltnis |
| JP2523998B2 (ja) * | 1991-01-31 | 1996-08-14 | 株式会社東芝 | コンパレ―タ |
-
1991
- 1991-11-25 DE DE4138661A patent/DE4138661C1/de not_active Expired - Fee Related
-
1992
- 1992-10-09 US US07/958,703 patent/US5391933A/en not_active Expired - Fee Related
- 1992-11-04 EP EP92118905A patent/EP0544128B1/de not_active Expired - Lifetime
- 1992-11-04 DE DE59202717T patent/DE59202717D1/de not_active Expired - Fee Related
- 1992-11-20 JP JP4335569A patent/JPH05275987A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860083A (en) * | 1983-11-01 | 1989-08-22 | Matsushita Electronics Corporation | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4138661C1 (ja) | 1993-06-03 |
| DE59202717D1 (de) | 1995-08-03 |
| US5391933A (en) | 1995-02-21 |
| EP0544128A1 (de) | 1993-06-02 |
| EP0544128B1 (de) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7321242B2 (en) | Integrated circuit with breakdown voltage multiplier | |
| US5550513A (en) | High frequency, differential limiting distributed amplifier | |
| US4243951A (en) | High repetition rate driver circuit for modulation of injection lasers | |
| US6724260B2 (en) | Low power current feedback amplifier | |
| US6242870B1 (en) | Light emitting device driving circuit | |
| IL133819A (en) | Fast semiconductor laser driving circuits | |
| US6667661B1 (en) | Laser diode driver with high power efficiency | |
| US4794317A (en) | ECL-to-CMOS level conversion for use in ECL-BiCMOS circuit | |
| US20110268454A1 (en) | Ld driver with an improved falling edge of driving signal and optical transmitter providing the same | |
| JPH05275987A (ja) | ドライバ回路に対する回路装置 | |
| US5177451A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
| US20030091076A1 (en) | Optical source driver with improved input stage | |
| JPH0215704A (ja) | スルーレートの高い線形増幅器 | |
| JP5338810B2 (ja) | ドライバー回路、及び信号入力方法 | |
| US4945263A (en) | TTL to ECL/CML translator circuit with differential output | |
| US5434523A (en) | Circuit and method for adjusting a pulse width of a signal | |
| JP2586785B2 (ja) | 信号レベル変換回路 | |
| US20090243718A1 (en) | High-speed modulator driver circuit with enhanced drive capability | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| KR0176094B1 (ko) | 병렬 궤환 트랜지스터를 이용한 광대역 증폭기 구조 | |
| US5003269A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
| CN111434035B (zh) | 用于驱动电光调制器的设备 | |
| US6798802B2 (en) | High-speed laser driver including wave-shaping circuits | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JPH06169225A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040520 |