JPH06216298A - リードフレームおよびその製造方法 - Google Patents
リードフレームおよびその製造方法Info
- Publication number
- JPH06216298A JPH06216298A JP5008261A JP826193A JPH06216298A JP H06216298 A JPH06216298 A JP H06216298A JP 5008261 A JP5008261 A JP 5008261A JP 826193 A JP826193 A JP 826193A JP H06216298 A JPH06216298 A JP H06216298A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- solder
- groove
- lead
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】アウターリードピッチが非常に狭小でも、端子
部に、隣接する端子との短絡を起こさずに、高信頼性を
もって、はんだ付けを行うためのリードフレームとその
製造方法を提供することを目的とする。 【構成】アウターリード部６ａにおける、プリント配線
板９の端子部８と接する面に溝部２が形成され、前記溝
部２にはんだ部３が設けているリードフレームにおい
て、前記溝部９にはんだ濡れ性の良好な表面処理１、た
とえばパラジウムめっきを施す。
部に、隣接する端子との短絡を起こさずに、高信頼性を
もって、はんだ付けを行うためのリードフレームとその
製造方法を提供することを目的とする。 【構成】アウターリード部６ａにおける、プリント配線
板９の端子部８と接する面に溝部２が形成され、前記溝
部２にはんだ部３が設けているリードフレームにおい
て、前記溝部９にはんだ濡れ性の良好な表面処理１、た
とえばパラジウムめっきを施す。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路を実装す
るリードフレーム、特に、ピン数の多いリードフレーム
やアウターリードピッチの狭いリードフレームの構造に
関する。
るリードフレーム、特に、ピン数の多いリードフレーム
やアウターリードピッチの狭いリードフレームの構造に
関する。
【０００２】
【従来の技術】従来のリードフレームは、４２合金（Ｎ
ｉ４２重量％、Ｆｅ残）に代表される鉄系合金やリン青
銅に代表される銅合金などの金属板をプレス法、すなわ
ち、所望のパターンを有する金型でプレス加工するか、
あるいは、エッチング法、すなわち、上記金属板上にフ
ォトレジストをコーティングし、所望のパターンを有す
るフォトマスクを用いて、露光、現像を行い、フォトレ
ジスト膜をパターン化した後、塩化第二鉄液等のエッチ
ング液にて、腐食させ、フォトレジスト膜を除去するこ
とにより製造していた。
ｉ４２重量％、Ｆｅ残）に代表される鉄系合金やリン青
銅に代表される銅合金などの金属板をプレス法、すなわ
ち、所望のパターンを有する金型でプレス加工するか、
あるいは、エッチング法、すなわち、上記金属板上にフ
ォトレジストをコーティングし、所望のパターンを有す
るフォトマスクを用いて、露光、現像を行い、フォトレ
ジスト膜をパターン化した後、塩化第二鉄液等のエッチ
ング液にて、腐食させ、フォトレジスト膜を除去するこ
とにより製造していた。
【０００３】さらに、このリードフレームを用いて半導
体集積回路をパッケージングする。封止材料としてはセ
ラミックやプラスチック材料が使用されている。このパ
ッケージをプリント配線基板に実装するには、そのアウ
ターリード部をプリント配線基板のリード挿入用の孔に
差し込んではんだ付けを行うか、あるいは、プリント配
線基板上の端子部上に載せてはんだ付けしていた。
体集積回路をパッケージングする。封止材料としてはセ
ラミックやプラスチック材料が使用されている。このパ
ッケージをプリント配線基板に実装するには、そのアウ
ターリード部をプリント配線基板のリード挿入用の孔に
差し込んではんだ付けを行うか、あるいは、プリント配
線基板上の端子部上に載せてはんだ付けしていた。
【０００４】近年、これら半導体集積回路が用いられて
いる電子機器では、小型化、高性能化がますます要求さ
れるようになり、半導体集積回路の多電極化に伴うリー
ドフレームの多ピン化やプリント回路基板上への高密度
実装のためのパッケージの小型化が進むようになってき
た。このため、インナーリードおよびアウターリードの
ピッチがますます狭くなってきた。狭ピッチ化されたア
ウターリードをプリント回路基板と接続させるには、リ
ード挿入タイプでは非常に困難となり、表面実装タイプ
が主流となりつつある。この表面実装方式というのは、
あらかじめ、プリント回路基板上の端子部にスクリーン
印刷等ではんだペーストを印刷し、その上にパッケージ
のアウターリードを設置した後、加熱炉中をプリント回
路基板を通し、はんだを加熱溶融させて接続させるもの
である。
いる電子機器では、小型化、高性能化がますます要求さ
れるようになり、半導体集積回路の多電極化に伴うリー
ドフレームの多ピン化やプリント回路基板上への高密度
実装のためのパッケージの小型化が進むようになってき
た。このため、インナーリードおよびアウターリードの
ピッチがますます狭くなってきた。狭ピッチ化されたア
ウターリードをプリント回路基板と接続させるには、リ
ード挿入タイプでは非常に困難となり、表面実装タイプ
が主流となりつつある。この表面実装方式というのは、
あらかじめ、プリント回路基板上の端子部にスクリーン
印刷等ではんだペーストを印刷し、その上にパッケージ
のアウターリードを設置した後、加熱炉中をプリント回
路基板を通し、はんだを加熱溶融させて接続させるもの
である。
【０００５】しかしながら、アウタリードのピッチが狭
くなるにつれて、加熱溶融時にはんだの端子外への流出
が原因で、隣の端子と短絡するといった問題点が発生す
る。
くなるにつれて、加熱溶融時にはんだの端子外への流出
が原因で、隣の端子と短絡するといった問題点が発生す
る。
【０００６】このような問題点に対し、特開平４−１４
４２６３号公報では、アウターリード部に溝部を形成
し、その溝部にはんだ部を形成することで余分なはんだ
による隣接したプリント回路基板等の表面上の端子間の
短絡を防止したリードフレームおよびその製造方法を提
案している。
４２６３号公報では、アウターリード部に溝部を形成
し、その溝部にはんだ部を形成することで余分なはんだ
による隣接したプリント回路基板等の表面上の端子間の
短絡を防止したリードフレームおよびその製造方法を提
案している。
【０００７】
【発明が解決しようとする課題】前述の特開平４−１４
４２６３号公報にて提案されたリードフレームはプリン
ト回路基板等の被実装体の実装部分上の端子間の短絡を
防止する上で非常に有効ではあるが、溝部内部のはんだ
に対する濡れ性が悪いために、図４に示すように、一部
の溝部ではその内部に空気層が形成され、それによるは
んだのはみ出しが発生し、短絡を招くことがある。
４２６３号公報にて提案されたリードフレームはプリン
ト回路基板等の被実装体の実装部分上の端子間の短絡を
防止する上で非常に有効ではあるが、溝部内部のはんだ
に対する濡れ性が悪いために、図４に示すように、一部
の溝部ではその内部に空気層が形成され、それによるは
んだのはみ出しが発生し、短絡を招くことがある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に請求項１では、表面実装型のリードフレームのアウタ
ーリード部の実装面の実装部分に溝部が形成され、前記
溝部にはんだ部を設けてあるリードフレームにおいて、
前記溝部のはんだとの界面に、はんだ濡れ性の良好な表
面処理層を施してあることを特徴とするリードフレーム
を提供する。
に請求項１では、表面実装型のリードフレームのアウタ
ーリード部の実装面の実装部分に溝部が形成され、前記
溝部にはんだ部を設けてあるリードフレームにおいて、
前記溝部のはんだとの界面に、はんだ濡れ性の良好な表
面処理層を施してあることを特徴とするリードフレーム
を提供する。
【０００９】また請求項２では、はんだ濡れ性の良好な
表面処理がパラジウムめっきである請求項１に記載のリ
ードフレームを提供する。
表面処理がパラジウムめっきである請求項１に記載のリ
ードフレームを提供する。
【００１０】また請求項３では、金属板の両面にフォト
レジストで所望のパターンを形成し、エッチングによっ
てリードフレームを製造する際、溝部を片面エッチング
により形成させ、その後、フォトレジストが付いた状態
で表面処理を行い、その後、はんだ部を設けることによ
り、表面実装型のリードフレームのアウターリード部の
実装面の実装部分に溝部が形成され、前記溝部にはんだ
部を設けてあるリードフレームの前記溝部のはんだとの
界面に、はんだ濡れ性の良好な表面処理層を施してある
リードフレームを製造することを特徴とするリードフレ
ームの製造方法を提供する。
レジストで所望のパターンを形成し、エッチングによっ
てリードフレームを製造する際、溝部を片面エッチング
により形成させ、その後、フォトレジストが付いた状態
で表面処理を行い、その後、はんだ部を設けることによ
り、表面実装型のリードフレームのアウターリード部の
実装面の実装部分に溝部が形成され、前記溝部にはんだ
部を設けてあるリードフレームの前記溝部のはんだとの
界面に、はんだ濡れ性の良好な表面処理層を施してある
リードフレームを製造することを特徴とするリードフレ
ームの製造方法を提供する。
【００１１】この場合リードフレームは、アイランド
部、外枠部、および、リード部からなるタイプの他、ア
イランドレスタイプ、アウターリードのみ金属板のチッ
プオンボードタイプ等でもよい。
部、外枠部、および、リード部からなるタイプの他、ア
イランドレスタイプ、アウターリードのみ金属板のチッ
プオンボードタイプ等でもよい。
【００１２】また、半導体集積回路パッケージを実装す
るのは、必ずしもプリント回路基板上に表面実装すると
は限らず、ガラス基板等種々な表面実装タイプに用いる
ことができる。
るのは、必ずしもプリント回路基板上に表面実装すると
は限らず、ガラス基板等種々な表面実装タイプに用いる
ことができる。
【００１３】また、その後のはんだ部を形成する方法
は、めっき、侵漬、印刷など各種の方法を用いる事がで
きる。そのとき、フォトレジストを形成したままこれら
の処理を行っても良い。
は、めっき、侵漬、印刷など各種の方法を用いる事がで
きる。そのとき、フォトレジストを形成したままこれら
の処理を行っても良い。
【００１４】
【作用】本発明におけるリードフレームを用いて、集積
回路のパッケージングを行い、被実装体の実装部分であ
る端子部に載せ、はんだ部を加熱溶融させると、溝部の
内部に施した表面処理の濡れ性の良さのために、溶解し
たはんだが非常にスムーズに溝部内部に埋まり、余分な
はんだを端子エリア外から流出することを防ぐ。これに
よって、狭ピッチ化された端子部８同士の短絡を防ぐこ
とができる。
回路のパッケージングを行い、被実装体の実装部分であ
る端子部に載せ、はんだ部を加熱溶融させると、溝部の
内部に施した表面処理の濡れ性の良さのために、溶解し
たはんだが非常にスムーズに溝部内部に埋まり、余分な
はんだを端子エリア外から流出することを防ぐ。これに
よって、狭ピッチ化された端子部８同士の短絡を防ぐこ
とができる。
【００１５】溝部の形成方法は、エッチング法で通常の
リードフレームを製造する工程がそのまま適用でき、溝
部に相当する部分にフォトレジストの開口部を設けるよ
うに設計しておけばよい。
リードフレームを製造する工程がそのまま適用でき、溝
部に相当する部分にフォトレジストの開口部を設けるよ
うに設計しておけばよい。
【００１６】溝部内部に施す表面処理ははんだの濡れ性
の良いものであれば金めっき等の各種めっきを選んでも
良いが、パッケージ組立工程における耐熱性等を考える
とパラジウムめっきが適している。めっき方法として
は、エッチング終了後、フォトレジストを付けた状態で
行う。被エッチング加工物の側面のみめっきされること
になるので高価なパラジウムの使用量も少量で済む。エ
ッチング後、フォトレジストを剥離してから、全面めっ
き、あるいは、パッケージを組み立てた後にアウターリ
ードにめっきを施した場合では、溝部以外のアウターリ
ード部にもめっきされているため、溝部以外へのはんだ
のまわりが多く、効果が小さくなる。
の良いものであれば金めっき等の各種めっきを選んでも
良いが、パッケージ組立工程における耐熱性等を考える
とパラジウムめっきが適している。めっき方法として
は、エッチング終了後、フォトレジストを付けた状態で
行う。被エッチング加工物の側面のみめっきされること
になるので高価なパラジウムの使用量も少量で済む。エ
ッチング後、フォトレジストを剥離してから、全面めっ
き、あるいは、パッケージを組み立てた後にアウターリ
ードにめっきを施した場合では、溝部以外のアウターリ
ード部にもめっきされているため、溝部以外へのはんだ
のまわりが多く、効果が小さくなる。
【００１７】
【実施例】以下、図面を参照して、本発明におけるリー
ドフレームならびにその製造方法について説明する。
ドフレームならびにその製造方法について説明する。
【００１８】図１は本発明にもとづくリードフレームを
示す上面図である。また、図２は本発明にもとづくリー
ドフレームを用いた表面実装タイプのパッケージ７を下
から見た図である。本リードフレームはアイランド部
４、外枠部５、リード部６からなり、アウターリード部
６ａの、パッケージ７に組み込んだ際にプリント配線基
板９上の端子部８と接する部分に表面処理部ならびには
んだ部３が形成されている。さらに、本発明にもとづく
リードフレームの詳細について図５を用いて説明する。
図５はアウターリード部６ａの断面図を示す。アウター
リード部６ａにおける、プリント配線板９の端子部８と
接する面に溝部２が形成され、その溝部２の内部に本発
明の特徴とする濡れ性の良好な表面処理１を施し、その
上に、はんだ部１を設けてある。
示す上面図である。また、図２は本発明にもとづくリー
ドフレームを用いた表面実装タイプのパッケージ７を下
から見た図である。本リードフレームはアイランド部
４、外枠部５、リード部６からなり、アウターリード部
６ａの、パッケージ７に組み込んだ際にプリント配線基
板９上の端子部８と接する部分に表面処理部ならびには
んだ部３が形成されている。さらに、本発明にもとづく
リードフレームの詳細について図５を用いて説明する。
図５はアウターリード部６ａの断面図を示す。アウター
リード部６ａにおける、プリント配線板９の端子部８と
接する面に溝部２が形成され、その溝部２の内部に本発
明の特徴とする濡れ性の良好な表面処理１を施し、その
上に、はんだ部１を設けてある。
【００１９】本発明に関するリードフレームの製造方法
についての実施例を、アウターリード部の断面図、図７
から図１１によって説明する。
についての実施例を、アウターリード部の断面図、図７
から図１１によって説明する。
【００２０】金属板１０として、４２合金（４２重量％
Ｎｉ、Ｆｅ残）を用い、その両面に東京応化工業株式会
社製のネガ型フォトレジスト１１ＰＭＥＲ（商品名）を
浸積塗布し（図７参照）、所望のパターンを有するマス
クを用いて、露光、現像を行い、フォトレジストのパタ
ーンを形成した（図８参照）。この際、溝部２となるべ
き部分のフォトレジスト１１が除去されるように、あら
かじめ、マスクのパターンを設計しておく。
Ｎｉ、Ｆｅ残）を用い、その両面に東京応化工業株式会
社製のネガ型フォトレジスト１１ＰＭＥＲ（商品名）を
浸積塗布し（図７参照）、所望のパターンを有するマス
クを用いて、露光、現像を行い、フォトレジストのパタ
ーンを形成した（図８参照）。この際、溝部２となるべ
き部分のフォトレジスト１１が除去されるように、あら
かじめ、マスクのパターンを設計しておく。
【００２１】その後、塩化第２鉄液を用い、両面からエ
ッチングを行い、リードフレームを形成した（図９参
照）。
ッチングを行い、リードフレームを形成した（図９参
照）。
【００２２】次に、日本エレクトロプレーティング・エ
ンジニヤース株式会社製パラジウムめっき液、パラデッ
クス１１０（商品名）を用い、２Ａ／ｄｍ2 にて５分間
めっきを行った（図１０参照）。得られたパラジウム膜
１の厚さはおよそ２μｍであった。
ンジニヤース株式会社製パラジウムめっき液、パラデッ
クス１１０（商品名）を用い、２Ａ／ｄｍ2 にて５分間
めっきを行った（図１０参照）。得られたパラジウム膜
１の厚さはおよそ２μｍであった。
【００２３】最後にフォトレジスト１１を除去し、イン
ナーリード先端部に通常行われる銀めっきを施し、目的
としたリードフレームを製造した（図１１参照）。
ナーリード先端部に通常行われる銀めっきを施し、目的
としたリードフレームを製造した（図１１参照）。
【００２４】図６は本発明に関するリードフレームを用
いて表面実装型のパッケージ７をプリント回路基板９上
にはんだ付けしたときの断面図である。
いて表面実装型のパッケージ７をプリント回路基板９上
にはんだ付けしたときの断面図である。
【００２５】プリント回路基板９上の端子部８上に本発
明に関するリードフレームを用いた表面実装型のパッケ
ージ７を載せ、最高温度２４０℃にてＩＲリフロー装置
にプリント回路基板９を通した。その結果、すべてのア
ウターリード６ａがプリント回路基板９上の端子部８
と、隣接する端子部との短絡せずに接続された。
明に関するリードフレームを用いた表面実装型のパッケ
ージ７を載せ、最高温度２４０℃にてＩＲリフロー装置
にプリント回路基板９を通した。その結果、すべてのア
ウターリード６ａがプリント回路基板９上の端子部８
と、隣接する端子部との短絡せずに接続された。
【００２６】
【発明の効果】上述したように、本発明に係わるリード
フレームにより、このリードフレームを用いたパッケー
ジを被実装体にはんだ付けする際、アウターリードのピ
ッチが非常に狭いパッケージにおいても、余分なはんだ
の流出により隣接する端子同士が短絡することなく容易
に接続することができる。
フレームにより、このリードフレームを用いたパッケー
ジを被実装体にはんだ付けする際、アウターリードのピ
ッチが非常に狭いパッケージにおいても、余分なはんだ
の流出により隣接する端子同士が短絡することなく容易
に接続することができる。
【００２７】また、本発明に関するリードフレームの製
造方法としては、通常のエッチングによる工程がそのま
ま適用できる。すなわち、金属板の両面にフォトレジス
トで所望のパターンを形成し、エッチング液によってリ
ードフレームを製造する方法である。フォトレジストで
所望のパターンを形成する際、同時に溝部に相当する部
分のフォトレジストを除去するように設計しておけばよ
い。さらに、はんだ濡れ性の良いめっき皮膜を溝部内部
のみに設けるのは、エッチング後、フォトレジストがつ
いた状態で行うので非常に容易にできる。このめっき皮
膜は、パッケージ組立時の耐熱性を考慮するとパラジウ
ムめっきが良好である。パラジウムは高価な金属ではあ
るが、本リードフレームの側面にしか皮膜が形成しない
ため、めっき量は極めて少なく、コストの面においても
利点がある。
造方法としては、通常のエッチングによる工程がそのま
ま適用できる。すなわち、金属板の両面にフォトレジス
トで所望のパターンを形成し、エッチング液によってリ
ードフレームを製造する方法である。フォトレジストで
所望のパターンを形成する際、同時に溝部に相当する部
分のフォトレジストを除去するように設計しておけばよ
い。さらに、はんだ濡れ性の良いめっき皮膜を溝部内部
のみに設けるのは、エッチング後、フォトレジストがつ
いた状態で行うので非常に容易にできる。このめっき皮
膜は、パッケージ組立時の耐熱性を考慮するとパラジウ
ムめっきが良好である。パラジウムは高価な金属ではあ
るが、本リードフレームの側面にしか皮膜が形成しない
ため、めっき量は極めて少なく、コストの面においても
利点がある。
【００２８】したがって、本発明はアウターリードピッ
チが非常に狭い半導体集積回路パッケージを被実装体に
対し、高信頼性をもって、はんだ付けを可能にするリー
ドフレームならびにその製造方法を提供することができ
る。
チが非常に狭い半導体集積回路パッケージを被実装体に
対し、高信頼性をもって、はんだ付けを可能にするリー
ドフレームならびにその製造方法を提供することができ
る。
【図１】本発明に関するリードフレームの平面図であ
る。
る。
【図２】本発明に関するリードフレームを用いた表面実
装タイプのパッケージの底面図である。
装タイプのパッケージの底面図である。
【図３】従来技術のリードフレームのアウターリード部
の断面図である。
の断面図である。
【図４】従来技術のリードフレームを用いたパッケージ
をプリント回路基板上の端子部にはんだ付けした状態の
一例を示すアウターリード部の断面図である。
をプリント回路基板上の端子部にはんだ付けした状態の
一例を示すアウターリード部の断面図である。
【図５】本発明に関するリードフレームのアウターリー
ド部の断面図である。
ド部の断面図である。
【図６】本発明に関するリードフレームを用いたパッケ
ージをプリント回路基板上の端子部にはんだ付けした状
態を示すアウターリード部の断面図である。
ージをプリント回路基板上の端子部にはんだ付けした状
態を示すアウターリード部の断面図である。
【図７】本発明に関するリードフレームの製造方法を示
す断面図で、アウターリード部に相当する部分の金属板
の両面にフォトレジストを塗布した断面図である。
す断面図で、アウターリード部に相当する部分の金属板
の両面にフォトレジストを塗布した断面図である。
【図８】本発明に関するリードフレームの製造方法を示
す断面図で、アウターリード部に相当する部分の金属板
の両面にフォトレジストのパターンを形成した断面図で
ある。
す断面図で、アウターリード部に相当する部分の金属板
の両面にフォトレジストのパターンを形成した断面図で
ある。
【図９】本発明に関するリードフレームの製造方法のう
ち、エッチングが終了したときのアウターリード部の断
面図である。
ち、エッチングが終了したときのアウターリード部の断
面図である。
【図１０】本発明に関するリードフレームの製造方法の
うち、はんだ濡れ性の良好なめっきを施したときのアウ
ターリード部の断面図である。
うち、はんだ濡れ性の良好なめっきを施したときのアウ
ターリード部の断面図である。
【図１１】本発明のリードフレームのアウターリード部
の完成断面図である。
の完成断面図である。
１ はんだ濡れ性の良好な表面処理あるいはめっき
皮膜 ２ 溝部 ３ はんだ部 ４ アイランド部 ５ 外枠部 ６ リード部 ６ａ アウターリード部 ６ｂ インナーリード部 ７ 半導体集積回路パッケージ ８ 端子部 ９ プリント回路基板 １０ 金属板 １１ フォトレジスト １２ 溝部に対応するフォトレジストの開口部 １３ 溝部の内部に発生する空気層
皮膜 ２ 溝部 ３ はんだ部 ４ アイランド部 ５ 外枠部 ６ リード部 ６ａ アウターリード部 ６ｂ インナーリード部 ７ 半導体集積回路パッケージ ８ 端子部 ９ プリント回路基板 １０ 金属板 １１ フォトレジスト １２ 溝部に対応するフォトレジストの開口部 １３ 溝部の内部に発生する空気層
Claims (3)
- 【請求項１】表面実装型のリードフレームのアウターリ
ード部の実装面の実装部分に溝部が形成され、前記溝部
にはんだ部を設けてあるリードフレームにおいて、 前記溝部のはんだとの界面に、はんだ濡れ性の良好な表
面処理層を施してあることを特徴とするリードフレー
ム。 - 【請求項２】はんだ濡れ性の良好な表面処理がパラジウ
ムめっきである請求項１に記載のリードフレーム。 - 【請求項３】金属板の両面にフォトレジストで所望のパ
ターンを形成し、エッチングによってリードフレームを
製造する際、溝部を片面エッチングにより形成させ、そ
の後、フォトレジストが付いた状態で表面処理を行い、
その後、はんだ部を設けることにより、 表面実装型のリードフレームのアウターリード部の実装
面の実装部分に溝部が形成され、前記溝部にはんだ部を
設けてあるリードフレームの前記溝部のはんだとの界面
に、はんだ濡れ性の良好な表面処理層を施してあるリー
ドフレームを製造することを特徴とするリードフレーム
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00826193A JP3275413B2 (ja) | 1993-01-21 | 1993-01-21 | リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00826193A JP3275413B2 (ja) | 1993-01-21 | 1993-01-21 | リードフレームおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216298A true JPH06216298A (ja) | 1994-08-05 |
| JP3275413B2 JP3275413B2 (ja) | 2002-04-15 |
Family
ID=11688211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00826193A Expired - Fee Related JP3275413B2 (ja) | 1993-01-21 | 1993-01-21 | リードフレームおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275413B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003007373A1 (fr) * | 2001-07-09 | 2003-01-23 | Sumitomo Metal Mining Co., Ltd. | Cadre de montage |
| JP2003078097A (ja) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
| WO2004036647A1 (ja) * | 2002-10-17 | 2004-04-29 | Rohm Co.,Ltd. | パッケージ型電子部品におけるリード端子の切断方法 |
| EP1548824A3 (en) * | 2003-12-24 | 2006-08-23 | STMicroelectronics, Inc. | Integrated circuit package with solder terminal |
-
1993
- 1993-01-21 JP JP00826193A patent/JP3275413B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078097A (ja) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
| WO2003007373A1 (fr) * | 2001-07-09 | 2003-01-23 | Sumitomo Metal Mining Co., Ltd. | Cadre de montage |
| CN1317762C (zh) * | 2001-07-09 | 2007-05-23 | 住友金属矿山株式会社 | 引线框架及其制造方法 |
| US7235868B2 (en) | 2001-07-09 | 2007-06-26 | Sumitomo Metal Mining Co., Ltd. | Lead frame and its manufacturing method |
| US7521295B2 (en) | 2001-07-09 | 2009-04-21 | Sumitomo Metal Mining Co., Ltd. | Leadframe and method of manufacturing the same |
| WO2004036647A1 (ja) * | 2002-10-17 | 2004-04-29 | Rohm Co.,Ltd. | パッケージ型電子部品におけるリード端子の切断方法 |
| CN100382297C (zh) * | 2002-10-17 | 2008-04-16 | 罗姆股份有限公司 | 装填型电子部件的引线端子的切断方法 |
| US7364947B2 (en) | 2002-10-17 | 2008-04-29 | Rohm Co., Ltd. | Method for cutting lead terminal of package type electronic component |
| EP1548824A3 (en) * | 2003-12-24 | 2006-08-23 | STMicroelectronics, Inc. | Integrated circuit package with solder terminal |
| US8330258B2 (en) | 2003-12-24 | 2012-12-11 | Stmicroelectronics, Inc. | System and method for improving solder joint reliability in an integrated circuit package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3275413B2 (ja) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534127A (en) | Method of forming solder bumps on electrodes of electronic component | |
| JPH0410240B2 (ja) | ||
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| JPH06252310A (ja) | リードフレームならびにその製造方法 | |
| JP2010034168A (ja) | 電子部品ハンダ付け方法 | |
| KR100572552B1 (ko) | 인쇄 회로 기판의 제조 방법 | |
| JP2004221415A (ja) | 半導体パッケージの実装構造 | |
| JP2005129927A (ja) | 接合材料ステンシル | |
| JP3560334B2 (ja) | プリント回路板及びその製造方法 | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JPH04144263A (ja) | リードフレームおよびその製造方法 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JPH0629654A (ja) | 電子装置 | |
| JPH03262186A (ja) | 印刷配線基板 | |
| JP2024072157A (ja) | 回路ユニットの製造方法 | |
| JPH0380558A (ja) | リード端子付電子部品 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JPH11251730A (ja) | 部品の半田付け方法 | |
| JP2765373B2 (ja) | プリント基板 | |
| JP2000312074A (ja) | プリント基板 | |
| JPH05259624A (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |