JPH065760A - 表面実装型半導体装置用パッケージリード - Google Patents

表面実装型半導体装置用パッケージリード

Info

Publication number
JPH065760A
JPH065760A JP3132320A JP13232091A JPH065760A JP H065760 A JPH065760 A JP H065760A JP 3132320 A JP3132320 A JP 3132320A JP 13232091 A JP13232091 A JP 13232091A JP H065760 A JPH065760 A JP H065760A
Authority
JP
Japan
Prior art keywords
solder
lead
leads
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3132320A
Other languages
English (en)
Inventor
Paul T Lin
ポール・テイ・リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH065760A publication Critical patent/JPH065760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coating With Molten Metal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 表面実装用の半導体装置の外部リードに関
し、基板上の接点間のブリッジを生じることなしに基板
と外部リードとを接続する。 【構成】 ニッケルまたはクロムから構成される容易に
解離させることが可能な被覆層２４及び半田層は、パッ
ケージリードの上部３４を被覆し、リードの基板マウン
ト用端部３２に熱が加えられた場合にハンダは容易に解
離させることが可能な層２４から離脱し、リードを流れ
下ってマウント基板４２上の接点パッド４０に達してハ
ンダ接合４６を形成する。接合を形成するのに接点パッ
ドに供給されるハンダの量はそれぞれのパッケージリー
ド１８を覆う付着ハンダ層３６の厚さによって決定され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体装置に関
し、さらに詳細には取付け基板に半導体装置を表面実装
するために設計されたパッケージリードに関する。
【０００２】
【従来の技術】半導体技術分野における技術の流れは常
に増え続ける構成回路を持ち、小さくより複雑な半導体
装置の製造へと向かっている。集積回路装置などの半導
体装置に使われる構成回路の数が増え続けるのに相応し
て、接続対象となるシステムと半導体装置との間に電気
的接触をもたらすために必要なワイヤ接続の数も増え続
けている。より多くのワイヤ接続への要求に対応して、
およびパッケージ全体の大きさを抑制するために、パッ
ケージ設計者はプリント基板のような取付け基板の表面
に直接取付け可能な外部リードを有するパッケージを開
発した。表面実装用に開発されたパッケージはデュアル
インラインパッケージ（ＤＩＰ）のような穴貫通取付け
型のパッケージよりも小さな領域に数多くの外部リード
を実装できる。数多くの仕様のパッケージが表面実装用
に開発されている。、４面フラットパッケージ（ＱＦ
Ｐ）、スモールアウト（ＳＯＰ）、プラスチックリーデ
ッドチップキャリア（ＰＬＣＣ）およびファインピッチ
４面フラットパッケージ（ＦＱＦＰ）が代表的な例であ
る。
【０００３】表面実装技術（ＳＭＴ）はプリント基板上
におけるデバイスの高密度な実装がＳＭＴを使うことで
実現可能なことから部分的にはずっと開発が進行中の技
術である。プリント基板上における高度なスペース効率
を実現することによってプリント基板あたりの機能を増
加させ、ユーザーにとってのシステムコストを低下させ
る。ＳＭＴデバイスの外部リードは大抵ＤＩＰのような
穴貫通マウント型のデバイスで用いられるリードよりも
かなり短くかつよく保護されている。ＳＭＴデバイスの
密度の高いリード構成は、穴貫通型ハンダ結合（ＰＴ
Ｈ）手法に比べて、高い生産性を持つ基板への装着工程
へと結び付く可能性がある。さらに、表面実装可能な装
置の基板への装着は一般に穴貫通型の装着よりも簡単で
かつ信頼性の高いものであるが、しかしながら現在の表
面実装技術はいくつかの複雑な工程を含んでいる。
【０００４】初めににプリント基板に対するハンダマス
クを決定し、制作しなければいけない。つぎにハンダペ
ーストをプリント基板に付着させなければならないが、
この工程には位置合わせの段階も要求される。実際のハ
ンダペーストの付着工程は典型的にはステンシルプロセ
スまたはスクリーニングプロセスを用いて行なわれる
が、どちらのプロセスもハンダペーストの物理特性、例
えば粘性度、粒子の大きさの分布、粘着特性といったも
のを正しく監視し、正確に制御する必要がある。近接し
た接点間におけるブリッジやスクリーンの目詰まりとい
った問題はせん断速度がペーストの粘性度に正確に適合
していないときに容易に発生する問題である。次にＳＭ
Ｔデバイスはピックアップされ、プリント基板上に位置
合わせされる。このプリント基板上には部品の相互接続
用のレイアウトとハンダマスクパターンの２つのパター
ンがある。この場合の位置合わせは第２の位置合わせ工
程を必要とする。最後にハンダが熱処理工程、気相リフ
ローハンダづけまたは赤外線照射によって表面結合が形
成される。もしハンダマスク工程およびスクリーニング
工程を省くことができればその効果は大きいだろう。
【０００５】従来技術の１つとして、プリント基板に装
置をマウントする前にリード上にある量のハンダを保持
するようにハンダで被覆されたリードが用いられる。こ
の技術においては、基板マウントの際にハンダペースト
はリード端へと流れてリードと基板の電気接点端子との
間にハンダ接合を形成する。リードの表面はリード上に
ハンダを保持するための構造を設けるために彫刻されて
いる。このリードの表面構造は例えば、ハンダペースト
で充填された螺旋溝であってリードの長さを延長したも
の、ハンダペーストで充填された垂直溝であってリード
の一部を下方向に延長したものなどがある。この技術は
ハンダペーストのスクリーニング工程を省くことによっ
てＳＭＴのプロセスを簡単化するという点で効果的では
あるが、ハンダ被覆構造を構成するためにリード表面の
彫刻が必要であり、このことによってリード製造のコス
トを上昇させ、ある場合にはリードの機械的剛性を減少
させている。この技術に伴う他の不都合な点はハンダが
リードの表面を完全にぬらさなければ（ウヱットにしな
ければ）ならないということである。このことはプリン
ト基板上の接点とリードとの間のハンダ接合を形成する
のに実際に必要な量よりも多くのハンダをそれぞれのリ
ードに使用する必要がある。そこで電気結合用の接合に
必要なだけの量のハンダで被覆された外部リードをもち
基板の実装表面に容易にマウント可能であり、さらにリ
ードの加工が不要な表面実装用半導体装置を製造可能で
あれば利点となる。
【０００６】
【解決すべき課題】したがって本発明の目的は、改良さ
れた表面実装可能な半導体装置をもたらすことにある。
本発明の他の目的はハンダ接合を形成するために基板の
接点パッドに対して所定の量のハンダまたは電気伝導接
合材を供給することのでき、半導体装置の外部リードに
吸収される自己保持型のハンダ接合を有する改良された
表面実装可能な半導体装置を供給することにある。さら
に本発明の他の目的は、パッケージリードの物理的な彫
刻なしに上記の目的を達成する表面実装可能な改良され
た半導体装置を提供することにある。さらに本発明の他
の目的は、基板のマウント表面上において近接した接点
パッド間でのハンダのブリッジを最小限にしながら、表
面実装可能な半導体装置をマウント基板にマウントする
ための改良されたプロセスを提供することにある。本発
明の上記のおよび他の目的および利点は１実施例とし
て、ハンダでメッキされた上部とハンダでメッキされな
い基板へのマウント端部とを有する外部リードを持つ表
面実装可能な半導体装置によって実現される。ハンダま
たはその他の電気伝導接合材料の層はリードに吸収さ
れ、基板への接合端部が熱源にさらされるとリードのハ
ンダを容易に解離させることが可能な上部部分がハンダ
の上部被覆層を融解・離脱させ、ハンダをリードの基板
マウント端部へと流れださせてリードを基板へと接着す
る。
【０００７】
【課題を解決するための手段】本発明の１実施例とし
て、標準の表面実装可能な仕様をもち、マウント基板に
半導体装置をマウントする前に所定の量のハンダまたは
電気伝導接合材料を一時的に保持することが可能な外部
リードをもつ半導体装置が提供される。ハンダで被覆さ
れた外部リードの効果は、半導体装置の外部リードの形
成方法およびマウント基板ヘの半導体装置の装着の方法
の説明によってよりよく理解されるだろう。上記方法に
おいて必要十分な大きさのハンダ接合が形成され、外部
リードをマウント基板上の接点パッドに接合する。
【０００８】本発明の詳細な説明および特許請求の範囲
のなかで、「容易に解離させることが可能」の語は、そ
の表面に吸着された材料の被覆層を容易に融解・離脱さ
せる固体表面の特性を表現するのに用いられる。「吸着
する」の語は表面被覆層の固体材料表面への付着を意味
し、ここで付着力は２つの材料の界面において分子の薄
い層の間にのみ存在する。「融解・離脱」とは分子の付
着力を壊すことを意味し、これは一般に固体材料を熱す
ることによって達成される。
【０００９】
【実施例】図１は本発明の１実施例として、リードフレ
ーム１４の一部を封入したパッケージ体１２を有する半
導体装置１０の１部分が断面図で示されている。パッケ
ージ体１２は型に入れられたプラスチック化合物、ガラ
スまたはアルミニウム酸化物を混入したエポキシレジン
またはエポキシシリコンまたは同様のもので形成されて
いる。リードフレーム１４はダイフラッグ１６および複
数のパッケージ外部リードを有し、前記複数の外部リー
ドのうちの１つである外部リード１８は図１−Ａに断面
図で示されている。電気装置２０は銀が混入されたエポ
キシまたはポリイミド化合物または類似のもののような
接着材によってダイフラッグ１６に接続され、さらに内
部リード２２によって外部リード１８に電気的に接続さ
れる。内部リード２２は電気部品２０を半導体装置１０
のパッケージ外リードに接続するのに用いられる様々な
種類のリードのうちの１つである。電気部品２０は集積
回路またはディスクリートデバイスまたはハイブリッド
デバイスまたは同様のもののようないくつかの種類の電
気装置のうちの１つである。さらに内部リード２２はワ
イヤボンディングまたはテープ自動ボンディング（ＴＡ
Ｂ）でのボンディングが可能である。本発明の他の実施
例としては、電気部品２０はフリップチップ型でマウン
トして、パッケージ外リードに直接に接続される。内部
リード２２は図１−Ａで、または他のすべての図におい
て、ワイヤボンディング構造として図示されているにも
かかわらず、電気部品２０を外部リード１８に接続する
ためにＴＡＢまたはフリップチップ手法を用いることは
本発明の範疇にはいるものである。リードフレーム１４
は好適には、すずと、ニッケル、鉄、亜鉛、マグネシウ
ムからなる群から選ばれた１つの元素またはそれらの組
み合わせであるその他の元素と合金にされたリン酸銅か
ら形成される金属間化合物から製造される。外部リード
１８の大部分は容易に解離させることが可能な被膜２４
で被覆される。容易に解離させることが可能な被膜２４
の機能はハンダまたはその他の電気伝導接合材料の上部
被覆層を一時的に保持することにあり、被膜２４は外部
リード１８の表面に吸着される。一度外部リード１８が
マウント基板の正しい位置に位置合わせされると、容易
に解離させることが可能な被膜２４が加熱され、ハンダ
の上部被覆層が融解するか、または容易に解離させるこ
とが可能な被膜２４から離脱した状態になる。図１−Ａ
に示されるように、容易に解離させることが可能な被膜
２４はダイフラッグ１６の電気部品２０と反対側の面と
パッケージ外リードの上面および下面の主な部分とを覆
っている。特に、容易に解離させることが可能な被膜２
４は外部リード１８の上面２６の中央部分および外部リ
ード１８の下面のかなりの部分を覆っている。外部リー
ド１８は上面２６に内部リード２２を取付けるための場
所を提供する露出した基部３０と、被覆されない取付け
のための端部３２とを有する。容易に解離させることが
可能な被覆２４は好適にはニッケルまたはクロムまたは
類似材料のような容易に解離させることが可能な金属層
からなっている。または容易に解離させることが可能な
被膜２４は金属酸化層、酸化銅（ＣｕＯ）または酸化ア
ルミニウム（Ａｌ２Ｏ３）または同様のもので構成され
る。さらに容易に解離させることが可能な被膜２４はＳ
ｎＣｕやＳｎＮｉのようなハンダを容易に解離させるこ
とが可能な表面をもつ金属間合金でも可能である。
【００１０】本発明にしたがって容易に解離させること
が可能な被膜２４は鉛すずハンダまたは伝導性エポキシ
等の電気伝導性接合材料を融解させることができる容易
に解離させることが可能な表面をもたらす。さらに、容
易に解離させることが可能な被膜２４はパッケージ体１
２のエポキシレジンのリードフレーム１４の金属表面へ
の接着度を改善する。エポキシレジンのリードフレーム
１４の金属表面へ確実に接着することによって半導体装
置１０の機能的信頼性および耐久性が向上する。１つの
実施例としては、容易に解離させることが可能な被膜２
４は所定の輪郭をもつフォトレジストパターンを最初に
塗布することによって、リードフレーム１４に与えられ
る。次に、リードフレーム１４はハンダ漕に漬けられ、
好適にはニッケルの、代替物としてはクロムの連統した
層がリードフレーム１４の露出した領域に堆積され、容
易に解離させることが可能な被膜２４を形成する。ハン
ダ漕からリードフレームを取り出した後、フォトレジス
トパターンは除去されて、リードフレーム１４は容易に
解離させることが可能な被膜２４をリードフレーム１４
に接着するために熱処理が施される。リードフレーム１
４上への被膜２４の形成に続いて、電気部品２０はダイ
フラッグ１６に取付けられ、内部リード２２のような接
続が電気部品２０の面に配置されたボンディングパッド
（図示せず）と外部リード１８のようなリードフレーム
１４の外部リードとの間でおこなわれる。リードフレー
ム１４および電気部品２０はパッケージ体１２内にトラ
ンスファーモールディングプロセスを用いて封入され
る。容易に解離させることが可能な被膜２４によっても
たらされる改良された接着特性はトランスファーモール
ディングプロセス中において、パッケージ体１２を形成
する封止材料とリードフレーム１４の金属表面との間の
化学的な結合を増長するうえでの補助となっている。パ
ッケージ体１２はリードフレーム１４の周囲に形成さ
れ、これにより外部リード区間１９はパッケージ体１２
から外部へと突出する。外部リード区間１９はパッケー
ジ体１２に近接した上部３４と基板マウント端部３２と
からなる。本発明の別の実施例が図１−Ｂに示されてい
る。ここで容易に解離させることが可能な被膜２４’は
外部リード区間１９上に外部リード１８を酸化すること
によって形成されている。またここでリードフレーム１
４は銅のような酸化可能な金属から製造される。パッケ
ージ体１２の形成に続いて、モールディングに続く次の
プロセスが半導体装置１０を所定の時間だけ摂氏１２０
度から１５０度において熱することにより実行される。
モールディングに続く次のプロセスは外部リード区間１
９上に酸化銅（ＣｕＯ）の層を形成する。酸化銅の層が
形成された後、外部リード区間１９は在来のスクリーン
印刷のプロセスを用いて、または高密度外部リードの場
合にはフォトリソグラフィープロセスを用いて、フォト
レジストの保護層によって被覆される。続いて基板マウ
ント端部３２の上部にある容易に解離させることが可能
な被覆２４’の露出領域は酸性の酸化銅エッチ液によっ
てエッチングされる。酸化銅によるエッチングのあと、
フォトレジストは図１−Ｂに図示されるような構造を残
して除去される。当該技術分野に通じたものにとっては
パッケージ体１２がリードフレーム１４に封止されたあ
とに外部リード区間１９に容易に解離させることが可能
な被膜２４’を形成するのにその他の容易に解離させる
ことが可能な材料および応用プロセスを用いることが可
能なことが明らかであろう。例えば、ニッケルまたはク
ロム、ＳｎＮｉまたはＳｎＣｕのような金属間合金の金
属層が、パッケージ体１２がリードフレーム１４にモー
ルドされた後に半導体装置１０をメッキ浴漕に浸すこと
で外部リード区間１９上に堆積可能である。本発明のプ
ロセスにおいては図１−Ａおよび図１−Ｂに図示される
どちらの構造でも第２のプロセスを行なうことが可能で
ある。パッケージ体１２がリードフレーム１４にモール
ドされた後、組立体は第２のメッキ漕に浸される。該メ
ッキ漕ではハンダまたは銀が混入されたエポキシのよう
なその他の電気伝導性の接合材料の層が図２に示される
ように外部リード区間１９にメッキされる。メッキ漕の
処理調整要素はハンダ漕３６がパッケージ外リードに所
定の薄さに堆積されるように調整される。必要十分な大
きさのハンダ接合を形成する機能を実現するのに必要な
だけのハンダ層３６のメッキ厚さはリードの薄さ、リー
ドピッチ、パッケージデザイン等の構造的要因に因って
変化する。ハンダメッキ漕は酸化第１スズおよび鉛のフ
ルオロホウ酸塩および小量のペプトンを含むフルオロホ
ウ酸溶液を含み、摂氏１５度から４０度の範囲で操作さ
れる。６０％の鉛と４０％のスズからなるハンダが露出
した金属表面をメッキする。酸化第１スズと鉛フルオロ
ホウ酸塩の相対濃度はメッキされるハンダ層の組成を変
化させるために調整される。浴漕内では、ハンダは種得
となる層が形成できる、つまり外部リード区間１９のよ
うな半導体装置１０の露出した金属表面にのみ堆積（析
出）し、パッケージ体１２のプラスチックの表面には堆
積しない。図２に示されるように、ハンダメッキのプロ
セスで好適には６０％のスズ、４０％の鉛の組成でなる
ハンダの層３６が外部リード区間１９の上部３４および
基板マウント端部３２の上に形成される。ハンダを容易
に解離させることが可能な被覆２４は上部リード部分３
４を被覆するハンダ層３６を支持し、ここでハンダ層３
６は容易に解離させることが可能な被覆２４の上に吸着
されている。吸着されたハンダ層３６は２つの層の間の
界面が熱に対してさらされるまでは容易に解離させるこ
とが可能な被覆２４にずっと付着している。熱エネルギ
ーはそれぞれの層中の分子を励起し、その結果ハンダ層
３６は解け出す。ひとたびハンダ層３６が形成される
と、外部リードはマウント基板に対して半導体装置１０
を表面実装するための所定の形状に変形される。本発明
にしたがって、外部リード区間１９は表面実装半導体装
置用の様々な形状、Ｊ型リードまたは突起接合（Ｂｕｔ
ｔ Ｊｏｉｎｔ）型リードまたは図３に示されるような
ガルウィングリードの形状に変形可能である。図３に示
されるように、外部リード区間１９は平坦にされた端部
３２の上方に上部分３４を持つように成形される。外部
リード区間１９のガルウィング型ヘの成形によって、外
部リード区間１９のハンダによって覆われた部分のほと
んどが基板マウント端部３２の上部に位置することにな
る。ハンダの再融解操作中に外部リード区間１９へ対し
て熱が加えられたとき、ハンダ層３６は容易に解離させ
ることが可能な層２４から融解・離脱し、重力によって
リードの上部３４を覆っているハンダを基板マウント端
部３２に流れだす。当該技術分野に通じたものであれ
ば、Ｊ型リードや突起接合等の異なったマウントリード
の仕様によっても同様の機能効果が得られることは認識
されうるだろう。
【００１１】半導体装置１０がマウント基板に正しく位
置合わせされた後、ハンダの再融解は熱伝導または放射
熱による伝導手段によって外部リードに熱を伝達するこ
とによって開始される。直接伝導による熱伝導はサーモ
ード（Ｔｈｅｒｍｏｄｅ）またはその他の熱伝導装置を
用いて実現される。または外部リードはレーザービーム
またはその他の放射熱装置の応用によって放射熱で熱せ
されられうる。図４に示されるように１実施例において
基板マウント端部３２はマウント基板４２上に配置され
た接点領域４０に位置合わせされ、ハンダごて手段４４
が基板マウント端部３２を覆うハンダ層３６と熱的に接
続する。外部リード区間１９を熱することによってハン
ダ層３６と容易に解離させることが可能な被覆２４との
間の界面において分子を励起し、被膜２４上のハンダ層
３６のすべてのハンダを容易に解離させることが可能な
被膜２４から融解・離脱させ、外部リード区間１９の上
部３４から基板マウント端部３２へと流れ下らせる。こ
のようにして、制御された量のハンダが接点領域４０へ
だけハンダ接合を形成するために供給される。
【００１２】半導体装置１０の様な高機能な半導体装置
は外部リード区間１９のように数多くの、とても薄い、
狭い間隔の外部リードを有していることを理解しなけれ
ばならない。基板に対する実装工程において、装置は機
械的に位置決めされ、マウントサイトに位置合わせされ
る。装置の外部リードを変形させることなしにこの工程
が実行されうるというのがこの発明の本質的な部分であ
る。ハンダ層３６によって外部リード区間１９および半
導体装置１０の同様のすべての外部リードにもたらされ
る強化された剛性によってプリント基板またはその他の
マウント基板上への装置の装着時の信頼性を向上させて
いる。図５に示されるようにハンダ層３６および基板マ
ウント端部３２および接点領域４０の加熱と外部リード
区間１９の下方向への連続したハンダの再融解・凝固に
よってハンダ接合４６が形成される。ハンダ接合４６は
外部リード区間１９と接点領域４０との間の機械的およ
び電気的接合を形成する。本発明の特に顕著な効果はハ
ンダ接合４６を形成するのにハンダまたはその他の電気
伝導性接合材料を必要十分なだけ所定の量だけ提供する
ことができる能力にある。スクリーン印刷やウェーブソ
ルダリング等の従来技術による方法は接合を形成するた
めに最初から過剰なハンダがマウント基板に存在する。
もし過剰な量のハンダが接合の形成に先立って取り除か
れなければマウント基板の表面において近接した接点領
域間でハンダによる結合が発生する。この不所望なハン
ダによる結合は従来から「ブリッジ」または「ブリッジ
する」として知られており、２以上の接点領域間で電気
的短絡を引き起こし、動作しない基板部品となってしま
う。プリント基板に半導体装置を装着する以前にハンダ
ペーストがリードに与えられている場合には、ハンダに
よって被覆されたリードを形成する在来の方法もまた過
剰なハンダを使用する。なぜならハンダ接合を形成する
のに必要なだけの量よりも多くのハンダが単にハンダ接
合を形成するというだけでなく、リードを完壁にぬらす
（Ｗｅｔにする）という要求をみたすために必要だから
である。リードの表面全体にハンダを拡散する必要性
は、ある種の金属、銅や合金４２のような合金の場合に
は表面張力によってハンダが金属の表面上でボール状に
ならないからであり、逆に表面張力は非常に弱く、ハン
ダが金属表面全体に薄く伸びてしまうからである。リー
ドをぬらす（ウエットにする）必要性はハンダのペース
トの応用プロセスを複雑にし、結果としてリード上に過
剰なハンダペーストを用いることになる。リード上の過
剰なハンダの存在はプリント基板上の近接した外部リー
ド間の短絡を招く。本発明においてはハンダを容易に解
離させることが可能な層２４に必要十分な厚さにハンダ
層３６をメッキすることにより過剰なハンダの使用の必
要性をなくし、それゆえにハンダ接合４６の形成に必要
なだけの量のハンダだけが半導体装置１０のマウント基
板４２への表面実装の際に存在する。
【００１３】したがって本発明にしたがって、上記の目
的および特長に完全に一致した半導体装置が提供された
ことが明らかであろう。ここで本発明が特定の実施例に
したがって解説されているにもかかわらず、当該技術分
野に通じたものには本実施例における数値的な要素の変
更または変形は本発明の範疇に含まれるものである。例
えば、本発明は外へ向かって突起する外部リードを持た
ない半導体装置、たとえばプラスチックリーデッドチッ
プキャリア（ＰＬＣＣ）にも適用可能である。ＰＬＣＣ
デバイスへの本発明の応用ではＰＬＣＣの入力および出
力パッドにおける前処理およびハンダの支柱の必要がな
くなる。さらに本発明はショートピンの表面実装型ピン
グリッドアレイ（ＰＧＡ）型のパッケージをもつ半導体
装置にも使用可能である。したがってそのようなすべて
の変更や変形は本発明にかかる特許請求の範囲の範疇に
入るものであり、同等のものは本発明に含まれるもので
ある。
【図面の簡単な説明】
【図１−Ａ】 図１−Ａは本発明の１実施例に従った半
導体装置の一部の断面図である。
【図１−Ｂ】 図１−Ｂは本発明の他の実施例に従った
半導体装置の部分断面図である。
【図２】 図２は図１の半導体装置に外部リードのハン
ダメッキを施した後の部分断面図である。
【図３】 図３は図１の半導体装置にリードを形成した
後の部分断面図である。
【図４】 図４は図１の半導体装置においてマウント基
板に表面実装する際のハンダ接合の形成を示した部分断
面図である。
【図５】 図５は図１の半導体装置において最終的なハ
ンダ接合とハンダ接合形成後の外部リードの外観を示し
たものである。ここで各図においてそれぞれの構成部品
の比率は実際の大きさを正確に反映したものではない。
例えばいくつかの構成要素の寸法は見やすいように他の
部分に比べて誇張して描かれている。
【符号の説明】
１０ 半導体装置 １２ パッケージ体 １４ リードフレーム １６ ダイフラッグ １８ 外部リード ２４ 容易に解離させることが可能な層 ３２ 基板マウント用端部 ３４ 上部 ３６ ハンダ層 ４２ マウント用基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２３Ｃ 2/10 2/34 // Ｈ０５Ｋ 1/18 Ｈ 9154−4Ｅ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 表面実装可能な半導体装置（１０）であ
    って：一連の外部リードを有するパッケージ体（１
    ２）；それぞれのリード（１８）は基板マウント用端部
    （３２）と、 電気伝導接合材料（３６）を再融解の工程において解離
    ・離脱させて基板マウント用端部に向かって流れださせ
    るために前記電気伝導接合材料を容易に解離させること
    が可能な被膜（２４）で被覆された上部（３４）とを有
    する前記リード；からなることを特徴とする半導体装
    置。
  2. 【請求項２】 表面実装可能な半導体装置（１０）であ
    って：それ自体から突起する一連の金属リードを有する
    パッケージ体（１２）；パッケージ体（１２）に近接し
    た上部（２４）と前記半導体装置（１０）を基板（４
    ２）に表面実装するために設けられた基板マウント用端
    部（３２）とを有するそれぞれのリード（１８）；およ
    びハンダの融解操作の際基板マウント用端部（３２）に
    対し重力によってハンダを供給する以前にリード（１
    ８）上にハンダペースト（３６）を保持するためにリー
    ド（１８）の上部（３４）を覆う容易に解離させること
    が可能な被膜（２４）；からなることを特徴とする半導
    体装置。
  3. 【請求項３】 半導体装置（１０）をマウント用基板に
    実装する方法であって：一連の外部リード（１８）を持
    つパッケージからなり、それぞれのリードはハンダを容
    易に解離可能な上部（３４）および基板マウント用端部
    （３２）を有する半導体装置をもたらす段階；リード
    （１８）をハンダ浴漕に漬けることによりハンダペース
    ト（３６）を外部リード（１８）に付着させ、それによ
    って所定の量のハンダペーストがリード（１８）に付着
    する段階；半導体装置（１０）の外部リード（１８）を
    マウント用基板（４２）上の電気パッドの所定のパター
    ンに対応させて位置合わせする段階；リード（１８）の
    基板マウント用端部（３２）に熱を加えて、ハンダ（３
    ６）をリード（１８）のハンダを容易に解離させること
    が可能な部分（３４）から基板マウント用端部（３２）
    へ重力によって流れさせ、リード（１８）をマウント用
    基板（４２）上のパッド（４０）に対して電気的に接合
    する段階；からなることを特徴とする方法。
JP3132320A 1990-03-23 1991-03-22 表面実装型半導体装置用パッケージリード Pending JPH065760A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49815790A 1990-03-23 1990-03-23
US498157 1990-03-23

Publications (1)

Publication Number Publication Date
JPH065760A true JPH065760A (ja) 1994-01-14

Family

ID=23979818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3132320A Pending JPH065760A (ja) 1990-03-23 1991-03-22 表面実装型半導体装置用パッケージリード

Country Status (5)

Country Link
US (1) US5329158A (ja)
EP (1) EP0448266B1 (ja)
JP (1) JPH065760A (ja)
KR (1) KR0141580B1 (ja)
DE (1) DE69119952T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264819A (ja) * 1995-03-20 1996-10-11 Kanegafuchi Chem Ind Co Ltd 半導体装置及び該製造方法
US6599420B2 (en) 2000-06-19 2003-07-29 Ibio Limited Filter bag

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU661867B2 (en) * 1991-09-30 1995-08-10 General Dynamics Information Systems, Inc. Plated compliant lead
JP2957335B2 (ja) * 1991-10-29 1999-10-04 ローム株式会社 リードフレームの製造方法
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP3515141B2 (ja) * 1993-05-18 2004-04-05 株式会社東芝 半導体パッケージ
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
JP3224460B2 (ja) * 1993-09-27 2001-10-29 富士通株式会社 ソルダクリーム製版製造データ作成システム
KR970011623B1 (en) * 1994-01-13 1997-07-12 Samsung Electronics Co Ltd Lead frame of semiconductor package
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length
GB2298316B (en) * 1995-02-23 1998-12-16 Standex Int Corp Surface mount electronic reed switch component
FR2733630B1 (fr) * 1995-04-27 1997-05-30 Imphy Sa Pattes de connexion pour composant electronique
JP3676472B2 (ja) * 1996-01-19 2005-07-27 オリンパス株式会社 接眼光学系
JPH1079400A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 半導体装置の実装方法及び半導体装置の構造
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6188027B1 (en) 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6225684B1 (en) 2000-02-29 2001-05-01 Texas Instruments Tucson Corporation Low temperature coefficient leadframe
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
TW200531245A (en) * 2004-03-09 2005-09-16 Optimum Care Int Tech Inc Fabrication method for precise unit structure of chip leadframe
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
KR100712526B1 (ko) * 2005-01-08 2007-04-30 삼성전자주식회사 반도체 칩 패키지 장치 및 그 방법
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
US20100247955A1 (en) * 2006-09-29 2010-09-30 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same
US20080198565A1 (en) * 2007-02-16 2008-08-21 Tyco Electronics Corporation Surface mount foot with coined edge surface
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7786556B2 (en) * 2007-06-27 2010-08-31 Seiko Instruments Inc. Semiconductor device and lead frame used to manufacture semiconductor device
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
KR101439280B1 (ko) * 2007-12-11 2014-09-17 삼성전자주식회사 표면실장소자 및 인쇄회로기판과, 인쇄회로기판 조립체
CN101465333B (zh) * 2007-12-17 2011-04-20 三星电子株式会社 引线框架及其制造方法
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
US8304295B2 (en) * 2010-06-22 2012-11-06 Infineon Technologies Ag Method of manufacturing an electronic device with a package locking system
US8338924B2 (en) * 2010-12-09 2012-12-25 Qpl Limited Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
WO2018116126A1 (en) * 2016-12-22 2018-06-28 3M Innovative Properties Company Connector using printed circuit board
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US10658278B2 (en) 2018-08-16 2020-05-19 Texas Instruments Incorporated Electrical device terminal finishing
US11735512B2 (en) * 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
JP2022049987A (ja) * 2020-09-17 2022-03-30 株式会社村田製作所 積層セラミック電子部品、積層セラミック電子部品の実装構造
DE102020131722A1 (de) 2020-11-30 2022-06-02 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Elektronikbauelement zur elektronischen Umsetzung einer Komfortfunktion eines Kraftfahrzeugs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182796A (ja) * 1984-02-29 1985-09-18 富士通株式会社 部品取付け方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182796A (ja) * 1984-02-29 1985-09-18 富士通株式会社 部品取付け方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264819A (ja) * 1995-03-20 1996-10-11 Kanegafuchi Chem Ind Co Ltd 半導体装置及び該製造方法
US6599420B2 (en) 2000-06-19 2003-07-29 Ibio Limited Filter bag

Also Published As

Publication number Publication date
DE69119952T2 (de) 1997-01-02
KR0141580B1 (ko) 1998-06-01
EP0448266A2 (en) 1991-09-25
US5329158A (en) 1994-07-12
EP0448266A3 (ja) 1994-04-20
EP0448266B1 (en) 1996-06-05
DE69119952D1 (de) 1996-07-11

Similar Documents

Publication Publication Date Title
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
KR100718172B1 (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
US4993148A (en) Method of manufacturing a circuit board
US6510976B2 (en) Method for forming a flip chip semiconductor package
JP3541491B2 (ja) 電子部品
US20090051049A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH04192596A (ja) 電子部品の表面実装構造
US8071472B2 (en) Semiconductor device with solder balls having high reliability
US5918796A (en) Method of fabricating package for housing semiconductor element
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
TWI690947B (zh) 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JP3759686B2 (ja) チップの半田付け方法
JPH0955448A (ja) 半導体装置の製造方法
JP2603100B2 (ja) 電子部品塔載用基板の製造方法
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JP3468876B2 (ja) プリント配線板およびその製造方法
JPH0385750A (ja) 半導体装置およびその実装方法
JP3132713B2 (ja) 半導体装置
JPH06310567A (ja) 半導体装置の実装方法およびその実装構造
JPH03269962A (ja) 電気的接続部材の製造方法
JP2002261115A (ja) 電子装置の実装構造
JPH05243720A (ja) 混成集積回路装置
JPH0344945A (ja) 半導体装置の実装体およびその実装方法
JPH04287937A (ja) プリント配線板