JPH0620944A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0620944A JPH0620944A JP17789792A JP17789792A JPH0620944A JP H0620944 A JPH0620944 A JP H0620944A JP 17789792 A JP17789792 A JP 17789792A JP 17789792 A JP17789792 A JP 17789792A JP H0620944 A JPH0620944 A JP H0620944A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- insulating film
- interlayer insulating
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】より簡便なプロセスで、しかも、６００℃〜７
００℃程度以下の低温で、低いコンタクト抵抗を実現す
るコンタクト構造及びその製造方法を提供する。 【構成】半導体基板の所定領域に形成された不純物領域
と、前記不純物領域の上部に開孔部を有する層間絶縁膜
と、前記開孔部内に被着した不純物をドープしたエピタ
キシャルシリコン層を少なくとも有する。 【効果】コンタクト径がサブミクロン以下でアスペクト
比が高いコンタクトホールに対して、Ｐ＋拡散層、Ｎ＋
拡散層共、低抵抗でオーミック性の優れたコンタクト構
造を、簡便なプロセスで低温形成できる。従来のような
コンタクトホール開孔後の、イオンインプラ工程や不純
物の活性化のための高温アニール工程が不要となり、更
に、不純物の再分布、熱ストレスによるダメージ等を生
ずることもなく、優れた特性を再現良く実現できる。
００℃程度以下の低温で、低いコンタクト抵抗を実現す
るコンタクト構造及びその製造方法を提供する。 【構成】半導体基板の所定領域に形成された不純物領域
と、前記不純物領域の上部に開孔部を有する層間絶縁膜
と、前記開孔部内に被着した不純物をドープしたエピタ
キシャルシリコン層を少なくとも有する。 【効果】コンタクト径がサブミクロン以下でアスペクト
比が高いコンタクトホールに対して、Ｐ＋拡散層、Ｎ＋
拡散層共、低抵抗でオーミック性の優れたコンタクト構
造を、簡便なプロセスで低温形成できる。従来のような
コンタクトホール開孔後の、イオンインプラ工程や不純
物の活性化のための高温アニール工程が不要となり、更
に、不純物の再分布、熱ストレスによるダメージ等を生
ずることもなく、優れた特性を再現良く実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、微細コンタクトを有する半導体素子に
おいて、優れたコンタクト特性を有する半導体素子を簡
便なプロセスで実現する素子構造及び製造方法に関す
る。
に係わり、特に、微細コンタクトを有する半導体素子に
おいて、優れたコンタクト特性を有する半導体素子を簡
便なプロセスで実現する素子構造及び製造方法に関す
る。
【０００２】
【従来の技術】サブミクロンの微細コンタクトにおいて
は、拡散層（特に、Ｐ＋拡散層）とのコンタクト抵抗の
増大が問題となっている。この対策として、コンタクト
ホール開口後、Ｐ＋拡散領域のみ、Ｂ（ボロン）を追加
注入し、ボロンの表面濃度を高めることで、コンタクト
抵抗を下げる方法が用いられている。
は、拡散層（特に、Ｐ＋拡散層）とのコンタクト抵抗の
増大が問題となっている。この対策として、コンタクト
ホール開口後、Ｐ＋拡散領域のみ、Ｂ（ボロン）を追加
注入し、ボロンの表面濃度を高めることで、コンタクト
抵抗を下げる方法が用いられている。
【０００３】図３に、従来の半導体装置の製造方法を示
す。図３において、（ａ）は、半導体基板301内にＮ−
ｗｅｌｌ302及びＰ−ｗｅｌｌ303を形成後、Ｐ＋拡散層
304及びＮ＋拡散層305を形成し、層間絶縁膜306を形成
する工程である。図３（ｂ）は、前記層間絶縁膜306に
コンタクトホール307を開け、Ｐ＋拡散領域のみをマス
ク308により選択し、ボロンをイオンインプラする工程
である。図３（ｃ）は、マスクを除去後、イオン注入さ
れたボロンを活性化するためのランプアニール（１００
０℃以上）を行い、Ｔｉ／ＴｉＮ等のバリア層309をス
パッタ法で形成後、Ａｌ−Ｓｉ等で金属配線310を形成
する工程である。
す。図３において、（ａ）は、半導体基板301内にＮ−
ｗｅｌｌ302及びＰ−ｗｅｌｌ303を形成後、Ｐ＋拡散層
304及びＮ＋拡散層305を形成し、層間絶縁膜306を形成
する工程である。図３（ｂ）は、前記層間絶縁膜306に
コンタクトホール307を開け、Ｐ＋拡散領域のみをマス
ク308により選択し、ボロンをイオンインプラする工程
である。図３（ｃ）は、マスクを除去後、イオン注入さ
れたボロンを活性化するためのランプアニール（１００
０℃以上）を行い、Ｔｉ／ＴｉＮ等のバリア層309をス
パッタ法で形成後、Ａｌ−Ｓｉ等で金属配線310を形成
する工程である。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術で
は、コンタクト開口後にＰ＋拡散領域を選択するフォト
工程、イオンインプラ工程、インプラされたドーパント
を活性化する工程が必要であり、工程が煩雑であった。
さらに、活性化のために、高温の熱処理が必要なことか
ら、不純物の再分布、熱ストレスによるダメージ等を生
じ、サブミクロン、さらにはハーフミクロン以下のデバ
イスにおいては、大きな問題となっている。
は、コンタクト開口後にＰ＋拡散領域を選択するフォト
工程、イオンインプラ工程、インプラされたドーパント
を活性化する工程が必要であり、工程が煩雑であった。
さらに、活性化のために、高温の熱処理が必要なことか
ら、不純物の再分布、熱ストレスによるダメージ等を生
じ、サブミクロン、さらにはハーフミクロン以下のデバ
イスにおいては、大きな問題となっている。
【０００５】そこで、本発明は、このような問題を解決
するもので、より簡便なプロセスで、しかも、６００℃
〜７００℃程度以下の低温で、低いコンタクト抵抗を実
現するためのコンタクト構造及びその製造方法を提供す
るものである。
するもので、より簡便なプロセスで、しかも、６００℃
〜７００℃程度以下の低温で、低いコンタクト抵抗を実
現するためのコンタクト構造及びその製造方法を提供す
るものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、 （１）半導体基板と、前記半導体基板の所定領域に形成
された不純物領域と、前記不純物領域の上部に開孔部を
有する層間絶縁膜と、前記開孔部内の少なくとも前記不
純物領域と接した領域に形成した不純物をドープしたエ
ピタキシャルシリコン層を少なくとも有することを特徴
とする。
された不純物領域と、前記不純物領域の上部に開孔部を
有する層間絶縁膜と、前記開孔部内の少なくとも前記不
純物領域と接した領域に形成した不純物をドープしたエ
ピタキシャルシリコン層を少なくとも有することを特徴
とする。
【０００７】（２）前記不純物をドープしたエピタキシ
ャルシリコン層が、ボロンを０．５〜２原子数％含むこ
とを特徴とする。
ャルシリコン層が、ボロンを０．５〜２原子数％含むこ
とを特徴とする。
【０００８】本発明の半導体装置の製造方法は、 （３）半導体基板に拡散層を形成する工程と、前記拡散
層を覆う層間絶縁膜を形成する工程と、前記拡散層上の
層間絶縁膜にコンタクト孔を開ける工程と、前記コンタ
クト孔内及び前記層間絶縁膜上に不純物をドープした非
晶質シリコン層を被着する工程と、前記非晶質シリコン
を固相成長法により結晶化する工程と金属配線層を形成
する工程を少なくとも有することを特徴とする。
層を覆う層間絶縁膜を形成する工程と、前記拡散層上の
層間絶縁膜にコンタクト孔を開ける工程と、前記コンタ
クト孔内及び前記層間絶縁膜上に不純物をドープした非
晶質シリコン層を被着する工程と、前記非晶質シリコン
を固相成長法により結晶化する工程と金属配線層を形成
する工程を少なくとも有することを特徴とする。
【０００９】（４）前記非晶質シリコンを前記拡散層を
シードとして固相成長させることを特徴とする。
シードとして固相成長させることを特徴とする。
【００１０】
【実施例】図１は、本発明の実施例における半導体装置
の断面図の一例である。
の断面図の一例である。
【００１１】図１において、101はＮ−ｗｅｌｌ、102は
Ｐ＋拡散層、103は層間絶縁膜、104はコンタクト部、10
5はボロンをドープしたＰ＋Ｓｉ層、106はバリア層、10
7はコンタクトプラグ、108は金属配線層である。
Ｐ＋拡散層、103は層間絶縁膜、104はコンタクト部、10
5はボロンをドープしたＰ＋Ｓｉ層、106はバリア層、10
7はコンタクトプラグ、108は金属配線層である。
【００１２】図２は、本発明の実施例における半導体装
置の製造方法の一例である。
置の製造方法の一例である。
【００１３】図２において、（ａ）は、半導体基板201
内にＮ−ｗｅｌｌ202及びＰ−ｗｅｌｌ203を形成後、Ｐ
＋拡散層204及びＮ＋拡散層205を形成し、層間絶縁膜20
6を形成する工程である。図２（ｂ）は、前記層間絶縁
膜206にＰ＋拡散領域上のコンタクトホール207を開け、
ボロンをドープしたＰ＋ａ−Ｓｉ層208を形成する工程
である。Ｐ＋ａ−Ｓｉ層の形成方法の一例としては、Ｃ
ＶＤ法で５２０℃〜５６０℃で、ＳｉＨ４（モノシラ
ン）等のシラン系のガスにＢ２Ｈ６（ジボラン）等のド
ーピングガスを混合し成膜する方法、プラズマＣＶＤ法
で１５０℃〜４００℃程度でＳｉＨ４（モノシラン）等
のシラン系のガスにＢ２Ｈ６（ジボラン）等のドーピン
グガスを混合し成膜する方法等がある。Ｂ２Ｈ６等のド
ーピングガスとシラン系反応ガスとの混合比は０．００
２５〜０．０１程度が望ましい。ａ−Ｓｉ中には前記ガ
ス比と対応した０．５原子数％〜２原子数％のボロンが
ドーピングされる。ａ−Ｓｉ中の不純物濃度を高めるこ
とは、コンタクト抵抗を低くする点で有効であることか
ら、上記混合比はエピ成長を阻害しない範囲で高めに設
定することが望ましい。続いて、５５０℃〜７００℃で
１時間〜１０時間程度アニールし、拡散層の単結晶シリ
コンをシードとして、前記Ｐ＋ａ−Ｓｉ層をエピ成長さ
せ、結晶化する。この時、拡散層と接した部分は単結晶
化され、コンタクト側壁部等は多結晶化される。図２
（ｃ）は、前記層間絶縁膜206にＮ＋拡散領域上のコン
タクトホール209を開け、ＴｉＮ、ＴｉＷもしくはＴｉ
／ＴｉＮ等のバリア層210をスパッタ法もしくはＣＶＤ
法等で形成後、ブランケットＣＶＤ等によりＷ等の金属
層211を全面形成する工程である。前記バリア層はコン
タクト抵抗を下げるために、Ｔｉ等のコンタクトメタル
上にＴｉＮ等のバリアメタルを設けた構造が有効であ
る。さらに、コンタクトメタル及びバリアメタルを成膜
後、５５０℃〜７００℃程度で不活性ガスもしくは水素
ガス雰囲気中でアニールを施すことで、さらにコンタク
ト抵抗を下げることができる。尚、本実施例ではブラン
ケットＣＶＤ法でＷ等を全面形成する場合を例とした
が、本発明はこれに限定されるものではない。図２
（ｄ）は、前記金属層を全面エッチバックして、コンタ
クトプラグ212を形成後、Ａｌ−Ｃｕ等で金属配線213を
形成する工程である。
内にＮ−ｗｅｌｌ202及びＰ−ｗｅｌｌ203を形成後、Ｐ
＋拡散層204及びＮ＋拡散層205を形成し、層間絶縁膜20
6を形成する工程である。図２（ｂ）は、前記層間絶縁
膜206にＰ＋拡散領域上のコンタクトホール207を開け、
ボロンをドープしたＰ＋ａ−Ｓｉ層208を形成する工程
である。Ｐ＋ａ−Ｓｉ層の形成方法の一例としては、Ｃ
ＶＤ法で５２０℃〜５６０℃で、ＳｉＨ４（モノシラ
ン）等のシラン系のガスにＢ２Ｈ６（ジボラン）等のド
ーピングガスを混合し成膜する方法、プラズマＣＶＤ法
で１５０℃〜４００℃程度でＳｉＨ４（モノシラン）等
のシラン系のガスにＢ２Ｈ６（ジボラン）等のドーピン
グガスを混合し成膜する方法等がある。Ｂ２Ｈ６等のド
ーピングガスとシラン系反応ガスとの混合比は０．００
２５〜０．０１程度が望ましい。ａ−Ｓｉ中には前記ガ
ス比と対応した０．５原子数％〜２原子数％のボロンが
ドーピングされる。ａ−Ｓｉ中の不純物濃度を高めるこ
とは、コンタクト抵抗を低くする点で有効であることか
ら、上記混合比はエピ成長を阻害しない範囲で高めに設
定することが望ましい。続いて、５５０℃〜７００℃で
１時間〜１０時間程度アニールし、拡散層の単結晶シリ
コンをシードとして、前記Ｐ＋ａ−Ｓｉ層をエピ成長さ
せ、結晶化する。この時、拡散層と接した部分は単結晶
化され、コンタクト側壁部等は多結晶化される。図２
（ｃ）は、前記層間絶縁膜206にＮ＋拡散領域上のコン
タクトホール209を開け、ＴｉＮ、ＴｉＷもしくはＴｉ
／ＴｉＮ等のバリア層210をスパッタ法もしくはＣＶＤ
法等で形成後、ブランケットＣＶＤ等によりＷ等の金属
層211を全面形成する工程である。前記バリア層はコン
タクト抵抗を下げるために、Ｔｉ等のコンタクトメタル
上にＴｉＮ等のバリアメタルを設けた構造が有効であ
る。さらに、コンタクトメタル及びバリアメタルを成膜
後、５５０℃〜７００℃程度で不活性ガスもしくは水素
ガス雰囲気中でアニールを施すことで、さらにコンタク
ト抵抗を下げることができる。尚、本実施例ではブラン
ケットＣＶＤ法でＷ等を全面形成する場合を例とした
が、本発明はこれに限定されるものではない。図２
（ｄ）は、前記金属層を全面エッチバックして、コンタ
クトプラグ212を形成後、Ａｌ−Ｃｕ等で金属配線213を
形成する工程である。
【００１４】本発明に基づく半導体装置の電気的特性に
関し、以下に述べる。本発明によれば、層間絶縁膜の膜
厚１．５μｍ、コンタクト径０．５μｍのアスペクト比
３のコンタクトホールにおいて、コンタクト抵抗４０〜
６０Ω（Ｐ＋拡散層）、２０〜３０Ω（Ｎ＋拡散層）を
実現できた。また、Ａｌ配線後５２５℃３０分のアニー
ルを施しても、接合リーク等の特性劣化を生ずることも
なく、熱的にも安定なコンタクト構造を実現できた。
関し、以下に述べる。本発明によれば、層間絶縁膜の膜
厚１．５μｍ、コンタクト径０．５μｍのアスペクト比
３のコンタクトホールにおいて、コンタクト抵抗４０〜
６０Ω（Ｐ＋拡散層）、２０〜３０Ω（Ｎ＋拡散層）を
実現できた。また、Ａｌ配線後５２５℃３０分のアニー
ルを施しても、接合リーク等の特性劣化を生ずることも
なく、熱的にも安定なコンタクト構造を実現できた。
【００１５】以上述べたように、本発明に基づく半導体
装置及びその製造方法によれば、Ｐ＋拡散層、Ｎ＋拡散
層共、優れたコンタクト特性を有する半導体装置を簡便
なプロセスでしかも低温形成することができる。
装置及びその製造方法によれば、Ｐ＋拡散層、Ｎ＋拡散
層共、優れたコンタクト特性を有する半導体装置を簡便
なプロセスでしかも低温形成することができる。
【００１６】尚、本発明は、図１及び図２の実施例に限
らず、半導体素子のコンタクト構造全般に広く応用でき
る。
らず、半導体素子のコンタクト構造全般に広く応用でき
る。
【００１７】
【発明の効果】以上述べたように、本発明によればコン
タクト径がサブミクロン以下でアスペクト比が高いコン
タクトホールに対して、Ｐ＋拡散層、Ｎ＋拡散層共、低
抵抗でオーミック性の優れたコンタクト構造が形成可能
となった。更に本発明によれば、従来のようなコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となり、より簡便な
プロセスで、６００℃〜７００℃程度以下の低温プロセ
スで優れたコンタクト特性を実現できるようになった。
更に、不純物の再分布、熱ストレスによるダメージ等を
生ずることもなく、優れた特性を再現良く実現できるよ
うになった。
タクト径がサブミクロン以下でアスペクト比が高いコン
タクトホールに対して、Ｐ＋拡散層、Ｎ＋拡散層共、低
抵抗でオーミック性の優れたコンタクト構造が形成可能
となった。更に本発明によれば、従来のようなコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となり、より簡便な
プロセスで、６００℃〜７００℃程度以下の低温プロセ
スで優れたコンタクト特性を実現できるようになった。
更に、不純物の再分布、熱ストレスによるダメージ等を
生ずることもなく、優れた特性を再現良く実現できるよ
うになった。
【図１】本発明の実施例における半導体装置の断面図で
ある。
ある。
【図２】本発明の実施例における半導体装置の製造工程
図である。
図である。
【図３】従来の半導体装置の製造工程図である。
101,202,302 ・・・ Ｎ−ｗｅｌｌ 102,304 ・・・ Ｐ＋拡散層 103,206,306 ・・・ 層間絶縁膜 104 ・・・ コンタクト部 105,208 ・・・ Ｐ＋Ｓｉ層 107 ・・・ コンタクトプラグ 108,213,310 ・・・ 金属配線 201,301 ・・・ 半導体基板 203,303 ・・・ Ｐ−ｗｅｌｌ 205,305 ・・・ Ｎ＋拡散層 207,209,307 ・・・ コンタクトホール 212 ・・・ コンタクトプラグ
Claims (4)
- 【請求項１】 半導体基板と、前記半導体基板の所定領
域に形成された不純物領域と、前記不純物領域の上部に
開孔部を有する層間絶縁膜と、前記開孔部内の少なくと
も前記不純物領域と接した領域に形成した不純物をドー
プしたエピタキシャルシリコン層を少なくとも有するこ
とを特徴とする半導体装置。 - 【請求項２】 前記不純物をドープしたエピタキシャル
シリコン層が、ボロンを０．５〜２原子数％含むことを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体基板に拡散層を形成する工程と、
前記拡散層を覆う層間絶縁膜を形成する工程と、前記拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、前
記コンタクト孔内及び前記層間絶縁膜上に不純物をドー
プした非晶質シリコン層を被着する工程と、前記非晶質
シリコンを固相成長法により結晶化する工程と金属配線
層を形成する工程を少なくとも有することを特徴とする
半導体装置の製造方法。 - 【請求項４】 前記非晶質シリコンを前記拡散層をシー
ドとして固相成長させることを特徴とする請求項３記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789792A JPH0620944A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789792A JPH0620944A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620944A true JPH0620944A (ja) | 1994-01-28 |
Family
ID=16038977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17789792A Pending JPH0620944A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620944A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620078A (en) * | 1994-12-09 | 1997-04-15 | Tsubakimoto Chain Co. | Stroke control device for an actuator rod of a linear actuator |
| KR100259872B1 (ko) * | 1996-06-26 | 2000-06-15 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치 및 그 제조방법 |
| KR100261864B1 (ko) * | 1996-12-18 | 2000-07-15 | 김영환 | 반도체 소자의 금속 콘택 형성방법 |
| KR100268794B1 (ko) * | 1997-06-30 | 2000-10-16 | 김영환 | 반도체 소자의 도전 배선 형성방법 |
| KR100426490B1 (ko) * | 1996-12-28 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
-
1992
- 1992-07-06 JP JP17789792A patent/JPH0620944A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620078A (en) * | 1994-12-09 | 1997-04-15 | Tsubakimoto Chain Co. | Stroke control device for an actuator rod of a linear actuator |
| KR100259872B1 (ko) * | 1996-06-26 | 2000-06-15 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치 및 그 제조방법 |
| KR100261864B1 (ko) * | 1996-12-18 | 2000-07-15 | 김영환 | 반도체 소자의 금속 콘택 형성방법 |
| KR100426490B1 (ko) * | 1996-12-28 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
| KR100268794B1 (ko) * | 1997-06-30 | 2000-10-16 | 김영환 | 반도체 소자의 도전 배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0620944A (ja) | 半導体装置及びその製造方法 | |
| JPH0215620A (ja) | 半導体装置の製造方法 | |
| JP2848333B2 (ja) | 半導体装置の製造方法 | |
| JPH04367277A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JPH0620991A (ja) | 半導体装置及びその製造方法 | |
| JP3125789B2 (ja) | 半導体装置の製造方法 | |
| JPS6156461A (ja) | 絶縁層上のｍｉｓ型電界効果トランジスタ及びその製造方法 | |
| JPS6324668A (ja) | 半導体装置 | |
| JPH10303207A (ja) | 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0620996A (ja) | 半導体装置及びその製造方法 | |
| JPH0466108B2 (ja) | ||
| KR940005708B1 (ko) | 반도체집적회로용 금속배선의 제조방법 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 |