JPH06196865A - キャップ付き貫通孔を備えた多層セラミック基板とその製造方法 - Google Patents

キャップ付き貫通孔を備えた多層セラミック基板とその製造方法

Info

Publication number
JPH06196865A
JPH06196865A JP5201319A JP20131993A JPH06196865A JP H06196865 A JPH06196865 A JP H06196865A JP 5201319 A JP5201319 A JP 5201319A JP 20131993 A JP20131993 A JP 20131993A JP H06196865 A JPH06196865 A JP H06196865A
Authority
JP
Japan
Prior art keywords
hole
cap
ceramic
layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5201319A
Other languages
English (en)
Other versions
JPH0789596B2 (ja
Inventor
John U Knickerbocker
ウルリッチ ニッカボッカ ジョン
Charles H Perry
ハンプトン ペリー チャールズ
Donald R Wall
レネ ウオール ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06196865A publication Critical patent/JPH06196865A/ja
Publication of JPH0789596B2 publication Critical patent/JPH0789596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 転移用のキャップを設けることにより、多層
セラミック基板に起こりがちな貫通孔接続部でのオープ
ンを除去する。 【構成】 少なくとも部分的に金属性物質で満たされた
貫通孔（３４）を持つ少なくとも一つの内部層（３２）
と、少なくとも部分的にセラミック物質と金属性物質と
の混合物である複合物質で満たされた貫通孔（４２）を
持つ少なくとも一つの封印層（４０）を備え、上記内部
層の貫通孔と上記封印層の貫通孔が位置合わせされ、位
置合わせされた貫通孔の間に挿入された物質よりなるキ
ャップ（４６）を持つ多層セラミック基板、及びその製
造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層セラミック基板に関
するもので、とくに電子工業用途の実装技術に有用な多
層セラミック基板と、その種の基板を製造する方法に関
する。この出願は、ニッカボッカ他による米国特許出願
書番号 ０７/９４９,５９５、すなわち、「組成内容に
段階差を持つ貫通孔を備えた多層セラミック基板とその
製造方法」と関連して提出されるものである。
【０００２】
【従来の技術】ガラス、セラミック、ガラスセラミック
（以下単にセラミックとよぶ）による構造物は、通常望
ましい形として多層構造をとり、電子基板や装置の製造
に用いられる。多くの異なった構造のものが使用でき、
これらの構造のいくつかを以下に述べる。例えば、多層
のセラミック回路基板は、電子導体として作動する回路
をパターンとして焼きつけた金属の層が、絶縁体として
作動するセラミック層の間にはさまれた構成をとること
がある。基板は、半導体集積回路、コネクタ導線、コン
デンサ、抵抗、カバー等をつけるための末端回路つきで
設計することも可能である。埋め込まれた導体層間の相
互連絡は、薄片にする前に形成された個々のセラミック
基板内につくられた、金属性のペーストで満たされた穴
によって形成される貫通孔によって可能であり、これを
焼結することにより高密度の金属になり、金属導体の間
を相互に結ぶ機能を果たす。
【０００３】一般的に、通常のセラミック構造は、セラ
ミック微粒子、熱可塑性のポリマ接合剤、可塑剤、溶剤
を調合してできる焼結前のセラミックの薄片でつくられ
る。この組成物は、セラミックのシート又は細長い片に
薄く延ばされるか型に流しこまれて作られ、その後、溶
剤を蒸発させた結果、凝集し、型くずれしない、順応性
のあるグリーン・シートになる。累層、積み上げ、薄層
化を経て打ち抜いた後、セラミック薄片は、ポリマ接合
樹脂を追い出すに充分な温度で熱せられ、セラミック微
粒子は焼結されて高密度のセラミック基板になる。
【０００４】電子基板を構成する際に使われる電気導体
には、モリブデン又はタングステンのような融点の高い
金属か乃至は金のような貴金属（腐食しない金属）を使
うことができる。しかし、銅又はその合金物のような電
気抵抗値が低くコストの安い導体を使うことがより望ま
しい。
【０００５】現在最高水準のセラミック基板は、クマー
他による米国特許４３０１３２４で開示されている、き
ん青石(cordierite)ガラスセラミック微粒子物質で作ら
れている。これらの基板は誘電定数が約５で、シリコン
に近い熱膨張係数を示す。なお、信号伝搬速度は誘電定
数の平方根に反比例するから、信号伝搬速度を上げるた
めに誘電定数の低い物質で基板を製造するのが望まし
い。
【０００６】きん青石(cordierite)ガラスセラミック材
料ができるまえ何年もの間、小型電子工業用途の実装に
はアルミナが必要を満たすに充分な誘電物質であった。
しかし、アルミナは、誘電定数が１０に近く、信号伝搬
の遅延と信号対雑音比の低下をもたらす。さらに、アル
ミナは熱膨張係数がシリコンの約２倍あり、実装物の熱
疲労抵抗値に影響する。しかし、低度の用途にはアルミ
ナは（誘電定数が１０またはそれ以下の同様の物質も含
めて）今後もしばらく使われよう。
【０００７】
【発明が解決しようとする課題】我々は、多くの多層セ
ラミック物質とその物質から製造される基板に広くあて
はまる困難な問題を発見した。貫通孔がセラミック材質
に完全に密封しないこと、またそのことにより、金属性
の貫通孔と土台のセラミック物質との間に隙間（ギャッ
プ）ができる可能性があることは、他の人々によっても
発見されている。このギャップは製造された基板の気密
性を減じ、また処理工程中に液体が基板にしみ出るので
好ましくない。したがって、フアルーク他による米国特
許５０７３１８０（本明細書はこれを参照し、かつ包含
する）で、多層セラミック基板の少なくとも一番上の層
を金属及びセラミック（ガラスを含む）物質よりなる複
合貫通孔物質で封印することが提案された。内部の貫通
孔は基本的にはすべて金属である。シウタによる米国特
許４５９４１８１が教えるように、金属貫通孔の収縮を
抑制するために、内部層貫通孔には少量のアルミナ又は
他の成分を含むことも可能である。
【０００８】我々が発見したことは、封印層の複合貫通
孔と内部層の金属性貫通孔との接続部、及び/または、
内部貫通孔と土台のセラミックの接続部で、焼結工程中
に熱膨張係数の差異と収縮反応に若干の違いがあり、そ
のため、基板を焼結した後の工程で熱ストレスをかけた
ときに接続部が疲労衰弱を起こしやすくなることであっ
た。その結果、上記の接続部で修理不能なオープンが起
こりうる。網状になった配線にオープンがあり迂回路を
とりえない場合は、その基板全体は廃棄せざるをえな
い。
【０００９】従って、本発明の目的の一つは、熱による
疲労で起こるこの種のオープンができない基板を作るこ
と、また、本発明のもう一つの目的は、そのような基板
を製造するプロセスをつくることである。付図ととも
に、以下に本発明を説明し、上記及び他の目的もあきら
かにする。
【００１０】
【課題を解決するための手段】本発明の目的は、第一の
側面即ち電子工業用途のために、以下からなる多層セラ
ミック基板を作ることで達成される。 （Ａ）金属性物質で少なくとも部分的に満たされた貫通
孔を持つ少なくとも一つの内部層と、（Ｂ）セラミック
物質と金属性物質との混合物である複合物質で少なくと
も部分的に満たされた貫通孔を持つ少なくとも一つの封
印層（そこでは、内部層の少なくとも一つの貫通孔と、
封印層の少なくとも一つの貫通孔が位置合わせされてい
るもの）と、（Ｃ）位置合わせされた貫通孔の間に挿入
された物質より成るキャップ。
【００１１】本発明の目的の第二の側面として、電子工
業用途の多層セラミック基板を製造する方法を提供す
る。その製造方法とは下記からなる。 （Ａ）金属性物質で少なくとも部分的に満たされた貫通
孔を持つ少なくとも一つの焼結前の内部層を作ること、
（Ｂ）セラミック物質と金属性物質の混合物である複合
物質で少なくとも部分的に満たされた貫通孔を持つ少な
くとも一つの焼結前の封印層を作ること、（Ｃ）内部層
即ちスクリーニング層の少なくとも一つの貫通孔に、あ
る物質より成るキャップをつけること、（Ｄ）内部層の
少なくとも一つの貫通孔と封印層の少なくとも一つの貫
通孔とが位置合わせされるように、また、位置合わせさ
れた貫通孔の間にキャップが入るように内部層と封印層
とを重ね合わせること、（Ｅ）内部層と封印層とを焼結
して多層セラミック基板を作ること。
【００１２】本発明は、電子工業用途の為の多層セラミ
ック基板に適用される。本発明を具体化するに当たって
望ましいのは、ガラスセラミックの層と銅の貫通孔で構
成された多層セラミック基板である。しかし、本発明
は、他の物質の組み合わせ、例えば、セラミック添加物
を含むボロシリケートガラスのような低温で作られた多
層セラミック（いわゆるガラス・プラス・セラミック）
基板と他の物質、例えばパラジウム、金、銀との組み合
わせにも適用できると考えられる。もう一つの例を上げ
ると、アルミナの基板は、典型的にはタングステン又は
モリブデンの内部貫通孔、及び、タングステン又はモリ
ブデンとガラスでできた封印用貫通孔からなる。これら
二種類の貫通孔の接点にはストレスがより多くかかる可
能性がある。従って、これらの物質を使用する場合に
は、本発明による転移用のキャップが付いた層を使うの
が有用であろう。
【００１３】図１には、多層セラミック（以後ＭＬＣと
よぶ）基板１０にこれまでの技術による多層の構成が図
示してある。内部層１２に貫通孔１４があり導体金属で
満たされている。広く知られているように、通常、内部
層１２は複数あり、これにより実質的に基板内のすべて
の配線が行われている。さらに、基板の抵抗値を最少に
抑える為に、貫通孔１４とすべての配線は、ほとんどの
場合導体金属で作られる。さらにわかったことは、アル
ミナのようなある種のセラミック添加物又は他の合金の
添加物、及び/または、有機性添加物は、導体金属の収
縮を、その周囲の土台のセラミックの収縮にほぼ等しく
するように制御するうえで役に立つことである。これら
他の添加物は、その添加物の果たす機能や必要性に応じ
てＰＰＭからパーセントの巾で存在することができる。
勿論よく知られているように、無機性の添加物を増やす
と、焼成した金属導体の抵抗値を上げるので、これらの
添加物は最少にするのが望ましい。貫通孔１４に使用す
る組成をどう正確に決めるかは、この技術に通暁した人
の能力次第である。
【００１４】上述のように、例えばアルミナのような添
加物を加えても、貫通孔１４とセラミック１８の間にギ
ヤップ１６が形成される場合がある。処理工程中に液体
の侵入を防ぐため、また一方、基板１０の気密性を保つ
為に基板１０に封印層２０を加えることもできる。図１
からわかるように貫通孔２２とセラミック２４の間には
ギャップがない。封印層２０の貫通孔２２はセラミック
物質と導体金属からなる複合物質である。複合貫通孔と
よばれるものが作られるのは、焼成中にセラミック２４
に非常に近い程度に収縮させることと、セラミック２４
に近い熱膨張率（ＴＣＥ）を得る設計をするためであ
る。これを成し遂げる為に、貫通孔２２は体積でおそら
く５０％又はそれ以上の非常に高いガラスを含む必要が
ある。従って、貫通孔２２はセラミック２４のＴＣＥに
近似するが、貫通孔２２のＴＣＥは貫通孔１４のＴＣＥ
とはかなり異なる。
【００１５】我々は、貫通孔１４と２２、及び貫通孔１
４とセラミック土台の間のＴＣＥの違い、また、二つの
貫通孔（１４と２２）の金属導体の内容の違いによっ
て、貫通孔１４と２２の接続点２６でのストレスが増す
ことを発見した。温度周期テスト中に接続点２６は熱疲
労を起こすことがあり、その結果、接続点２６またはそ
の周辺で貫通孔に亀裂を起こし、貫通孔１４と２２がそ
の一部を構成する電子配線網にオープンが生じる原因に
なる。
【００１６】従って、我々は、本発明により内部層と封
印層の間に転移用キャップの層を設けることを提案す
る。
【００１７】図２に、本発明によるＭＬＣ基板３０を示
す。基板３０には金属性物質で少なくとも部分的に満た
された貫通孔３４を持つ少なくとも一枚の内部層３２が
ある。貫通孔３４とセラミック３６との間にはギャップ
３８ができるかもしれない。基板３０にも、セラミック
物質と金属性物質との混合物質である複合物質で少なく
とも部分的に満たされた貫通孔４２を持つ少なくとも一
枚の封印層４０がある。予期どうり、層４０の貫通孔４
２とセラミック４４の間にはギャップがない。貫通孔３
４は貫通孔４２と位置合わせされている。本発明によ
り、位置合わせされた貫通孔３４と４２の間に挿入され
た物質よりなるキャップ４６がある。キャップ４６は位
置合わせされた貫通孔３４と４２の片方または両方には
み出すこともありうる。図２に示したように、キャップ
４６が貫通孔３４と４２の両方に少しはみ出している。
以下に詳細に説明するように、キャップ４６は、位置合
わせされた貫通孔３４と４２の間の転移（transition）
を助ける役割がある。
【００１８】キャップ４６の組成は貫通孔３４と同じ金
属組成を持つものから、複合貫通孔４２の組成に近いも
のまでありうる。先述したように、収縮と抵抗値を制御
するために、金属性貫通孔３４はあるセラミック物質、
及び/または、他の添加物を含有してもよい。貫通孔３
４がセラミック物質の添加物を含有する場合は、その添
加物の量は貫通孔４２よりもずっと少ない量でなければ
ならない。同様に、キャップ４６はセラミック物質の添
加物も少量含有していてもよい。必要ならば、キャップ
４６は、金属性物質とセラミック物質の混合物をも含有
しても良い。しかし、この場合、貫通孔４２よりもセラ
ミックの量は少なく金属の量が多くなければならない。
後者の場合、キャップ４６は、金属性貫通孔３４より金
属性物質は少なくなくてはならない。
【００１９】図では説明を簡単にする為に各層に一つの
貫通孔だけを示したが、実際には各層には貫通孔が複数
ある。同様に、層３２と４０に、ある物質を挿入したキ
ャップ４６を持つ一対の位置合わせされた貫通孔を示し
たが、これも複数あるのが普通であろう。
【００２０】図３に、本発明によるＭＬＣ基板５０を示
した。基板５０は、金属性物質で少なくとも部分的に満
たされた貫通孔５４を持つ内部層５２が少なくとも一つ
ある。貫通孔５４とセラミック５８の間にギャップ５６
ができるかもしれない。基板５０には、基板３０の貫通
孔４２に類似した複合物質で少なくとも部分的に満たさ
れた貫通孔６２を持つ封印層６０が少なくとも一つあ
る。内部層５２の貫通孔５４は、封印層６０の貫通孔６
２と位置合わせされている。基板５０には、位置合わせ
された貫通孔５４と６２の間に挿入された、ある物質で
できたキャップ６４がある。図２の場合と同様、キャッ
プ６４は位置合わせされた貫通孔５４と６２の片方か両
方にはみ出していても良い。
【００２１】貫通孔５４と６２の組成は、基板３０の貫
通孔３４と４２に対応して実質的に同じ組成である。し
かし、キャップ６４の組成は基板３０のキャップ４６と
は少々異なる。キャップ６４はセラミック物質と金属性
物質の混合された複合物質である。両物質（セラミック
物質と金属性物質）の混合比率は、複合貫通孔６２と同
じでも良い。必要ならば、キャップ６４のセラミック物
質の量は複合貫通孔６２に比べてかなり減らすことも可
能（金属性物質の量をその分増やすことになる）である
が、それでも、貫通孔５４のセラミック物質の量よりは
多い量であろう。
【００２２】基板３０と５０は、単品(stand alone pro
ducts)に使うのにふさわしい。つまり、基板の上部だけ
を封印するなら基板３０が使われよう。逆に、基板の下
部だけを封印するなら基板５０が使われよう。実際的に
は、図４に示すように、基板３０と５０が両方使われて
基板７０として一つの基板が形成されるであろう。すな
わち、封印層４０と６０がそれぞれ上部と下部つまり基
板の外側を形成する。層４０と６０の内側にはそれぞれ
内部層３２と５２がある。
【００２３】内部層３２と５２は、基板７０の内部配線
を実際的に全て担っているので、複数あっても良いし複
数あるのが普通である。封印層も複数あるのが望まし
い。
【００２４】本発明にとって、キャップ４６と６４の大
きさも重要である。図８に示す基板３０の拡大図で説明
する。グリーン・セラミックのシートに貫通孔をあける
とき（例えばパンチで）、パンチが最初に入る側の穴よ
りも貫通孔の抜ける側の方が通常大きくなる。従って、
もし層４０が２００の側から穴があけられたとしたら、
貫通孔４２の穴は２０２の側の方が大きくなろう。同様
に、貫通孔４２に位置合わせされる貫通孔３４で、貫通
孔４２に合わされる側は貫通孔４２よりも直径が小さ
い。良い結果を得るためには、キャップ４６は、貫通孔
４２のパンチの抜けた側の穴の全体の寸法にかぶさるの
が良い。一般的な原則として、キャップの大きさは合接
された貫通孔のパンチの出口側即ち横の広がりの最も大
きい方と少なくとも同じ広がりを持つのが良い。もしそ
う望むなら、キャップはこの寸法よりも大きくても良
い。
【００２５】この一般原則の変形が図２と３のそれぞれ
に対応するものとして図９と１０に示してある。図９
で、貫通孔３４は金属性のペーストで部分的に満たさ
れ、貫通孔の残りの部分はキャップ４６'で満たされて
いる。本発明の機能を発揮する為には、キャップ４６'
の組成は封印層貫通孔４２よりもセラミック物質が少な
く金属性物質が多いが内部層貫通孔３４よりも金属性物
質の少ない複合物質である。焼結後に、貫通孔３４にギ
ャップ３８があらわれるが、キャップ４６'には出な
い。貫通孔３４とキャップ４６'を持つ層３２は、図７
の説明で詳しくのべる二重スクリーニングによって形成
することができる。図１０に示すように、貫通孔５４は
金属性ペーストで部分的に満たされ、残りはキャップ６
４'で満たされている。キャップ６４'の組成は図３のキ
ャップ６４と同じである。図９と１０で示したやりかた
は、比較的厚いグリーン・シートを使うときに特に利点
がある。
【００２６】
【作用】我々が発見したことは、位置合わせされた貫通
孔の間にキャップを挿入する事により、位置合わせされ
た貫通孔の接合点で通常発生するストレスは顕著に減少
し、以前あったオープンの問題を実質的に除去できるこ
とである。
【００２７】我々はある特定の原理に拘泥はしないが、
キャップは以下に述べる理由で有用性があると考える。
一つの不良の接続点が封印層貫通孔と内部層貫通孔の間
にあったとすれば、本発明により、二つの良好な接続点
（封印層貫通孔とキャップの間及びキャップと内部層貫
通孔の間に）が可能になる。特に重要なことは、接続点
における接面の面積が２.５倍増加することである。接
面面積がふえると接続点をつなぐ導体フイラメントのス
トレスを減少させ、その結果冶金学上もコンタクトの寿
命を延ばすことにつながる。この原理的な改善には以下
の三点の相乗効果がある。 （１）物理的にしっかりした構成により、セラミックが
固着され、接合部のとめられ方の有用性が大きいこと、
（２）キャップに中間タイプのペーストを使うことによ
り、貫通孔のタイプで組成内容に変化をつけられるこ
と、（３）貫通孔をより適切に満たす追加のペーストを
加え、金属性パーテイクルの密度の高い焼結前の薄片を
つくることができること。
【００２８】図５Ａに本発明のもう一つの応用を示す。
図２では複合貫通孔４２を持つ封印層４０と、金属性貫
通孔３４を持つ内部層３２を説明した。位置合わせされ
た貫通孔３４と４２に挿入された形でキャップ４６があ
る。このようなキャップが必要な接合部が複数要る場合
があるであろう。つまり、図示したように貫通孔８４を
持つ一枚追加された内部層８２がある。位置合わせされ
た貫通孔３４と８４の間にキャップ８６があり、キャッ
プ８６は前述した物質から選ばれて作られる。図５Ａで
は、内部層８２は内部層３２に隣接している。キャップ
が挿入される場合には内部層を分離した方が望ましい場
合があろう。つまり、図５ＢのＭＬＣ基板９０に示した
ように、内部層３２と内部層９２が、少なくとももう一
枚の、通常は数枚の内部層によって切り離されている。
内部層９２は内部層９４に隣接している。位置合わせさ
れた貫通孔９６と９８の間にキャップ９９が挿入されて
いる。基板９０の中でところどころに、このような組み
合わせで貫通孔を結び付けるのは有用な方法であると思
われる。
【００２９】本発明によるＭＬＣ基板の製造の工程を図
６と７を使って説明する。図６で焼結まえの封印層と内
部層とを重ねるまえのＭＬＣ基板１００を示す。封印層
４０には複合貫通孔ペーストで満たされた貫通孔４２が
ある。図８で説明したように、貫通孔を作る作業上、封
印層４０の打ち抜き出口側２０２は貫通孔の開口部がよ
り大きい。貫通孔を満たす（例えばスクリーニングによ
り）のは、打ち抜き出口側から行う方が利点が多いこと
がわかった。貫通孔４２がペーストでスクリーンされた
後に、貫通孔４２の打ち抜き出口側に、スクリーニング
によってキャップ４６がつけられる。つまり、貫通孔４
２は、まず、適切な貫通孔組成物で満たされ、次に、ペ
ーストはキャップ用の物質に替えられ、焼結まえの層４
０がもう一度スクリーンされる。これをツーパス・スク
リーニングとよぶ。同様に、焼結前の内部層貫通孔３４
は異なった貫通孔ペーストで満たされる。必要に応じそ
の他の内部層が作られよう。ただし、キャップ４６は、
封印層４０の貫通孔４２の上だけに付けられたことを特
に言及しておきたい。
【００３０】基板１００の下部では封印層６０に複合貫
通孔ペーストで満たされた貫通孔６２がある。貫通孔６
２は、封印層６０の打ち抜き出口２０４の側から満たさ
れたものである。内部層５２には打ち抜き出口２０６か
ら詰められた金属性ペーストで満たされた貫通孔５４が
ある。ペーストが変わり、二回目のパスでキャップ６４
が貫通孔５４につけられる。
【００３１】その後、焼結前の層は重ねられ、貫通孔は
位置合わせされ、それぞれの貫通孔にキャップ４６と６
４が挿入される。その後、基板１００は焼結される。
【００３２】図７に示すもう一つの方法でＭＬＣ基板を
作ることも可能である。基板１１０は図６での基板１０
０と同様に作られるが、キャップ４６は内部層３２の打
ち抜き入口側２０８につけられている。同様に、キャッ
プ６４は封印層６０の打ち抜き入口側２１０につけられ
ている。内部層３２と封印層６０に関しては、貫通孔３
４と６２は、前述したように、打ち抜き出口側からそれ
ぞれの適切な貫通孔ペーストを満たしたものである。焼
結まえの層は乾燥され、表裏が返され、次に、キャップ
４６と６４が打ち抜き入口側につけられる。この種のス
クリーニング工程を両面スクリーニングとよぶ。その
後、焼結前の層は重ねられ、図６で説明したように焼結
される。
【００３３】図６と７で示した工程は効率、品質及びコ
ストの観点から最善の方法と考えられる。勿論、キャッ
プをつける工程のいくつかをツーパス・スクリーニング
で、残りの工程を両面スクリーニングで行うことも可能
ではある。また、例えば、キャップの第一の部分を上部
の封印層の打ち抜き出口にツーパス・スクリーニングを
用い、さらに、キャップの第二の部分を封印層の直下に
ある内部層の打ち抜き入口側に両面スクリーニングの方
法でつけることも可能である。これらの応用も本発明の
範囲に入ると理解されたい。
【００３４】本発明を具体化するにあったては、ＭＬＣ
基板を作っている土台のセラミックと、複合貫通孔とキ
ャップを作っているセラミックを、前述のクマー他によ
る米国特許４３０１３２４で開示されている、きん青石
(cordierite) とゆうき石(spodumene)のガラスセラミ
ック物質から選ぶのが望ましい。他のガラスセラミック
物質には、例えば、ユークリプタイト(eucryptite)と灰
長石(anorthite)がある。ガラスセラミック物質とは、
はじめの物質はガラスであるが、加熱することにより、
ガラス質が除去され(devitrification)、少なくとも部
分的に結晶する物質として認知された物質のことであ
る。表Ｉ及びIIに数例を挙げる。
【００３５】複合貫通孔に使われるガラスセラミック
は、セラミック土台のそれと同じ必要はなく、また、封
印層の貫通孔に使うガラスセラミックはキャップ又は内
部層の貫通孔と同じである必要もない（以下に述べるよ
うに、内部層がガラスセラミック物質を含有していれ
ば）。ガラスセラミック物質をどう選ぶかは、耐久性、
収縮特性とＴＣＥによって決まる。また、複合貫通孔の
収縮反応を制御する為に、セラミック又は他の添加物
（アルミナはその一例）を加えることも望ましい。
【００３６】収縮とＴＣＥを制御する為に、内部層の貫
通孔もセラミック物質を含有してよい。そのようなセラ
ミック物質にはアルミナ（先述したように）、及び/ま
たは、ガラスセラミック物質がある。内部層の貫通孔が
セラミック物質を含んでいる場合、その量は封印層の貫
通孔に含まれているよりも少量でなければならない。
【００３７】封印層の貫通孔の最も望ましい組成は、体
積比でガラスセラミックが４０ないし９０％、金属物質
が６０ないし１０％で、最も望ましい金属は銅であるこ
とが確かめられている。キャップの組成は信頼性と抵抗
値の適正なバランス及び基板内の位置によって変わりう
る。即ち、いくつかの図で示したように、キャップが基
板の上部にある場合は、キャップの組成は内部層貫通孔
と同じ組成でよい。一方、キャップはガラスセラミック
物質と金属性物質から成る複合組成（この場合、ガラス
セラミックの量は最大で体積比約５０％）でもよい。キ
ャップが基板の下部にある場合には、キャップはガラス
セラミック物質と金属性物質から成る組成を持つ。最少
量として、キャップは、適正な収縮正を確保する為に、
体積比でガラスセラミックが約６％あるいは低くて４％
あることが望ましい。ガラスセラミックの最大量は封印
層の複合貫通孔、即ち前述のように、体積比で４０乃至
９０％位まで高くてもよい。
【００３８】
【実施例】本発明の効果を実証するために、数種類のＭ
ＬＣガラスセラミック基板を製造した。
【００３９】ヘロン他による米国特許４２３４３６７で
開示されている通常の方法で焼結前のガラスセラミック
の薄片を用意した。薄片には全部で６９層ある。上部の
四層と下部の四層は封印層で、固形体の体積比で銅（パ
ーテイクルサイズは主として0.6ー1.5ミクロン）が４０
％と、結晶可能ガラス（平均パーテイクルサイズは3.5
ミクロン）が６０％で組成されたペーストで満たされた
貫通孔がある。ペーストには通常の結合剤やフロー制御
剤等を含有する。
【００４０】七枚の薄片には、第四番目の封印層の貫通
孔の打ち抜き出口側にツーパス・スクリーニングで複合
物質より成るキャップをつけた。複合ペースト物質は、
固形体の体積比で銅（パーテイクルサイズは主として5.
1ー7.5ミクロン）が５５％と、結晶可能ガラス（平均パ
ーテイクルサイズ3.5ミクロン）が４５％の組成であ
る。
【００４１】八枚の薄片には、上部の四枚の封印層の次
にある一番目の内部層の打ち抜き入り口側に両面スクリ
ーニングで複合物質から成るキャップをつけた。複合キ
ャップ物質の組成は、上記の七枚の薄片と同じものであ
る。
【００４２】七枚の薄片をもう一組作り、五番目の層
（上部の四枚の封印層の次の層）の貫通孔を、前述した
ように、銅５５％と結晶可能ガラス４５％からなる複合
ペーストで満たした。この層の打ち抜き出口側の貫通孔
にツーパス・スクリーニングで金属性キャップをつけ
た。金属性キャップの組成は０から４００ｐｐｍの範囲
のアルミナでコーテイングされた銅の粒子を持った銅
（パーテイクルサイズは主に5.1ー7.5ミクロン）であ
る。この貫通孔の組成は封印層の貫通孔に最もふさわし
いというものではないが、これらの基板において、一定
の機能を果たすものではある。
【００４３】最後に、１００枚の薄片において、薄片の
中央に近い内部層の金属性（銅）貫通孔の打ち抜き入り
口側に両面スクリーニングで複合金属より成るキャップ
をつけた。この複合物質は銅５５％と結晶可能ガラス４
５％である。全ての薄片に使った結晶可能ガラスは、表
Ｉ及びIIから選んだものである。
【表１】 ガラスセラミック組成（重量％） 1 2 3 4 5 6 7 8 9 10 SiO2 55.0 54.5 54.5 52.3 57.8 60.0 50.0 53.9 54.0 55.0 Al2O3 21.1 21.0 21.0 19.7 22.2 18.2 22.9 20.7 21.0 21.0 MgO 22.3 19.8 19.8 24.0 16.0 17.8 22.2 19.6 19.0 18.0 B2O3 1.3 1.0 1.0 1.0 1.0 1.0 1.1 1.0 1.0 1.0 P2O5 0.3 2.7 2.7 3.0 3.0 3.0 1.8 2.8 3.0 3.0 C3O2 1.0 MnO 1.0 ZrO2 2.0 CaO 2.0 NiO 2.0 Li2O Fe2O3 Na2O TiO2 ZnO CuO
【表2】 ガラスセラミック組成（重量％） 11 12 13 14 15 16 17 18 19 20 SiO2 60.0 54.5 57.0 55.0 47.0 53.9 54.0 54.5 54.0 54.0 Al2O3 17.0 20.0 21.0 21.0 33.5 20.8 22.0 21.3 22.0 21.0 MgO 18.0 20.0 20.0 22.0 13.5 19.6 20.0 19.9 20.0 22.0 B2O3 1.0 1.0 1.0 2.0 3.0 1.0 1.0 1.0 1.0 1.0 P2O5 3.0 1.5 1.0 3.0 2.7 2.0 2.8 2.0 C3O2 MnO ZrO2 2.0 CaO 1.0 NiO Li2O 1.0 Fe2O3 2.0 Na2O 1.0 TiO2 1.0 ZnO 1.0 CuO 2.0
【００４４】次に、薄片は以下に述べる方法で焼結され
る。温度は、湿式Ｎ2の雰囲気の下で、摂氏７０５ー７
２５度に上げられ、接合剤は蒸気中(steam ambient)の
雰囲気の下で消散される。その後、雰囲気はガス形成(f
orming gas)雰囲気にとって替わられ、温度はＮ２下摂
氏９７５度まで上げられる。次に、雰囲気は蒸気中に替
えられ、この第二ステップが完了するまで摂氏９７５度
での加熱が続けられる。その後、薄片は、はじめ蒸気
中、それからＮ2で冷却される。
【００４５】焼結工程の後、全ての基板の切片をとって
調べた。キャップ物質を持つ接続部は良好に接合され構
造的に欠陥がないことがわかった。従って、封印層と内
部層の間に、ある物質より成るキャップを挿入すること
は、封印層から内部層への転移のストレスを減少させ、
オープンを生じる可能性を減少させることになると考え
られる。
【００４６】
【発明の効果】本発明は、以上に説明したように、内部
層と封印層の間に転移用のキャップを設けることによ
り、合接された貫通孔の接合点で通常発生するストレス
を減少させ、オープンの問題を除去することができる。
【図面の簡単な説明】
【図１】これまでの技術による多層セラミック基板の断
面図の一部を示す。
【図２】本発明による一番目の具体化でキャップと封印
層が基板の上部にある多層セラミック基板の断面図の一
部を示す。
【図３】本発明による二番目の具体化でキャップと封印
層が基板の下部にある多層セラミック基板の断面図の一
部を示す。
【図４】本発明による、キャップと封印層が上部と下部
にある多層セラミック基板の断面図の一部を示す。
【図５】本発明の応用として複数のキャップを持つ多層
セラミック基板の断面図の一部を示す。
【図６】本発明のツーパス・スクリーニングによる多層
セラミック基板の形成を示す断面図の一部を示す。
【図７】本発明の両面スクリーニングによる多層セラミ
ック基板の形成を示す断面図の一部を示す。
【図８】図２を拡大したもの。
【図９】本発明によるキャップと内部層貫通孔の両方と
も同一内部層に置かれ、キャップと封印層が基板の上部
にある多層セラミック基板の断面図の一部を示す。
【図１０】本発明によるキャップと内部層貫通孔の両方
とも同一内部層に置かれ、キャップと封印層が基板の下
部にある多層セラミック基板の断面図の一部を示す。
【符号の説明】
30、50、70、80、90 多層セラミック基板 32、52、82、92、94 内部層 34、54 貫通孔(金属性物質で少なくとも部
分的に満たされた) 38、56 ギャップ 36、44、58 セラミック 40、60 封印層 42、62 貫通孔(複合物質で少なくとも部分
的に満たされた) 46、46'、64、64' キャップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 1/11 Ｎ 7511−4Ｅ (72)発明者 チャールズ ハンプトン ペリー アメリカ合衆国 12603 ニューヨーク州 ポーキープシ スパイ ヒル 14 (72)発明者 ドナルド レネ ウオール アメリカ合衆国 12590 ニューヨーク州 ワッピンジャー フオールズ バーバラ ドライブ 18

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも部分的に金属性物質で満たさ
    れた貫通孔を持つ少なくとも一枚の内部層と、少なくと
    も部分的にセラミック物質と金属性物質の混合物である
    複合物質で満たされた貫通孔を持つ少なくとも一枚の封
    印層とを備え、上記内部層の少なくとも一つの貫通孔と
    上記封印層の少なくとも一つの貫通孔が位置合わせさ
    れ、位置合わせされた貫通孔の間に挿入された物質より
    なるキャップを持つ多層セラミック基板。
  2. 【請求項２】 上記キャップの物質が、金属性物質と、
    セラミック物質と金属性物質の混合物である複合物質か
    らなるグループから選択される請求項１のセラミック基
    板。
  3. 【請求項３】 少なくとも一つの貫通孔を持つ少なくと
    も一枚追加された内部層があり、隣接する内部層の貫通
    孔と位置合わせされ、位置合わせされた貫通孔に挿入さ
    れた物質よりなる少なくとも一つ追加されたキャップを
    備える請求項１のセラミック基板。
  4. 【請求項４】 上記セラミック基板はさらに上層と下層
    とからなり、上下各層はそれぞれ内部層と封印層を備
    え、その間にはキャップ物質が挿入され、内部層はセラ
    ミック基板の内部側に、封印層はセラミック基板の外部
    側に向けて配列されている請求項１記載のセラミック基
    板。
  5. 【請求項５】 少なくとも部分的に金属性物質で満たさ
    れた貫通孔を持つ少なくとも一枚の内部層と、少なくと
    も部分的にガラスセラミック物質と金属性物質の混合物
    である複合物質で満たされた貫通孔を持つ少なくとも一
    枚の封印層とを備え、上記内部層の少なくとも一つの貫
    通孔と上記封印層の少なくとも一つの貫通孔が位置合わ
    せされ、位置合わせされた貫通孔の間に挿入された物質
    よりなるキャップを持つ多層ガラスセラミック基板。
  6. 【請求項６】 上記キャップの物質が、上記封印層の貫
    通孔よりガラスセラミックが少なく金属が多い物質で、
    上記内部層貫通孔より金属が少ない複合物質からなる請
    求項５記載のセラミック基板。
  7. 【請求項７】上記キャップの物質がガラスセラミック物
    質の量が上記封印層貫通孔と同等かより少ない量よりな
    る複合物質の請求項５のセラミック基板。
  8. 【請求項８】上記封印層貫通孔の組成が体積比でガラス
    セラミックが４０乃至９０％、金属性物質が６０乃至１
    ０％である請求項５記載のセラミック基板。
  9. 【請求項９】上記キャップ物質の組成が少なくとも体積
    比約６％のガラスセラミック物質を含有する請求項５記
    載のセラミック基板。
  10. 【請求項１０】上記ガラスセラミック物質がきん青石(c
    ordierite)よりなる請求項５記載のセラミック基板。
  11. 【請求項１１】金属性物質で少なくとも部分的に満たさ
    れた貫通孔を持つ少なくとも一枚の焼結前の内部層及び
    セラミック物質と金属性物質の混合物である複合物質で
    少なくとも部分的にに満たされた貫通孔を持つ少なくと
    も一枚の焼結前の封印層を準備し、上記内部層即ちスク
    リーニング層の少なくとも一つの貫通孔に物質を付けキ
    ャップを作り、上記内部層の少なくとも一つの貫通孔と
    上記封印層の少なくとも一つの貫通孔とを位置合わせ
    し、該貫通孔の間にキャップ物質があるように上記内部
    層と上記封印層を重ね合わせ、焼結して多層セラミック
    基板を製造する方法。
JP5201319A 1992-09-23 1993-07-22 キャップ付き貫通孔を備えた多層セラミック基板とその製造方法 Expired - Fee Related JPH0789596B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/949,598 US5293504A (en) 1992-09-23 1992-09-23 Multilayer ceramic substrate with capped vias
US07/949,598 1992-09-23

Publications (2)

Publication Number Publication Date
JPH06196865A true JPH06196865A (ja) 1994-07-15
JPH0789596B2 JPH0789596B2 (ja) 1995-09-27

Family

ID=25489312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5201319A Expired - Fee Related JPH0789596B2 (ja) 1992-09-23 1993-07-22 キャップ付き貫通孔を備えた多層セラミック基板とその製造方法

Country Status (2)

Country Link
US (1) US5293504A (ja)
JP (1) JPH0789596B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008157927A (ja) * 2006-11-29 2008-07-10 Ngk Spark Plug Co Ltd センサ素子、センサ素子製造方法およびガスセンサ
JP2011115287A (ja) * 2009-12-01 2011-06-16 Nidek Co Ltd 視覚再生補助装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937514A (en) * 1997-02-25 1999-08-17 Li; Chou H. Method of making a heat-resistant system
US6303881B1 (en) 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
US6598291B2 (en) 1998-03-20 2003-07-29 Viasystems, Inc. Via connector and method of making same
US6068912A (en) 1998-05-01 2000-05-30 International Business Machines Corporation Platible non-metallic filler material for metallurgical screening paste
US6274291B1 (en) 1998-11-18 2001-08-14 International Business Machines Corporation Method of reducing defects in I/C card and resulting card
US6238741B1 (en) 1998-12-07 2001-05-29 International Business Machines Corporation Single mask screening process
US6062135A (en) * 1998-12-07 2000-05-16 International Business Machines Corporation Screening apparatus including a dual reservoir dispensing assembly
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
US6187418B1 (en) 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
US20050081376A1 (en) * 2003-10-21 2005-04-21 Sir Jiun H. Robust interlocking via
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US20230070377A1 (en) * 2021-09-09 2023-03-09 Onano Industrial Corp. Integrated structure of circuit mold unit of ltcc electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030610A1 (ja) * 2004-09-15 2006-03-23 Piolax Inc. リッド開閉装置
US20090152887A1 (en) * 2007-12-18 2009-06-18 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Flap configuration
JP2010215102A (ja) * 2009-03-17 2010-09-30 Nifco Inc 付勢体
JP2011231558A (ja) * 2010-04-28 2011-11-17 Inoac Corp 内装付属部材

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
JPS5938198B2 (ja) * 1981-09-02 1984-09-14 科学技術庁無機材質研究所長 半導体化したチタン酸ストロンチウム単結晶の製造法
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
DE68912932T2 (de) * 1989-05-12 1994-08-11 Ibm Deutschland Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
JP2665561B2 (ja) * 1989-09-26 1997-10-22 日本特殊陶業株式会社 セラミック多層基板
JPH03244189A (ja) * 1990-02-21 1991-10-30 Fujitsu Ltd セラミック配線板のビア導体接続方法
US5073180A (en) * 1991-03-20 1991-12-17 International Business Machines Corporation Method for forming sealed co-fired glass ceramic structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030610A1 (ja) * 2004-09-15 2006-03-23 Piolax Inc. リッド開閉装置
US20090152887A1 (en) * 2007-12-18 2009-06-18 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Flap configuration
JP2010215102A (ja) * 2009-03-17 2010-09-30 Nifco Inc 付勢体
JP2011231558A (ja) * 2010-04-28 2011-11-17 Inoac Corp 内装付属部材

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008157927A (ja) * 2006-11-29 2008-07-10 Ngk Spark Plug Co Ltd センサ素子、センサ素子製造方法およびガスセンサ
JP2011115287A (ja) * 2009-12-01 2011-06-16 Nidek Co Ltd 視覚再生補助装置

Also Published As

Publication number Publication date
US5293504A (en) 1994-03-08
JPH0789596B2 (ja) 1995-09-27

Similar Documents

Publication Publication Date Title
JPH06196864A (ja) 組成内容に段階差を持つ貫通孔を備えた多層セラミック基板とその製造方法
US6136419A (en) Ceramic substrate having a sealed layer
US6560860B2 (en) Low temperature co-fired ceramic with improved registration
US5439732A (en) Ceramic multi-layer wiring board
US5541005A (en) Large ceramic article and method of manufacturing
JPH06196865A (ja) キャップ付き貫通孔を備えた多層セラミック基板とその製造方法
US4821151A (en) Hermetically sealed package
JP4111222B2 (ja) 表面実装型部品
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP2001284808A (ja) 積層回路基板
JP4000633B2 (ja) 配線基板の製造方法
EP0193907A2 (en) Hybrid and multi-layer circuitry
JP3093601B2 (ja) セラミック回路基板
EP0359513A2 (en) Semiconductor chip carrier and method of making it
JP2885477B2 (ja) 多層配線基板及びその製造方法
JPH09298368A (ja) セラミック配線基板
JP3934910B2 (ja) 回路基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JPH0818235A (ja) 積層セラミック回路基板の製造方法
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JPH11186681A (ja) 電子部品搭載基板
JP2003046253A (ja) 多層回路基板
JP4593817B2 (ja) 低温焼成セラミック回路基板
JP2001345522A (ja) 回路基板の製造方法とその回路基板
JPH0464198B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees