JPH0464198B2 - - Google Patents

Info

Publication number
JPH0464198B2
JPH0464198B2 JP59024801A JP2480184A JPH0464198B2 JP H0464198 B2 JPH0464198 B2 JP H0464198B2 JP 59024801 A JP59024801 A JP 59024801A JP 2480184 A JP2480184 A JP 2480184A JP H0464198 B2 JPH0464198 B2 JP H0464198B2
Authority
JP
Japan
Prior art keywords
glass
layer
conductor
copper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59024801A
Other languages
English (en)
Other versions
JPS60169194A (ja
Inventor
Tooru Ishida
Tatsuo Kikuchi
Taiji Kikuchi
Yasuhiko Horio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59024801A priority Critical patent/JPS60169194A/ja
Priority to KR1019840005623A priority patent/KR900004379B1/ko
Priority to GB08423483A priority patent/GB2149222B/en
Priority to DE19843434449 priority patent/DE3434449A1/de
Publication of JPS60169194A publication Critical patent/JPS60169194A/ja
Priority to US06/898,892 priority patent/US4732798A/en
Publication of JPH0464198B2 publication Critical patent/JPH0464198B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は厚膜部品、チツプ部品、IC,LSIなど
から構成される高密度実装回路モジユール用のハ
イブリツド集積回路用基板に関するものである。
従来例の構成とその問題点 近年、機器の小型化や多機能化の要望が年を追
つて強くなつてきているが、これらの要望に応え
るため回路部品の高密度実装が重要な技術となつ
ている。特に、IC,LSIの発達、さらには抵抗や
コンデンサの厚膜部品の発達に伴い回路部品の実
装密度が増々高密度化へと移行しつつある。ま
た、近年は通信周波数の高周波数化に伴つて、モ
ジユール配線層の導体抵抗が重要なポイントとな
つている。例えばチユーナモジユールでは高周波
域になると配線導体抵抗が高い場合、発振やゲイ
ンの低下などの現象が伴うため、従来構成のアル
ミナチユーナモジユールでは導体抵抗が高いため
実用化が困難なのが現状である。しかし、機器の
小型化、アツセンブル工程の合理化などの観点か
らこれらの高周波回路のハイブリツドICによる
モジユール化が強く望まれている。
回路をモジユール化するとともに高周波域の特
性向上をも含めた回路実装を実現するためには、
部品を小さくすることはもちろんのこと、上記し
たように配線導体の低抵抗化や配線密度の向上が
必要となる。ここで配線密度の向上には一般に配
線の多層化という手段が考えられ、各方面でその
取組みが積極的である。従来これらの多層基板と
しては大別して樹脂基板と銅配線の組合わせ、ま
たはアルミナセラミツクスとMoまたはWとの組
合わせなどがある。従来これらの構成による基板
では高密度化実装用基板として次のような問題点
があつた。
樹脂基板と銅配線の組合わせ (イ) 内部導体層間接続ビアホールの形成がむづか
しく、導体層間の接続には基板両面を貫通する
スルホール形成を行つている。そのため、多く
の部品を搭載しようとするときスルホール孔の
面積が無視できず、結果的に実装密度が上らな
い。
(ロ) 樹脂基板では、厚膜部品の形成が不可能、す
なわち、グレーズ抵抗のような厚膜部品は800
〜900℃、空気中で形成するため、これらの部
品の樹脂基板上への形成ができず、基板と抵抗
との一体化構成がとれない。
アルミナとMoまたはWの組合わせ (イ) 部品の半田接続のために多層基板表面のタン
グステンまたはモリブデン層上にニツケル、金
などのメツキを施す必要がある。
(ロ) 厚膜部品であるグレーズ抵抗やコンデンサの
形成は空気中、高温で行う必要があるが、タン
グステンやモリブデンのような酸化され易い導
体材料から構成されていると、これらの厚膜部
品の形成は不可能で厚膜部品との一体化回路基
板として不向きである。
(ハ) Mo,Wの導体抵抗が高い(20〜30mΩ/□) 上記の理由から、高密度実装用基板または高
周波モジユール用基板として従来の樹脂多層基
板またはセラミツク多層基板として十分な機能
を備えていないといえる。
発明の目的 本発明は上記欠点に鑑み、内部配線層の導体抵
抗が低くかつ厚膜抵抗が形成され、高周波回路の
モジユール化や高密度部品実装が可能なハイブリ
ツド集積回路用基板を提供するものである。
発明の構成 本発明の銅配線層を含むハイブリツド集積回路
用基板は、アルミナを主成分とする多結晶基板上
に、銅配線層と電気絶縁を目的とするガラス層を
交互に形成した積層体と、最上層に形成したガラ
ス層に内部銅配線層が露出するように設けた小孔
と、この小孔部分にホウケイ酸バリウムガラスと
貴金属とからなる充填材料と、この最上層の充填
材料に接続するように形成した銀−パラジウム導
体とルテニウム系グレーズ抵抗とからなるように
構成したものであり、これにより導体抵抗の低
い、抵抗体一体型多層構成の集積回路用基板とな
るものである。
実施例の説明 以下本発明の一実施例について、図面を参照し
ながら説明する。
第1図は、本発明の一実施例におけるハイブリ
ツド集積回路用基板の断面図を示すものである。
第1図において、1はアルミナ基板、2は銅材料
からなるスルホール、3はアルミナ基板上に形成
された銅配線、4は上層配線層と絶縁する目的で
形成したガラス層、5はガラス絶縁層に形成され
た小孔に充填したホウケイ酸バリウムガラスと貴
金属とからなる充填部である。
以上のように構成された本実施例の銅配線層を
含むハイブリツド集積回路用基板について以下そ
の機能を説明する。
第1図のように構成された基板は、まずアルミ
ナ基板1に銅ペーストでスルホール2と配線層3
をスクリーン印刷する。これを120℃程度の温度
で乾燥させたのちガラス粉末をペースト状にした
ものをスクリーン印刷し次に印刷されたガラスペ
ーストを乾燥させガラス層4を形成する。このと
き、ガラス層4には下部導体が露出するような小
孔4aが必要箇所に形成されている。この小孔4
aはあとで最上層と電気的に接続する目的で設け
られるものである。このようにアルミナ基板と銅
ペーストと、ガラスペーストを印刷、乾燥したの
ち、これを900℃、窒素雰囲気中で焼成した。焼
成中のプロフアイルはピーク温度900℃で10分程
度であつた。なお、焼成中窒素ガス中に10ppm以
下の若干の酸素を混入した。こののち、形成され
た絶縁ガラス層4に設けた銅配線が露出した小孔
部4aにホウケイ酸バリウムガラス粉末と銀粉末
とのペーストをスクリーン印刷し、乾燥後850℃
の通常厚膜炉に通した。なお使用したホウケイ酸
バリウムガラス粉末の作製は、原料でBaCO3
H3BO3,SiO2,Al2O3,MgO,CaCO3をそれぞ
れ40g,60g,4g,7g,3g,3g混合し、1200℃に
加熱してガラス溶解させ、水中に滴下させたのち
湿式粉砕したものを用いた。本ガラスはホウケイ
酸バリウムガラスに、Al2O3,MgO,CaOをさら
に添加したものである。Al2O3の添加は、ガラス
軟化点のコントロールのため、また熱膨張係数を
制御するためのCaO、耐湿性の改善のためMgO
を添加それぞれ適量溶解させたものである。この
基板を空気中850℃に30分間放置したが、内部銅
導体層が酸化される事なく2〜3mΩの導体抵抗
を示した。また、充填剤と下部導体層の間の抵抗
を測定したところ10〜15mΩであつた。
以下に上記実施例の構成原理を簡単に述べる。
ここで、最もポイントとなるところは第1図5
の充填材に銅に還元されないガラスと貴金属とか
らなる充填材を形成するところにある。これはこ
の構造にすることにより下部導体である銅と充填
材を通じて表面層と電気的導通がとれることと、
これを空気中高温の条件下においても充填材を通
じて空気が下部導体層が酸化されることがないこ
とである。もちろん、ガラス絶縁層で下部に形成
された銅導体は、ガラスが空気の拡散防止材とし
て働き、高温空気中処理においても酸化されるこ
とはない。一般に、流動性の材料に導電性粒子を
分散することにより、導電粒子同志が一種の凝集
現象を起し粒子が接触を保つ構造となる。その結
果、導電粒子分散体は電気的導通現象がみられる
こととなる。したがつて、本発明の構成ではある
温度に達するとガラスは流動性を持ち、これに貴
金族が分散されているため電気的導通が得られる
こととなる。導電粒子として貴金属を用いたのは
高温空気中でも酸化されないことが必要となるた
めである。一方、本発明の構成により空気中高温
においても内部銅配線層が酸化されないことにつ
いて述べる。
本発明では、内部銅配線層への酸化を防止する
のにガラス材料の効果が大きい。つまり、第1図
の充填部5の充填材のガラス層が焼成後、ガラス
絶縁層によくぬれ、また貴金属粒子のまわりはガ
ラスで充填されているため、このガラス層により
内部への気密性を保ち空気が下部導体層に至らな
いためである。ここで、ガラス材料として一般に
良く用いられる鉛系のガラスを考えてみると、ガ
ラスは下部導体の銅と次のような反応を起す。
Cu+3PbO→CuO+3Pb すなわち、導体である銅がガラスの主成分である
酸化鉛によつて酸化され、充填材と銅の接触部の
抵抗が高くなつてしまう。従つて、本発明に使用
するガラスは銅を酸化しない性質、別の云い方を
すれば銅によつて還元されないガラス材料である
事が重要な点となる。このような条件を満足する
ガラスとしてはアルカリ土類系金属酸化物が族
系金属酸化物を主成分とするものがある。中でも
本発明のホウケイ酸バリウムガラスを用いた系
は、内部の銅電極を酸化させず、また分散させる
貴金属との濡れ性もよい。したがつて充填導体の
信頼性、特に耐湿性に優れたものである。
以上述べたように、本発明の構成をとることに
より、下部に銅配線を施すと同時にその上部の絶
縁層に設けた小孔に形成した充填材を通じて上部
層へ電気的導通がとれる事が可能となり、かつこ
の基板は空気中高温に於いても下部銅配線層が酸
化される事がない。したがつて、現在非常に発達
している厚膜技術によつてこの基板の上部にグレ
ーズ抵抗、グレーズ誘電体の一体化が可能とな
る。ここで、実施例では銅配線層、ガラス絶縁層
をそれぞれ1層としたがこれは工程を繰返すこと
により層数を増す事ができる。つまり、本発明の
基板構成により内部配線が多層化され、高密度の
部品実装が可能であるとともに、厚膜部品の一体
化が可能であり実装密度が更に向上できる。
また、内部導体層として銅配線を施しているた
め導体抵抗が小さく高周波回路モジユール用に
適している。配線の線巾を細くする事が可能な
どの利点がある。
次に、本発明の他の実施例について図面を参照
しながら説明する。
第2図は、本発明の他の実施例における銅配線
を含むハイブリツド集積回路用基板の断面図であ
る。本発明の実施例は実施例1に示した基板に充
填材5と接続するように銀−パラジウム導体6と
銀パラジウム導体を電極として酸化ルテニウム系
グレーズ抵抗6を形成したものである。
銀−パラジウム導体と酸化ルテニウム系抵抗体
の形成は従来の形成方法と全て同じ工程を経て作
成した。すなわち、銀−パラジウムペーストを印
刷乾燥後、850℃空気中厚膜炉で焼成し、更にこ
れに酸化ルテニウム系ペーストを印刷、乾燥後
850℃、空気中で焼成した。このようにして、作
成したグレーズ抵抗体は従来のアルミナ基板上へ
形成したグレーズ抵抗体に比べ若干抵抗値は高目
にでたが、例えば100KΩ/□の抵抗体で温度係
数100〜150ppmと十分一般に使用し得る特性のも
のが得られた。以上のように、本実施例によれば
実施例1の基板上に従来厚膜抵抗を従来方法で形
成する事により、内部導体抵抗の小さい、多層構
造を有する抵抗一体型基板を実現している。
発明の効果 以上の説明から明らかなように、本発明はアル
ミナ基板上に内部導体層として銅材料、絶縁層と
してガラス材料を用い多層化するとともに、ガラ
ス貴金属からなる充填材で表面層へ電気的接続を
可能とし、かつ上層には厚膜部品を形成し一体化
しているもので、内部導体抵抗が小さいため高
周波特性を向上させ、かつ導体線巾を細くでき
る。空気中、高温形成の厚膜部品一体化が可能
という優れた効果が得られる。その効果により、
これから増々情報通信手段として高周波化する回
路のモジユール化を可能にするとともに高密度実
装を可能にするという点で回路モジユールの小型
化が可能という効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例におけるハイブリツ
ド集積回路用基板の断面図、第2図は本発明の他
の実施例におけるハイブリツド集積回路用基板の
断面図である。 1……アルミナ基板、2……銅スルホール、3
……銅配線層、4……ガラス絶縁層、5……充填
部、6……銀−パラジウム導体層、7……酸化ル
テニウム系グレーズ抵抗体。

Claims (1)

    【特許請求の範囲】
  1. 1 アルミナを主成分とする多結晶基板上に、銅
    配線層と電気絶縁を目的とするガラス層を交互に
    形成した積層体と、最上層に形成したガラス層に
    内部銅配線層が露出するように設けた小孔と、こ
    の小孔部分にホウケイ酸バリウムガラスと貴金属
    とからなる充填材料と、この最上層の充填材料に
    接続するように形成した銀−パラジウム導体とル
    テニウム系グレーズ抵抗からなるハイブリツド集
    積回路用基板。
JP59024801A 1983-09-16 1984-02-13 ハイブリツド集積回路用基板 Granted JPS60169194A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59024801A JPS60169194A (ja) 1984-02-13 1984-02-13 ハイブリツド集積回路用基板
KR1019840005623A KR900004379B1 (ko) 1983-09-16 1984-09-15 세라믹 다층기판 및 그 제조방법
GB08423483A GB2149222B (en) 1983-09-16 1984-09-17 Multilatered ceramic substrate and method of making the same
DE19843434449 DE3434449A1 (de) 1983-09-16 1984-09-17 Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung
US06/898,892 US4732798A (en) 1983-09-16 1986-08-21 Multilayer ceramic substrate and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59024801A JPS60169194A (ja) 1984-02-13 1984-02-13 ハイブリツド集積回路用基板

Publications (2)

Publication Number Publication Date
JPS60169194A JPS60169194A (ja) 1985-09-02
JPH0464198B2 true JPH0464198B2 (ja) 1992-10-14

Family

ID=12148295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59024801A Granted JPS60169194A (ja) 1983-09-16 1984-02-13 ハイブリツド集積回路用基板

Country Status (1)

Country Link
JP (1) JPS60169194A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置

Also Published As

Publication number Publication date
JPS60169194A (ja) 1985-09-02

Similar Documents

Publication Publication Date Title
US4598167A (en) Multilayered ceramic circuit board
KR900004379B1 (ko) 세라믹 다층기판 및 그 제조방법
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP3754748B2 (ja) スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
JPH0569319B2 (ja)
US9307649B2 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP3818030B2 (ja) 多層基板の製造方法
JPH0464198B2 (ja)
JP2885477B2 (ja) 多層配線基板及びその製造方法
EP0359513A2 (en) Semiconductor chip carrier and method of making it
JPH0544838B2 (ja)
JPH0155594B2 (ja)
JPH0754778B2 (ja) コンデンサ内蔵型セラミツク基板
JP2598706B2 (ja) コンデンサ内蔵キャリア基板
JP3176258B2 (ja) 多層配線基板
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP3909285B2 (ja) 配線基板
JP3934910B2 (ja) 回路基板
JPH0544839B2 (ja)
JP2738603B2 (ja) 回路基板
JPH0467360B2 (ja)
JPS6318356B2 (ja)
JPH069307B2 (ja) 複合回路基板の製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法
JPH0137878B2 (ja)