JPH06187738A - ディスク装置及びその調整方法 - Google Patents

Abstract

(57)【要約】 【目的】 固定磁気ディスク装置においてデータウィン
ドウパルスの位置を最適に設定する。 【構成】 固定磁気ディスク装置の製造が終了したら、
特定データをディスクに書き込む。この特定データの再
生をデータウィンドウパルスの時間軸上の位置を複数段
階に切換えて繰返す。複数段階の再生においてリードエ
ラー発生数をそれぞれ求める。リードエラーが最も少な
い段階のデータウィンドウパルスの時間軸上の位置を示
すデータをＥＥＰＲＯＭに格納する。データウィンドウ
パルスの時間上の位置の切換えは可変遅延回路２３によ
って行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固定磁気ディスク装置
（ＨＤＤ）、フロッピーディスク装置（ＦＤＤ）等のデ
ィスク装置及びこの調整方法に関する。

【０００２】ディジタルデータの再生においては、ノイ
ズを誤まって読み取ることを防ぐため、及びクロック信
号を伴なってデータが記録されている場合にはクロック
パルスとリードパルスとを分離するためにデータウィン
ドウ（window）パルスが使用される。データウィンドウ
パルスはリードパルスをＰＬＬ回路に通すことによって
形成される。ウィンドウパルスは周期性を有して発生
し、このウィンドウパルスの発生期間内のリードパルス
が有効なリードパルスとして抽出される。

【０００３】

【発明が解決しようとする課題】ところで、従来はディ
スク装置を量産する時に、データウィンドウパルス発生
回路を特別に調整しなかった。ディスク装置を量産する
場合にデータウィンドウパルスを常に所定位置に発生さ
せることは無理であり、必然的にデータウィンドウパル
スの発生位置にバラツキが生じた。データウィンドウパ
ルスの発生位置が最適位置から大幅にずれると、データ
が正確に記録されている場合であっても、これを読み出
すことが不可能になる。

【０００４】そこで、本発明の第１の目的はデータウィ
ンドウパルスとリ−ドパルスとの相対的位置を最適にす
ることができるディスク装置を提供することにある。本
発明の第２の目的は、データウィンドウパルスとリ−ド
パルスとの位相関係を最適にするための調整を正確且つ
容易に達成する方法を提供することにある。

【０００５】

【課題を解決するための手段】上記第１の目的を達成す
るための発明は、データが記録された記録媒体ディスク
と、前記ディスクの回転手段と、前記ディスクから前記
データを再生するための信号変換ヘッドと、前記ヘッド
に接続されたリードパルス形成回路と、前記リードパル
ス形成回路から得られたリードパルスに基づいてデータ
ウィンドウパルスを発生するデータウィンドウパルス発
生手段と、前記リードパルス形成回路から得られたリー
ドパルス又はこれを遅延したリードパルスと前記データ
ウィンドウパルスとの時間軸上における一致に基づいて
リードパルスを抽出するリードパルス抽出回路とを備え
たディスク装置において、前記リードパルスと前記ウィ
ンドウパルスとの時間軸上の位置を相対的に変えるため
の可変遅延回路が設けられていることを特徴とするディ
スク装置に係わるものである。上記第２の目的を達成す
るための発明は、前記可変遅延回路における遅延時間を
複数段階に変え、各段階において、前記ディスク上に記
録された特定されたデータブロックを再生して、リード
エラーの発生数を求めるステップと、前記複数段階にお
けるリードエラーの発生数に基づいて前記リードエラー
の発生数が最少となる段階を求め、この段階における遅
延時間が得られるように前記可変遅延回路を設定するス
テップとを備えたディスク装置の調整方法に係わるもの
である。

【０００６】

【発明の作用及び効果】請求項１の発明によれば、可変
遅延回路を含むので、可変遅延回路によってデータウィ
ンドウパルスとリードパルスとの相対的位置関係を調整
して両者を最適位置関係に調整することが可能になる。
請求項２の発明によれば、データウィンドウパルスとリ
ードパルスとの最適な相対的位置関係をリードエラーの
発生数に基づいて判定するので、この最適位置関係の決
定を合理的且つ容易に達成することができる。

【０００７】

【実施例】次に、図１〜図５を参照して本発明の実施例
に係わる固定磁気ディスク装置を説明する。図１におい
て、記録媒体磁気ディスク１は着脱不能にディスクモー
タ２に結合されている。モータ２はディスク１を高速且
つ定速回転させる。信号記録再生用の信号変換磁気ヘッ
ド３はコア４とコイル５とから成り、アーム６に支持さ
れている。アーム６の先端のヘッド３をディスク１の半
径方向に移動させて所定トラックに位置決めするために
アーム６はボイスコイルモータから成るヘッド移動装置
７に結合されている。

【０００８】ディスク１は同心円状に多数のトラック
（シリンダ）８を有し、各トラック８には所定のトラッ
クフォーマットに従ってデータが記録されている。１つ
のトラックのフォーマットは多数（この例では４３個）
のセクタ９を含み、各セクタ９は図２に概略的に示すよ
うにＩＤフィールド１０とデータフィールド１１とを含
み、ＩＤフィールド１０にはアドレス信号記録領域１２
とＣＲＣデータ記録領域１３とが設けられている。ま
た、データフィールド１１には主データ（情報）記録領
域１４とＥＣＣデータ（エラーチェック及び訂正デー
タ）記録領域１５とが設けられている。なお、トラック
フォーマット及び主データは１−７符号方式で書き込ま
れる。

【０００９】再び図１を説明すると、ヘッド３のコイル
５は差動信号出力手段としての差動増幅回路１６に接続
され且つライト回路１７にも接続されている。ディスク
１とヘッド３との間に相対的走査運動が生じることによ
り、差動増幅回路１６の一対の出力ラインに結合された
リードパルス形成回路１８は図４（Ａ）に示すリードパ
ルスを出力する。なお、図４（Ａ）のリードパルスはデ
ィスク１上の磁化反転位置に対応している。

【００１０】リードパルス形成回路１８の出力端子は遅
延回路１９を介してリ−ドパルス抽出回路２０の一方の
入力端子に接続されていると共にデータウィンドウパル
ス発生回路２１に接続されている。データウィンドウパ
ルス発生回路２１は周知のＰＬＬ（フェーズ・ロック・
ループ）回路２２と本発明に従って付加された可変遅延
回路２３とから成る。ＰＬＬ回路２２はリードパルス形
成回路１８から得られた図４（Ａ）のリードパルスを入
力として図４（Ｃ）に示すようなデータウィンドウパル
スを発生する。データウィンドウパルスの中間にリード
パルスを位置決めするために図４（Ａ）のリードパルス
に対して遅延回路１９によって所定の遅延が与えられて
リードパルスは図４（Ｂ）の位置にシフトされる。ＰＬ
Ｌ回路２２の出力端子は可変遅延回路２３を介してデー
タパルス抽出回路２０の他方の入力端子に接続されてい
る。可変遅延回路２３はＴ1 ±Ｔa の遅延時間を得るこ
とができるように形成されている。ここで、Ｔ1 は単位
ビットセルの時間長（周期）を示し、Ｔa は正及び負方
向に調整することができる遅延時間長を示す。可変遅延
回路２３における遅延時間Ｔ1 ±Ｔa の内のＴ1 はデー
タウィンドウパルスを進み方向にシフトすることを可能
にするためのバイアス遅延時間である。

【００１１】リ−ドパルス抽出回路２０は、図４（Ｃ）
のデータウィンドウパルスの発生期間に存在する図４
（Ｂ）のリードパルスを論理積回路によって抽出して図
４（Ｄ）に示すように出力する。従って、図４（Ｂ）に
破線で示すようなノイズが混入していたとしてもこれは
リ−ドパルス抽出回路２０で除去され、リ−ドパルスの
みが送出される。

【００１２】リ−ドパルス抽出回路２０の出力端子は１
−７符号信号をＮＲＺ信号（リードデータ）に変換する
ための周知の１−７デコーダ２４と、クロック発生器２
５とに接続されている。クロック発生器２５はリードパ
ルスとライン２６で与えられた第１の標準クロックＣＫ
1 とに基づいてデコーダ用クロックを形成してデコーダ
２４に与える。

【００１３】ＥＣＣ回路２７はデコーダ２４と第２の標
準クロックライン２８とに接続され、デコーダ２４から
得られたデ−タブロックの各リードデータのエラー検出
及びエラー訂正を実行する。このエラー検出及びエラー
訂正は図２のＥＣＣデータ記録領域１５に書き込まれて
いるＥＣＣデータに基づいて実行される。ＥＣＣデータ
に基づくエラーチェック及びエラー訂正は周知であるの
で、詳しい説明を省略する。ＥＣＣ回路２７はエラー訂
正後のリードデータをライン２８a に出力すると共に、
エラーが検出され且つ訂正が不可能であったデータが存
在した時に、これをライン２９でコントローラ３０に通
知する。

【００１４】コントローラ３０はＣＰＵ（マイクロプロ
セッサ）３０ａとメモリ３０ｂとを含んでおり、ライン
３１からデータウィンドウパルス調整指令が与えられた
時には、ライン２９のデータエラーを示す信号を計数す
る。また、ライン３２によって可変遅延回路２３を制御
する。このコントローラ３０による制御動作の詳細は後
述する。

【００１５】図３は図１の可変遅延回路２３を原理的に
示す。この可変遅延回路２３は入力端子３３と出力端子
３４との間に直列に接続された６個の遅延素子３５ａ〜
３５ｆと、７個のスイッチＳ1 〜Ｓ7 と、制御回路３６
と、電気的に情報の書き込み及び消去が可能な固定記憶
素子即ちＥＥＰＲＯＭ３７とから成る。ＥＥＰＲＯＭ３
７の制御データ入力端子３８はコントローラ３０の出力
ライン３２に接続されている。ＥＥＰＲＯＭ３７はスイ
ッチＳ1 〜Ｓ7 の制御データを記憶している。制御回路
３６はＥＥＰＲＯＭ３７から与えられた制御データをデ
コードしてスイッチＳ1 〜Ｓ7 をオン・オフ制御する。
ＥＥＰＲＯＭ３７に格納された制御データは本発明に従
ってコントローラ３０の出力で書き換えすることができ
る。スイッチＳ1 〜Ｓ7 は遅延素子３５ａ〜３５ｆの動
作を制御する。即ち、各遅延素子３５ａ〜３５ｆの入力
端子と出力端子との間が短絡された時にはデータウィン
ドウパルスが各遅延素子３５ａ〜３５ｆをバイパスし、
遅延動作が生じない。図３には図示の都合上６個の遅延
素子３５ａ〜３５ｆが示されているのみであるが、実際
には更に多く設ける。

【００１６】次に、データウィンドウパルスの最適時間
位置の調整方法を説明する。コントローラ３０のＣＰＵ
３０ａは図６に原理的に示すようなプログラムを内蔵し
ている。このプログラムに従う動作はライン３１のデー
タウィンドウパルス調整指令に応答して開始する。通常
は工場においてディスク装置の組立が完了した後にこの
調整を行う。通常の状態ではＥＥＰＲＯＭ３７に標準の
遅延時間制御データが格納されている。標準遅延状態で
は、スイッチＳ1 、Ｓ2 Ｓ3 がオフ制御され、スイッチ
Ｓ4 、Ｓ5 、Ｓ6 、Ｓ7 がオン制御されている。これに
より、入力端子３３に入力したリードパルスは３つの遅
延素子３５ａ、３５ｂ、３５ｃを通るが、残りの３つの
遅延素子３５ｄ、３５ｅ、３５ｆをバイパスする。調整
指令によって図６のブロック４０でプログラムに従う動
作が開始すると、ブロック４１に示すように複数の特定
データから成るデ−タブロックがディスク１の特定トラ
ック（好ましくは最外周トラック）の各セクタのデータ
記録領域１４に記録される。また、特定データのブロッ
クのＥＣＣデータがＥＣＣデータ記録領域１５に記録さ
れる。即ち、コントローラ３０がライト回路１７を制御
し、特定データブロック及びＥＣＣデータをヘッド３で
ディスク１に記録する。なお、特定データブロックは複
数個記録される。

【００１７】次に、ブロック４２に従って、データウィ
ンドウパルスの遅延時間の設定変更を行う。即ち、コン
トローラ３０のメモリ３０ｂに予め格納されている複数
段階の遅延時間に対応する複数の制御データから選ばれ
た１つを選択してＥＥＰＲＯＭ３７に送り、ここに書き
込み、この制御データを読み出して制御回路３６に送
り、制御データに対応するようにスイッチＳ1 〜Ｓ7 を
オン・オフ制御し、所望の遅延時間を得る。

【００１８】次に、ブロック４３に従って、ディスク１
から特定データブロックを再生する。これにより、特定
データブロックのデータを示すリードパルスが得られ、
データウィンドウパルス発生回路２１から特定の遅延が
与えられたデータウィンドウパルスが発生し、これに基
づいてリードパルスが抽出される。抽出されたリードパ
ルスの列はデコーダ２４でデコードされてリードデータ
となる。次に、ＥＣＣ回路２７においてリードデータの
エラー検出が行われ、エラーの生じたデ−タ数がコント
ローラ３０でカウントされる。カウントされたエラー数
はブロック４４に示すようにメモリ３０ｂに格納され
る。

【００１９】次に、ブロック４５に従って、遅延時間の
設定変更が最終段か否かが判定される。最終段でない時
にはブロック４２に戻り、別の段の遅延時間を設定し、
前述と同一の動作を繰返す。これにより、メモリ３０ｂ
には各段のエラー発生数が格納される。

【００２０】最終段の遅延による再生動作が終了した
ら、ブロック４６に従って最少エラーの遅延時間（調整
段）をメモリ３０ｂの内容から判断し、最少エラーの遅
延時間に対応する制御データをメモリ３０ｂで保持す
る。

【００２１】次に、ブロック４７に示すように、別の特
定データブロックに対して図６のブロック４２〜４６の
動作を繰返す。これにより、複数の特定データブロック
における理想遅延時間を求めることができる。

【００２２】次に、ブロック４８に示すように、複数の
特定データブロックにおける最少エラー発生数に対応す
る遅延時間の平均値を求め、この平均値に対応する制御
データをＥＥＰＲＯＭ３７に格納し、ブロック４９に示
すように調整動作を終了させる。

【００２３】前述の調整時にデータウィンドウパルスの
遅延時間を複数段に切換えると、図４（Ｃ）の破線に示
すようにデータウィンドウパルスの左側の移動及び逆に
右側の移動が生じる。これにより、図４（Ｂ）のリード
パルスと図４（Ｃ）のデータウィンドウパルスとの時間
関係が変化し、エラー発生数が図５に示すように変化す
る。理想的には図４（Ｂ）のリードパルスの中心と図４
（Ｃ）のデータウィンドウパルスの中心がほぼ一致して
いることが望ましく、この時にエラー発生数が最少にな
るが、製品のバラツキ等によって両者の関係が理想的で
あるとは限らない。しかし、本発明に従って、エラー発
生数が最も少なくなるように遅延時間を設定すると、バ
ラツキが補正され、データウィンドウパルスのほぼ中心
にリードパルスが位置するようになる。

【００２４】

【別の実施例】図７は別の実施例のディスク装置の一部
を示す。この実施例のディスク装置の大部分は図１と同
一に構成されているので、共通する多くの部分の図示は
省略され、変更した部分とその近傍のみが示されてい
る。図７においては図１の遅延回路１９が可変遅延回路
１２ａに変更され、またデータウィンドウパルス発生回
路２１から可変遅延回路２３が除去されている。図７の
可変遅延回路１９ａは図１及び図３に示す可変遅延回路
２３と同一に構成され、コントローラ３０によって制御
される。この可変遅延回路１９ａによるリードパルスの
遅延時間の調整は図１及び図３におけるデータウィンド
ウパルスの遅延時間の調整と同様に行われる。この図７
の場合には、図４（Ｂ）のリードパルスを左及び右にシ
フトしてエラー発生数を検出する。これにより、リード
パルスとデータウィンドウパルスとの相対的関係が変化
し、図１の場合と同様に最少エラーの遅延時間を決定す
ることができる。

【００２５】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図８に示すようにデータウィンドウパルス発生
回路２１において可変遅延回路２３をＰＬＬ回路２２の
前段に移すことができる。 （２） 複数の特定データブロックの再生によって最少
エラーの遅延時間を求めずに、単一の特定データの再生
によって最少エラーの遅延時間を求めることができる。
即ち、図６のブロック４７、４８を省くことができる。 （３） 最外周トラックに特定データブロックを記録
し、これを再生して可変遅延回路２３の最少エラーの遅
延時間を決定する代りに、ディスク１の半径方向の位置
の異なる複数のトラックに特定データブロックを記録
し、再生して最少エラーの遅延時間を求め、これ等の平
均値を得る制御データに決定し、これをＥＥＰＲＯＭ３
７に書き込んでもよい。 （４） １−７符号形式のデータに限らず、クロックパ
ルスとデータパルスとが混在するＭＦＭ方式等でデータ
を記録再生する場合にも適用可能である。 （５） 記録ヘッドと再生ヘッドとを独立に設けること
ができる。 （６） ＥＥＰＲＯＭ３７をコントローラ３０に内蔵さ
せることができる。 （７） ＥＥＰＲＯＭの代りにＲＯＭを使用すること、
又はディスク１の一部を使用することができる。 （８） データウィンドウパルスの調整用特定データを
ディスク１に予め記録しておくことができる。 （９） 本発明を光磁気ディスク装置、フロッピーディ
スク装置等にも適用することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係わる固定磁気ディスク装置
を示すブロック図である。

【図２】ディスク上のトラックのフォーマットを概略的
に示す図である。

【図３】図１のデータウィンドウパルス発生回路を詳し
く示すブロック図である。

【図４】図１のＡ〜Ｄ点の電圧を示す波形図である。

【図５】図１のに装置のデータウィンドウ調整時におけ
る遅延量とエラー発生数の関係を示す図である。

【図６】データウィンドウ調整方法を示す流れ図であ
る。

【図７】別の実施例のディスク装置の一部を示すブロッ
ク図である。

【図８】変形例のデータウィンドウパルス発生回路を示
すブロック図である。

【符号の説明】

２１ データウィンドウパルス発生回路 ２３ 可変遅延回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データが記録された記録媒体ディスク
   と、 前記ディスクの回転手段と、 前記ディスクから前記データを再生するための信号変換
   ヘッドと、 前記ヘッドに接続されたリードパルス形成回路と、 前記リードパルス形成回路から得られたリードパルスに
   基づいてデータウィンドウパルスを発生するデータウィ
   ンドウパルス発生手段と、 前記リードパルス形成回路から得られたリードパルス又
   はこれを遅延したリードパルスと前記データウィンドウ
   パルスとの時間軸上における一致に基づいてリードパル
   スを抽出するリードパルス抽出回路とを備えたディスク
   装置において、 前記リードパルスと前記ウィンドウパルスとの時間軸上
   の位置を相対的に変えるための可変遅延回路が設けられ
   ていることを特徴とするディスク装置。
2. 【請求項２】 データが記録された記録媒体ディスク
   と、 前記ディスクの回転手段と、 前記ディスクから前記データを再生するための信号変換
   ヘッドと、 前記ヘッドに接続されたリードパルス形成回路と、 前記リードパルス形成回路から得られたリードパルスに
   基づいてデータウィンドウパルスを発生するデータウィ
   ンドウパルス発生手段と、 前記リードパルス形成回路から得られたリードパルス又
   はこれを遅延したリードパルスと前記データウィンドウ
   パルスとの時間軸上における一致に基づいてリードパル
   スを抽出するリードパルス抽出回路とを備えたディスク
   装置を調整する方法であって、 前記可変遅延回路における遅延時間を複数段階に変え、
   各段階において、前記ディスク上に記録された特定され
   たデータブロックを再生して、デ−タのリードエラーの
   発生数を求めるステップと、 前記複数段階におけるリードエラーの発生数に基づいて
   前記リードエラーの発生数が最少となる段階を求め、こ
   の段階における遅延時間が得られるように前記可変遅延
   回路を設定するステップとを備えたディスク装置の調整
   方法。