JPH06180805A - 磁気記録再生装置の書き込み補償調整方法 - Google Patents
磁気記録再生装置の書き込み補償調整方法Info
- Publication number
- JPH06180805A JPH06180805A JP35318692A JP35318692A JPH06180805A JP H06180805 A JPH06180805 A JP H06180805A JP 35318692 A JP35318692 A JP 35318692A JP 35318692 A JP35318692 A JP 35318692A JP H06180805 A JPH06180805 A JP H06180805A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- compensation
- write
- write compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号の磁気記録再生における再生
波形のピークシフトを補償するための書き込み補償(ラ
イトプリコンペンセーション)を適切に行う方法を提供
する。 【構成】 特定ビット配列データを、書き込み補償値を
変えて記録再生し、エラーの発生回数を求める。エラー
の発生回数の最も少ない書き込み補償値を特定ビット配
列データの書き込み補償値として採用する。
波形のピークシフトを補償するための書き込み補償(ラ
イトプリコンペンセーション)を適切に行う方法を提供
する。 【構成】 特定ビット配列データを、書き込み補償値を
変えて記録再生し、エラーの発生回数を求める。エラー
の発生回数の最も少ない書き込み補償値を特定ビット配
列データの書き込み補償値として採用する。
Description
【0001】
【産業上の利用分野】本発明は、固定磁気ディスク装置
(HDD)等の磁気記録再生装置における書き込み補償
の調整方法に関する。
(HDD)等の磁気記録再生装置における書き込み補償
の調整方法に関する。
【0002】
【従来の技術】磁気記録されたディジタルデータを磁気
ヘッドで再生すると、再生波形のピークシフトが生じ
る。このピークシフトは、ビット配列に対応した磁化領
域を磁気ヘッドで読み取る時における隣接ビット(磁化
領域)との相互干渉で生じる。ピークシフトが大きくな
ると、データウィンドウによって決められた位置にリー
ドパルスを得ることができなくなり、リードエラーが生
じる。この種のピークシフトは記録密度が低い場合には
さほど問題にならないが、記録密度が高くなると問題に
なる。ピークシフトを補償する1つの方法として、ピー
クシフトが問題になる特定のビット配列のデータを記録
する時に予め特定されたビットの位相を調整する方法即
ち書き込み補償方法(ライトプリコンペンセーション)
が知られている。
ヘッドで再生すると、再生波形のピークシフトが生じ
る。このピークシフトは、ビット配列に対応した磁化領
域を磁気ヘッドで読み取る時における隣接ビット(磁化
領域)との相互干渉で生じる。ピークシフトが大きくな
ると、データウィンドウによって決められた位置にリー
ドパルスを得ることができなくなり、リードエラーが生
じる。この種のピークシフトは記録密度が低い場合には
さほど問題にならないが、記録密度が高くなると問題に
なる。ピークシフトを補償する1つの方法として、ピー
クシフトが問題になる特定のビット配列のデータを記録
する時に予め特定されたビットの位相を調整する方法即
ち書き込み補償方法(ライトプリコンペンセーション)
が知られている。
【0003】
【発明が解決しようとする課題】HDD等のための書き
込み補償回路(ライトプリコンペンセーション回路)
は、IC(集積回路)で構成されており、特定されたビ
ット配列の特定されたビットに対する補償値(位相調整
値)は予め設定されている。しかし、磁気記録媒体及び
磁気ヘッドの磁気変換特性にはバラツキがあり、書き込
み補償回路の標準設定値が最適値でないことがある。
込み補償回路(ライトプリコンペンセーション回路)
は、IC(集積回路)で構成されており、特定されたビ
ット配列の特定されたビットに対する補償値(位相調整
値)は予め設定されている。しかし、磁気記録媒体及び
磁気ヘッドの磁気変換特性にはバラツキがあり、書き込
み補償回路の標準設定値が最適値でないことがある。
【0004】そこで、本発明の目的は量産時におけるそ
れぞれの磁気記録再生装置の書き込み補償を最適にする
方法を提供することにある。
れぞれの磁気記録再生装置の書き込み補償を最適にする
方法を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
の本発明は、磁気記録媒体と信号変換磁気ヘッドとの相
対的走査運動によってディジタルデータを記録し、記録
されたデータを前記信号変換磁気ヘッド又は再生用磁気
ヘッドと前記記録媒体との相対的走査運動によって再生
するように構成され、記録すべきデータに特定されたビ
ット配列が含まれている時にこの特定されたビット配列
の特定されたビットの位相を変えるための書き込み補償
手段を有している磁気記録再生装置における書き込み補
償調整方法であって、前記書き込み補償手段による補償
状態を複数段階に変え、各段階において、前記特定され
たビット配列のデータに対応する信号を前記記録媒体に
磁気記録し、再生して前記データの読み取りエラーを検
出し、検出されたエラーの個数を前記メモリに書込むス
テップと、前記エラーの個数が最少となる前記書き込み
補償手段の補償状態を前記メモリの内容から求め、この
補償状態を得るためのデータを記憶手段に格納するステ
ップとを有することを特徴とする書き込み補償調整方法
に係わるものである。なお、請求項2に示すように、複
数段階の書き込み補償状態による特定ビット配列データ
の記録を連続的に行い、その後にこれ等を再生してエラ
ーを検出し、最もエラーの少ない書き込み補償状態を求
めてもよい。
の本発明は、磁気記録媒体と信号変換磁気ヘッドとの相
対的走査運動によってディジタルデータを記録し、記録
されたデータを前記信号変換磁気ヘッド又は再生用磁気
ヘッドと前記記録媒体との相対的走査運動によって再生
するように構成され、記録すべきデータに特定されたビ
ット配列が含まれている時にこの特定されたビット配列
の特定されたビットの位相を変えるための書き込み補償
手段を有している磁気記録再生装置における書き込み補
償調整方法であって、前記書き込み補償手段による補償
状態を複数段階に変え、各段階において、前記特定され
たビット配列のデータに対応する信号を前記記録媒体に
磁気記録し、再生して前記データの読み取りエラーを検
出し、検出されたエラーの個数を前記メモリに書込むス
テップと、前記エラーの個数が最少となる前記書き込み
補償手段の補償状態を前記メモリの内容から求め、この
補償状態を得るためのデータを記憶手段に格納するステ
ップとを有することを特徴とする書き込み補償調整方法
に係わるものである。なお、請求項2に示すように、複
数段階の書き込み補償状態による特定ビット配列データ
の記録を連続的に行い、その後にこれ等を再生してエラ
ーを検出し、最もエラーの少ない書き込み補償状態を求
めてもよい。
【0006】
【作用及び効果】本発明においては、書き込み補償状態
を変えて特定ビット配列のデータを複数回記録再生して
エラーをチェックし、最少エラーの書き込み補償状態を
求めて使用するので、正確な書き込み補償を行うことが
できる。
を変えて特定ビット配列のデータを複数回記録再生して
エラーをチェックし、最少エラーの書き込み補償状態を
求めて使用するので、正確な書き込み補償を行うことが
できる。
【0007】
【実施例】次に、図1〜図4を参照して本発明の実施例
に係わる固定磁気ディスク装置を説明する。このディス
ク装置は磁気記録媒体ディスク1と、ディスク1を回転
するためのモータ2と、信号の記録及び再生用即ち信号
変換用磁気ヘッド3と、ヘッド3をディスク1の半径方
向に移動するためのボイスコイル型モータ4とを有す
る。ディスク1には多数の同心円状のトラックTRが所
定のトラックフォーマットに従って形成されている。
に係わる固定磁気ディスク装置を説明する。このディス
ク装置は磁気記録媒体ディスク1と、ディスク1を回転
するためのモータ2と、信号の記録及び再生用即ち信号
変換用磁気ヘッド3と、ヘッド3をディスク1の半径方
向に移動するためのボイスコイル型モータ4とを有す
る。ディスク1には多数の同心円状のトラックTRが所
定のトラックフォーマットに従って形成されている。
【0008】ヘッド3にはデータ記録回路6とデータ再
生回路7とが接続されている。記録回路6にはマイクロ
プロセッサ(コントローラ)8から送出された記録デー
タ(記録パルス)が書き込み補償回路9を介して与えら
れる。書き込み補償回路9はライトプリコンペンセーシ
ョン回路と呼ばれる回路であって、特定ビット配列のデ
ータを書き込む時に特定ビットの位相(時間軸の位置)
を調整するものである。記録回路6はフリップフロップ
及びヘッド駆動回路等を含む周知の回路である。再生回
路7はヘッド3で再生した信号を波形整形してリードデ
ータとし、これをマイクロプロセッサ8に送る。この実
施例の装置は、1−7RLLと呼ばれるコードでデータ
を記録するためにWRZ信号を1−7符号信号に変換す
るためのエンコーダを有し、また1−7符号信号をNR
Z信号に変換するデコーダを有する。エンコーダ及びデ
コーダは独立に設けてもよいが、図1ではマイクロプロ
セッサ8に含めて示されている。マイクロプロセッサ8
とボイスコイルモータ4との間に接続されたシーク制御
回路10はマイクロプロセッサ8によって指令されディ
スク半径方向位置にヘッド3を位置決めするようにボイ
スコイルモータ4を制御する。
生回路7とが接続されている。記録回路6にはマイクロ
プロセッサ(コントローラ)8から送出された記録デー
タ(記録パルス)が書き込み補償回路9を介して与えら
れる。書き込み補償回路9はライトプリコンペンセーシ
ョン回路と呼ばれる回路であって、特定ビット配列のデ
ータを書き込む時に特定ビットの位相(時間軸の位置)
を調整するものである。記録回路6はフリップフロップ
及びヘッド駆動回路等を含む周知の回路である。再生回
路7はヘッド3で再生した信号を波形整形してリードデ
ータとし、これをマイクロプロセッサ8に送る。この実
施例の装置は、1−7RLLと呼ばれるコードでデータ
を記録するためにWRZ信号を1−7符号信号に変換す
るためのエンコーダを有し、また1−7符号信号をNR
Z信号に変換するデコーダを有する。エンコーダ及びデ
コーダは独立に設けてもよいが、図1ではマイクロプロ
セッサ8に含めて示されている。マイクロプロセッサ8
とボイスコイルモータ4との間に接続されたシーク制御
回路10はマイクロプロセッサ8によって指令されディ
スク半径方向位置にヘッド3を位置決めするようにボイ
スコイルモータ4を制御する。
【0009】書き込み補償回路9はライン11、12に
よってマイクロプロセッサ8に接続されている。ライン
11は書き込むべきデータを伝送し、ライン12は書き
込み補償データを伝送する。
よってマイクロプロセッサ8に接続されている。ライン
11は書き込むべきデータを伝送し、ライン12は書き
込み補償データを伝送する。
【0010】図2は書き込み補償回路9を詳しく示す。
この書き込み補償回路9は多数の遅延素子DL1 〜DL
6 と、多数のスイッチS1 〜S7 とから成る可変遅延回
路20を有する。この可変遅延回路20はデータ伝送路
11に接続され、データの特定ビットの位相を変える。
可変遅延回路20によってデータの特定ビットの位相を
遅らせる方向と進ませる方向との両方にシフトさせるこ
とを可能にするために、標準設定状態においては多数の
遅延素子DL1 〜DL6 の内の半分を働かせる。遅延素
子DL1 〜DL6 はスイッチS1 〜S7 によって入力端
子と出力端子との間が短絡された時に遅延動作しない。
従って、遅延時間を標準値(中心値)に設定する場合に
は例えば、スイッチS4 とS7 とをオンにして遅延素子
DL4 、DL5 、DL6 を短絡し、DL1 、DL2 、D
L3 のみを有効に動作させる。なお、実際には遅延回路
20に6個以上の遅延素子及び7個以上のスイッチが含
まれており、進み方向に8段、遅れ方向に8段の調整を
行うように構成されている。
この書き込み補償回路9は多数の遅延素子DL1 〜DL
6 と、多数のスイッチS1 〜S7 とから成る可変遅延回
路20を有する。この可変遅延回路20はデータ伝送路
11に接続され、データの特定ビットの位相を変える。
可変遅延回路20によってデータの特定ビットの位相を
遅らせる方向と進ませる方向との両方にシフトさせるこ
とを可能にするために、標準設定状態においては多数の
遅延素子DL1 〜DL6 の内の半分を働かせる。遅延素
子DL1 〜DL6 はスイッチS1 〜S7 によって入力端
子と出力端子との間が短絡された時に遅延動作しない。
従って、遅延時間を標準値(中心値)に設定する場合に
は例えば、スイッチS4 とS7 とをオンにして遅延素子
DL4 、DL5 、DL6 を短絡し、DL1 、DL2 、D
L3 のみを有効に動作させる。なお、実際には遅延回路
20に6個以上の遅延素子及び7個以上のスイッチが含
まれており、進み方向に8段、遅れ方向に8段の調整を
行うように構成されている。
【0011】書き込み補償を行うべき特定ビット配列を
検出するために、データ伝送ライン11にビット配列検
出回路21が接続されている。このビット配列検出回路
21は、1−7コードにおける[100101]、[1
000101]、[10000101]、[10000
0101]、[1000000101]、[10000
000101]、[101001]、[101000
1]、[10100001]、[10100000
1]、[1010000001]、[10100000
001]の特定ビット配列を検出する。即ち、論理の
“0”が2つ以上続くビット配列があるか否かを検出す
る。即ち、論理の“0”が2つ以上連続した後に論理の
“1”がある場合、及び論理の“1”の後に論理の
“0”が2つ以上連続してある場合には境界における論
理の“1”を示すビットの再生波形にピークシフトが生
じるので、これ等を検出する。ビット配列検出回路21
は複数の特定ビット配列を区別して検出し、これ等に対
応した書き込み補償値データ選択信号(読み出しアドレ
ス信号)を送出する。
検出するために、データ伝送ライン11にビット配列検
出回路21が接続されている。このビット配列検出回路
21は、1−7コードにおける[100101]、[1
000101]、[10000101]、[10000
0101]、[1000000101]、[10000
000101]、[101001]、[101000
1]、[10100001]、[10100000
1]、[1010000001]、[10100000
001]の特定ビット配列を検出する。即ち、論理の
“0”が2つ以上続くビット配列があるか否かを検出す
る。即ち、論理の“0”が2つ以上連続した後に論理の
“1”がある場合、及び論理の“1”の後に論理の
“0”が2つ以上連続してある場合には境界における論
理の“1”を示すビットの再生波形にピークシフトが生
じるので、これ等を検出する。ビット配列検出回路21
は複数の特定ビット配列を区別して検出し、これ等に対
応した書き込み補償値データ選択信号(読み出しアドレ
ス信号)を送出する。
【0012】書き込み補償データ格納メモリ22は電気
的に情報の書き込み及び消去が可能な固定記憶素子即ち
EEPROM( Electricaly Erasable Programmable
Read Only Memory)から成り、複数の書き込み補償
データをストアしている。メモリ22の書き込み補償デ
ータはビット配列検出回路21の出力に基づくアドレス
指定によって読み出され、制御回路23に送られる。制
御回路23は書き込み補償データをデコードしてスイッ
チS1 〜S7 を選択的にオン動作させる。即ち、メモリ
22から読み出された書き込み補償データに対応した書
き込み補償即ち特定ビットの位相の進み又は遅れが得ら
れるようにスイッチS1 〜S7 を制御する。
的に情報の書き込み及び消去が可能な固定記憶素子即ち
EEPROM( Electricaly Erasable Programmable
Read Only Memory)から成り、複数の書き込み補償
データをストアしている。メモリ22の書き込み補償デ
ータはビット配列検出回路21の出力に基づくアドレス
指定によって読み出され、制御回路23に送られる。制
御回路23は書き込み補償データをデコードしてスイッ
チS1 〜S7 を選択的にオン動作させる。即ち、メモリ
22から読み出された書き込み補償データに対応した書
き込み補償即ち特定ビットの位相の進み又は遅れが得ら
れるようにスイッチS1 〜S7 を制御する。
【0013】書き込み補償データ格納メモリ22にはマ
イクロプロセッサ8から導出されたライン12が接続さ
れている。このライン12は書き込み補償データを書き
込み補償データ格納メモリ22に送る。書き込み補償デ
ータ格納メモリ22は古いデータを消去し、新しいデー
タを保持する。データ伝送ライン11と可変遅延回路2
0との間に接続された遅延回路24はビット配列検出回
路21、書き込み補償データ格納メモリ22及び制御回
路23における遅れに相当する遅れをデータに与えるも
のである。
イクロプロセッサ8から導出されたライン12が接続さ
れている。このライン12は書き込み補償データを書き
込み補償データ格納メモリ22に送る。書き込み補償デ
ータ格納メモリ22は古いデータを消去し、新しいデー
タを保持する。データ伝送ライン11と可変遅延回路2
0との間に接続された遅延回路24はビット配列検出回
路21、書き込み補償データ格納メモリ22及び制御回
路23における遅れに相当する遅れをデータに与えるも
のである。
【0014】図3は図1のマイクロプロセッサ8におけ
る書き込み補償調整部分を機能的に示す図である。即
ち、マイクロプロセッサ8は、CPU、RAM、ROM
等を含んで構成されているが、本発明に関係して等価的
に図3の回路を含む。図3の特定ビット配列データ発生
手段31は、ピークシフトを補償することが必要な複数
の特定ビット配列(特定データパターン)データを選択
的に発生し、これを切換スイッチ32を介して書き込み
補償回路9に送る。スイッチ32は書き込み補償設定時
にオンになる接点bと、通常のデータを記録する時にオ
ンになる接点aを有する。接点aはライン33を介して
図示されていない記録データ供給回路に接続される。
る書き込み補償調整部分を機能的に示す図である。即
ち、マイクロプロセッサ8は、CPU、RAM、ROM
等を含んで構成されているが、本発明に関係して等価的
に図3の回路を含む。図3の特定ビット配列データ発生
手段31は、ピークシフトを補償することが必要な複数
の特定ビット配列(特定データパターン)データを選択
的に発生し、これを切換スイッチ32を介して書き込み
補償回路9に送る。スイッチ32は書き込み補償設定時
にオンになる接点bと、通常のデータを記録する時にオ
ンになる接点aを有する。接点aはライン33を介して
図示されていない記録データ供給回路に接続される。
【0015】書き込み補償データ発生手段34は値の異
なる複数の書き込み補償データが格納されたROMから
成り、特定ビット配列データ発生手段31とデータ切換
制御回路35に接続され、且つこの出力端子はライン1
2によって図2のメモリ22に接続されている。この書
き込み補償データ発生手段34は、データ切換制御回路
35で制御されて種々の書き込み補償データを発生す
る。
なる複数の書き込み補償データが格納されたROMから
成り、特定ビット配列データ発生手段31とデータ切換
制御回路35に接続され、且つこの出力端子はライン1
2によって図2のメモリ22に接続されている。この書
き込み補償データ発生手段34は、データ切換制御回路
35で制御されて種々の書き込み補償データを発生す
る。
【0016】特定ビット配列に対して最適な書き込み補
償を実行するために、エラー検出手段36と、エラー回
数計数手段37と、最少エラー回数判定手段38とが設
けられている。特定ビット配列データ発生手段31は1
−7コードに従う特定ビット配列を含む21ビットから
成るデータを発生する。この特定ビット配列データの所
定数が図1の補償回路9と記録回路6によって記録信号
に変換され、この記録信号がヘッド3でディスク1に記
録される。記録された信号をヘッド3で再生し、再生回
路7でリードパルスを形成して図3のエラー検出手段3
6に送る。エラー検出手段36は特定ビット配列データ
発生手段31で発生したデータと再生されたデータとを
比較し、両者が不一致の時にエラーを示す信号を送出す
る。この実施例では記録データとこの再生データとの比
較でエラーの有無を検出しているが、この代りに記録デ
ータに対してCRCビット又はECCデータを付加して
記録し、CRCビット又はECCデータに基づいて再生
データのエラーの有無を検出することもできる。なお、
特定ビット配列データはディスク1上に繰返して複数回
記録され、再生時に複数の特定ビット配列データを読み
出す。
償を実行するために、エラー検出手段36と、エラー回
数計数手段37と、最少エラー回数判定手段38とが設
けられている。特定ビット配列データ発生手段31は1
−7コードに従う特定ビット配列を含む21ビットから
成るデータを発生する。この特定ビット配列データの所
定数が図1の補償回路9と記録回路6によって記録信号
に変換され、この記録信号がヘッド3でディスク1に記
録される。記録された信号をヘッド3で再生し、再生回
路7でリードパルスを形成して図3のエラー検出手段3
6に送る。エラー検出手段36は特定ビット配列データ
発生手段31で発生したデータと再生されたデータとを
比較し、両者が不一致の時にエラーを示す信号を送出す
る。この実施例では記録データとこの再生データとの比
較でエラーの有無を検出しているが、この代りに記録デ
ータに対してCRCビット又はECCデータを付加して
記録し、CRCビット又はECCデータに基づいて再生
データのエラーの有無を検出することもできる。なお、
特定ビット配列データはディスク1上に繰返して複数回
記録され、再生時に複数の特定ビット配列データを読み
出す。
【0017】エラー検出手段36に接続されたエラー回
数計数手段は、複数(所定数)の特定ビット配列データ
の再生によって生じたエラーの発生回数を計数するカウ
ンタから成る。データ切換制御回路35は1種類の特定
ビット配列データが発生している期間に値の異なる複数
の書き込み補償データを発生させるように書き込み補償
データ発生手段34を制御する。従って、異なる複数の
書き込み補償データに基づく特定ビット配列データの記
録再生に対応したエラー回数をそれぞれ求めることがで
きる。
数計数手段は、複数(所定数)の特定ビット配列データ
の再生によって生じたエラーの発生回数を計数するカウ
ンタから成る。データ切換制御回路35は1種類の特定
ビット配列データが発生している期間に値の異なる複数
の書き込み補償データを発生させるように書き込み補償
データ発生手段34を制御する。従って、異なる複数の
書き込み補償データに基づく特定ビット配列データの記
録再生に対応したエラー回数をそれぞれ求めることがで
きる。
【0018】エラー回数計数手段37に接続された最少
エラー回数判定手段38は、異なる複数の書き込み補償
データに基づく特定ビット配列データの記録再生で生じ
たエラーの回数を記憶するメモリと、これ等のエラー回
数の内の最少エラーを判定する手段とを含み、どの書き
込み補償データの時にエラー回数が最少になるかを判定
する。予め決められた書き込み補償データに基づく記録
再生が終了した時に最少エラー回数の判定が行われ、こ
の結果に基づいて最少エラー回数に対応する書き込み補
償データを発生させるようにデータ切換制御回路35が
書き込み補償データ発生回路34を制御する。
エラー回数判定手段38は、異なる複数の書き込み補償
データに基づく特定ビット配列データの記録再生で生じ
たエラーの回数を記憶するメモリと、これ等のエラー回
数の内の最少エラーを判定する手段とを含み、どの書き
込み補償データの時にエラー回数が最少になるかを判定
する。予め決められた書き込み補償データに基づく記録
再生が終了した時に最少エラー回数の判定が行われ、こ
の結果に基づいて最少エラー回数に対応する書き込み補
償データを発生させるようにデータ切換制御回路35が
書き込み補償データ発生回路34を制御する。
【0019】図1、図2及び図3の各部はマイクロプロ
セッサ8に内蔵されているプログラムに従って図3に示
すように動作する。即ち、まずブロック40で書き込み
補償動作がスタートすれば、次のブロック41に示すよ
うに初期設定する。即ち、書き込み補償データ発生手段
34から標準値の書き込み補償データを発生させ、これ
をメモリ22に書き込む。次に、ブロック42に示すよ
うに特定ビット配列データを記録し、再生し、再生デー
タのエラーチェックを行う。即ち、特定ビット配列デー
タ発生手段31から特定ビット配列データを発生させ、
標準の書き込み補償データに対応した遅延時間に設定さ
れた書き込み補償回路9を介して上記データに対応した
信号をディスク1に記録する。今、特定ビット配列デー
タが1000101のビット配列を有している場合に
は、図5(A)に示すライトパルスが発生し、図2の可
変遅延回路20において図5(A)のt1 時点のパルス
(特定ビット)に時間Td の遅延が与えられる。図1の
記録回路6はライトパルスに応答するフリップフロップ
を含み、この出力は図5(C)に示すようにライトパル
スが入力する毎に反転する。従って、ディスク1上の記
録磁化パターンは図5(D)に示すように変化する。デ
ィスク1には特定ビット配列データを所定回数だけ繰返
して記録する。その後、この記録をヘッド3で読み取
る。なお、データの記録再生時には勿論ディスク1を回
転させ、ディスク1とヘッド3との間に相対的走査運動
を生じさせる。ヘッド3の再生出力電圧は図5(E)に
示すように磁化反転箇所に対応してピークを持つ。この
ピークは磁化反転に一致して生じるとは限らない。t0
〜t1区間のように同一の磁化状態が長く続いた後のt2
において磁化反転が生じている所では再生波形のピー
クのシフトが生じる。しかし、書き込み時にライトパル
スの位相をシフトしているので、書き込み時の補償値と
再生時のピークシフトとの打ち合いが生じ、ライトパル
スに対応したピークを得ることができる。ところで、標
準設定の書き込み補償によって最適な書き込み補償が達
成されるとは限らない。書き込み補償が不十分の場合に
は、ブロック42の再生データのエラーチェックでエラ
ーが検出される。通常、同一のビット配列の複数のデー
タを記録再生してもすべてのデータにエラーが生じるわ
けではなく、ある確率で不特定のデータにエラーが発生
する。そこで、ブロック42ではエラーの個数を計数
し、メモリに書き込んでおく。
セッサ8に内蔵されているプログラムに従って図3に示
すように動作する。即ち、まずブロック40で書き込み
補償動作がスタートすれば、次のブロック41に示すよ
うに初期設定する。即ち、書き込み補償データ発生手段
34から標準値の書き込み補償データを発生させ、これ
をメモリ22に書き込む。次に、ブロック42に示すよ
うに特定ビット配列データを記録し、再生し、再生デー
タのエラーチェックを行う。即ち、特定ビット配列デー
タ発生手段31から特定ビット配列データを発生させ、
標準の書き込み補償データに対応した遅延時間に設定さ
れた書き込み補償回路9を介して上記データに対応した
信号をディスク1に記録する。今、特定ビット配列デー
タが1000101のビット配列を有している場合に
は、図5(A)に示すライトパルスが発生し、図2の可
変遅延回路20において図5(A)のt1 時点のパルス
(特定ビット)に時間Td の遅延が与えられる。図1の
記録回路6はライトパルスに応答するフリップフロップ
を含み、この出力は図5(C)に示すようにライトパル
スが入力する毎に反転する。従って、ディスク1上の記
録磁化パターンは図5(D)に示すように変化する。デ
ィスク1には特定ビット配列データを所定回数だけ繰返
して記録する。その後、この記録をヘッド3で読み取
る。なお、データの記録再生時には勿論ディスク1を回
転させ、ディスク1とヘッド3との間に相対的走査運動
を生じさせる。ヘッド3の再生出力電圧は図5(E)に
示すように磁化反転箇所に対応してピークを持つ。この
ピークは磁化反転に一致して生じるとは限らない。t0
〜t1区間のように同一の磁化状態が長く続いた後のt2
において磁化反転が生じている所では再生波形のピー
クのシフトが生じる。しかし、書き込み時にライトパル
スの位相をシフトしているので、書き込み時の補償値と
再生時のピークシフトとの打ち合いが生じ、ライトパル
スに対応したピークを得ることができる。ところで、標
準設定の書き込み補償によって最適な書き込み補償が達
成されるとは限らない。書き込み補償が不十分の場合に
は、ブロック42の再生データのエラーチェックでエラ
ーが検出される。通常、同一のビット配列の複数のデー
タを記録再生してもすべてのデータにエラーが生じるわ
けではなく、ある確率で不特定のデータにエラーが発生
する。そこで、ブロック42ではエラーの個数を計数
し、メモリに書き込んでおく。
【0020】次に、複数段階(複数の値)の書き込み補
償を実行して最適の値を決定するために、図4のブロッ
ク43で遅れ方向の補償が最終段か否かを判断する。書
き込み補償を更に進める場合には、ブロック44におい
て補償値を変更する。即ち、図3の書き込み補償データ
発生手段34から次の段の書き込み補償データを発生さ
せ、これを図2のメモリ22に書き込み、これに対応し
た遅延状態(補償状態)を得る。しかる後、ブロック4
2に戻り、同一の動作を繰返す。遅れ側の書き込み補償
が最終段に達したら、ブロック45に移って進み側の補
償の初期設定をし、次のブロック46において前述のブ
ロック42と同一の動作を生じさせる。次に、ブロック
47で補償が最終段でないことが判定されたらブロック
48で書き込み補償データを変更し、ブロック46に戻
って再度特定ビット配列データの記録再生、エラーチェ
ック、エラー計数を行う。ブロック47で最終段の補償
であることが判定されると、ブロック49によって今迄
の遅れ方向及び進み方向の複数段階の書き込み補償にお
けるエラー数の最も少ない段階(書き込み補償データ)
を、エラー回数を保持するメモリの内容によって求め、
図3の書き込み補償データ発生手段34から最少エラー
に対応する書き込み補償データを図2のメモリ22に送
り、特定ビット配列データに対応するアドレスの前迄の
データを消去し、最終的に決定された最適書き込み補償
データを代りに書き込む。これにより、ブロック50に
示すように調整動作が終了する。
償を実行して最適の値を決定するために、図4のブロッ
ク43で遅れ方向の補償が最終段か否かを判断する。書
き込み補償を更に進める場合には、ブロック44におい
て補償値を変更する。即ち、図3の書き込み補償データ
発生手段34から次の段の書き込み補償データを発生さ
せ、これを図2のメモリ22に書き込み、これに対応し
た遅延状態(補償状態)を得る。しかる後、ブロック4
2に戻り、同一の動作を繰返す。遅れ側の書き込み補償
が最終段に達したら、ブロック45に移って進み側の補
償の初期設定をし、次のブロック46において前述のブ
ロック42と同一の動作を生じさせる。次に、ブロック
47で補償が最終段でないことが判定されたらブロック
48で書き込み補償データを変更し、ブロック46に戻
って再度特定ビット配列データの記録再生、エラーチェ
ック、エラー計数を行う。ブロック47で最終段の補償
であることが判定されると、ブロック49によって今迄
の遅れ方向及び進み方向の複数段階の書き込み補償にお
けるエラー数の最も少ない段階(書き込み補償データ)
を、エラー回数を保持するメモリの内容によって求め、
図3の書き込み補償データ発生手段34から最少エラー
に対応する書き込み補償データを図2のメモリ22に送
り、特定ビット配列データに対応するアドレスの前迄の
データを消去し、最終的に決定された最適書き込み補償
データを代りに書き込む。これにより、ブロック50に
示すように調整動作が終了する。
【0021】今、1つの特定ビット配列データにおける
最適書き込み補償データの決定について述べたが、別の
特定ビット配列データに対する最適書き込み補償データ
の決定も同様に実行し、これ等をメモリ22に書き込
む。
最適書き込み補償データの決定について述べたが、別の
特定ビット配列データに対する最適書き込み補償データ
の決定も同様に実行し、これ等をメモリ22に書き込
む。
【0022】以上の調整はHDDを工場から出荷する前
に行う。出荷後において書き込み補償の再調整が不要の
場合には、図3に原理的に示す書き込み補償調整手段を
HDDから除去することができる。
に行う。出荷後において書き込み補償の再調整が不要の
場合には、図3に原理的に示す書き込み補償調整手段を
HDDから除去することができる。
【0023】なお、図2を参照して遅れ側と進み側の書
き込み補償を説明すると次のようになる。まず、標準設
定の場合には、遅延素子DL1 、DL2 、DL3 に基づ
く遅延をデータに与える。遅れ方向の調整を進める場合
には遅延素子DL4 、DL5、DL6 による遅延を順次
に付加する。逆に進み方向の書き込み補償を行う場合に
はDL1 、DL2 、DL3 による遅延状態から、DL1
、DL2 による遅延状態、DL1 による遅延状態、遅
延素子を全く通さない状態のように変化させる。このよ
うな遅延階数の変化はスイッチS1 〜S7 の制御によっ
て容易に達成し得る。
き込み補償を説明すると次のようになる。まず、標準設
定の場合には、遅延素子DL1 、DL2 、DL3 に基づ
く遅延をデータに与える。遅れ方向の調整を進める場合
には遅延素子DL4 、DL5、DL6 による遅延を順次
に付加する。逆に進み方向の書き込み補償を行う場合に
はDL1 、DL2 、DL3 による遅延状態から、DL1
、DL2 による遅延状態、DL1 による遅延状態、遅
延素子を全く通さない状態のように変化させる。このよ
うな遅延階数の変化はスイッチS1 〜S7 の制御によっ
て容易に達成し得る。
【0024】書き込み補償をより正確に実行するため
に、ディスク1を内周トラックと外周トラックとの間を
複数の帯域に分割に各帯域における最適書き込み補償値
を求めることができる。
に、ディスク1を内周トラックと外周トラックとの間を
複数の帯域に分割に各帯域における最適書き込み補償値
を求めることができる。
【0025】
【別の実施例】書き込み補償調整のプログラムを図6に
示すように変更することができる。即ち、特定ビット配
列データを複数段階に書き込み補償状態を変えて連続的
に書き込み、その後にこれ等を連続的に読み出すことが
できる。図6の流れ図に従う書き込み補償の設定は図1
〜図3の装置で実行する。図6のブロック60で補償設
定動作をスタートさせ、ブロック61で書き込み補償状
態の初期設定を行う。これにより、図2の可変遅延回路
20が所定の遅延状態(書き込み補償状態)になる。次
に、ブロック62において特定ビット配列データをディ
スク1に記録する。即ち、図3の特定ビット配列データ
発生手段からデータを発生させ、これをディスク1に記
録する。この記録はディスク1の特定セクタに複数回行
う。次に、ブロック63に示すように書き込み補償デー
タを変更し、図2の可変遅延回路20の遅延時間を変え
る。次に、ブロック64に示すように、再び特定ビット
配列データをディスク1に記録する。更に、ブロック6
5に示すように、書き込み補償データの変更と特定ビッ
ト配列データの記録を所定回数だけ繰返す。次に、ブロ
ック66に示すように、特定ビット配列データをディス
ク1から再生し、図3のエラー検出手段36でエラーを
検出し、各書き込み補償状態に対応した再生データのエ
ラーを図3のエラー回数計数手段で計数する。次に、ブ
ロック67に示すようにエラーの最も少ない書き込み補
償段階を求め、この書き込み補償を得ることができる書
き込み補償データを図3の書き込み補償データ発生手段
34から発生させ、図2のメモリ22に書き込む。これ
により、ブロック68に示すように調整が終了する。こ
のように各書き込み補償状態によるデータの記録及び再
生をまとめて行っても図4の方法と同一の効果が得られ
る。
示すように変更することができる。即ち、特定ビット配
列データを複数段階に書き込み補償状態を変えて連続的
に書き込み、その後にこれ等を連続的に読み出すことが
できる。図6の流れ図に従う書き込み補償の設定は図1
〜図3の装置で実行する。図6のブロック60で補償設
定動作をスタートさせ、ブロック61で書き込み補償状
態の初期設定を行う。これにより、図2の可変遅延回路
20が所定の遅延状態(書き込み補償状態)になる。次
に、ブロック62において特定ビット配列データをディ
スク1に記録する。即ち、図3の特定ビット配列データ
発生手段からデータを発生させ、これをディスク1に記
録する。この記録はディスク1の特定セクタに複数回行
う。次に、ブロック63に示すように書き込み補償デー
タを変更し、図2の可変遅延回路20の遅延時間を変え
る。次に、ブロック64に示すように、再び特定ビット
配列データをディスク1に記録する。更に、ブロック6
5に示すように、書き込み補償データの変更と特定ビッ
ト配列データの記録を所定回数だけ繰返す。次に、ブロ
ック66に示すように、特定ビット配列データをディス
ク1から再生し、図3のエラー検出手段36でエラーを
検出し、各書き込み補償状態に対応した再生データのエ
ラーを図3のエラー回数計数手段で計数する。次に、ブ
ロック67に示すようにエラーの最も少ない書き込み補
償段階を求め、この書き込み補償を得ることができる書
き込み補償データを図3の書き込み補償データ発生手段
34から発生させ、図2のメモリ22に書き込む。これ
により、ブロック68に示すように調整が終了する。こ
のように各書き込み補償状態によるデータの記録及び再
生をまとめて行っても図4の方法と同一の効果が得られ
る。
【0026】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) EEPROM22に書き込み補償データを書き
込む代りに、ディスク1の特定領域にこれを書き込むこ
とができる。 (2) 1−7RLL方式以外の種々のコードのデータ
に対しても適用可能である。 (3) HDDに限ることなく、フロッピーディスク装
置、磁気テープ装置にも適用可能である。
く、例えば次の変形が可能なものである。 (1) EEPROM22に書き込み補償データを書き
込む代りに、ディスク1の特定領域にこれを書き込むこ
とができる。 (2) 1−7RLL方式以外の種々のコードのデータ
に対しても適用可能である。 (3) HDDに限ることなく、フロッピーディスク装
置、磁気テープ装置にも適用可能である。
【図1】本発明の実施例に係わる固定磁気ディスク装置
を原理的に示すブロック図である。
を原理的に示すブロック図である。
【図2】図1の書き込み補償回路を示すブロック図であ
る。
る。
【図3】図1のマイクロプロセッサの書き込み補償調整
部分を機能的に示すブロック図である。
部分を機能的に示すブロック図である。
【図4】書き込み補償調整の動作を示す流れ図である。
【図5】図1の各部の状態を示す図である。
【図6】別の実施例の書き込み補償調整の動作を示す流
れ図である。
れ図である。
【符号の説明】 1 ディスク 3 ヘッド
Claims (2)
- 【請求項1】 磁気記録媒体と信号変換磁気ヘッドとの
相対的走査運動によってディジタルデータを記録し、記
録されたデータを前記信号変換磁気ヘッド又は再生用磁
気ヘッドと前記記録媒体との相対的走査運動によって再
生するように構成され、記録すべきデータに特定された
ビット配列が含まれている時にこの特定されたビット配
列の特定されたビットの位相を変えるための書き込み補
償手段を有している磁気記録再生装置における書き込み
補償調整方法であって、 前記書き込み補償手段による補償状態を複数段階に変
え、各段階において、前記特定されたビット配列のデー
タに対応する信号を前記記録媒体に磁気記録し、再生し
て前記データの読み取りエラーを検出し、検出されたエ
ラーの個数を前記メモリに書込むステップと、 前記エラーの個数が最少となる前記書き込み補償手段の
補償状態を前記メモリの内容から求め、この補償状態を
得るためのデータを記憶手段に格納するステップとを有
することを特徴とする書き込み補償調整方法。 - 【請求項2】磁気記録媒体と信号変換磁気ヘッドとの相
対的走査運動によってディジタルデータを記録し、記録
されたデータを前記信号変換磁気ヘッド又は再生用磁気
ヘッドと前記記録媒体との相対的走査運動によって再生
するように構成され、記録すべきデータに特定されたビ
ット配列が含まれている時にこの特定されたビット配列
の特定されたビットの位相を変えるための書き込み補償
手段を有している磁気記録再生装置における書き込み補
償調整方法であって、 前記書き込み補償手段による補償状態を複数段階に変
え、各段階において特定されたビット配列のデータに対
応する信号を前記記録媒体に記録するステップと、 前記記録媒体から前記特定されたビット配列のデータに
対応する信号を再生し、前記特定されたビット配列のデ
ータに対応するリードデータを得るステップと、 前記
補償状態の各段階毎にリードデータのエラーを検出し、
このエラーの最も少ない前記補償状態の段階を求めるス
テップと、 前記書き込み補償手段を前記エラーの最も少ない段階に
設定するステップとを有することを特徴とする書き込み
補償調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35318692A JPH06180805A (ja) | 1992-12-11 | 1992-12-11 | 磁気記録再生装置の書き込み補償調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35318692A JPH06180805A (ja) | 1992-12-11 | 1992-12-11 | 磁気記録再生装置の書き込み補償調整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06180805A true JPH06180805A (ja) | 1994-06-28 |
Family
ID=18429144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35318692A Pending JPH06180805A (ja) | 1992-12-11 | 1992-12-11 | 磁気記録再生装置の書き込み補償調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06180805A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849035A (en) * | 1987-08-11 | 1989-07-18 | Crucible Materials Corporation | Rare earth, iron carbon permanent magnet alloys and method for producing the same |
JP2006164349A (ja) * | 2004-12-03 | 2006-06-22 | Hitachi Global Storage Technologies Netherlands Bv | 情報記録装置及び情報記録装置の制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58133613A (ja) * | 1982-02-03 | 1983-08-09 | Hitachi Ltd | Pcm録音機 |
JPS5958607A (ja) * | 1982-09-28 | 1984-04-04 | Toshiba Corp | 磁気デイスク装置の書込みデ−タ補正方式 |
JPS60205802A (ja) * | 1984-03-29 | 1985-10-17 | Otani Denki Kk | 磁気記録再生装置の位相補償方法及び装置 |
-
1992
- 1992-12-11 JP JP35318692A patent/JPH06180805A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58133613A (ja) * | 1982-02-03 | 1983-08-09 | Hitachi Ltd | Pcm録音機 |
JPS5958607A (ja) * | 1982-09-28 | 1984-04-04 | Toshiba Corp | 磁気デイスク装置の書込みデ−タ補正方式 |
JPS60205802A (ja) * | 1984-03-29 | 1985-10-17 | Otani Denki Kk | 磁気記録再生装置の位相補償方法及び装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849035A (en) * | 1987-08-11 | 1989-07-18 | Crucible Materials Corporation | Rare earth, iron carbon permanent magnet alloys and method for producing the same |
JP2006164349A (ja) * | 2004-12-03 | 2006-06-22 | Hitachi Global Storage Technologies Netherlands Bv | 情報記録装置及び情報記録装置の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4860272A (en) | Erroneous track jump restoration apparatus for optical record disc player | |
US5995305A (en) | Disk drive using off-track margin to obtain optimal performance parameters | |
EP0297634B1 (en) | Alternate storage areas in magnetooptical media | |
US5388087A (en) | Recording and reproducing apparatus including changing a reproduction characteristic when an error has occurred in reproduced data | |
US5963387A (en) | Method for forming and processing data address mark for hard disk drive | |
US4942486A (en) | Recording disk having read-only recording area and writable recording area and a driving apparatus therefor | |
US4672483A (en) | Information recording and reading apparatus having recording error checking circuit | |
JP3072719B2 (ja) | ディスク装置及び記録/再生制御方法 | |
JPH052830A (ja) | 記録再生装置および記録再生装置における記録再生方法 | |
EP0341790B1 (en) | Method and apparatus for reproducing magnetic tape using rotary drum heads | |
US5790333A (en) | Disk drive having optimized off-track compensation | |
US6204984B1 (en) | Disk apparatus, and recording/reproduction method therefor | |
JPH06180805A (ja) | 磁気記録再生装置の書き込み補償調整方法 | |
US20040268034A1 (en) | Multi-tiered retry scheme for loading system data | |
JPH07211011A (ja) | ディスク記憶装置のフォーマッティング方法 | |
JPH0542069B2 (ja) | ||
US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
JP3258182B2 (ja) | サーボデータの書込み制御装置及び書込み制御方法 | |
JPH02282981A (ja) | トラッキングサーボ装置 | |
JPH06187738A (ja) | ディスク装置及びその調整方法 | |
JP3311770B2 (ja) | ハードディスクドライブ装置 | |
JP3532339B2 (ja) | 信号処理装置 | |
JP2002216426A (ja) | 情報記録システム | |
JP2002117618A (ja) | データ記録装置 | |
JP2981449B2 (ja) | 情報記録再生装置 |