JP2713975B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP2713975B2 JP2713975B2 JP63095545A JP9554588A JP2713975B2 JP 2713975 B2 JP2713975 B2 JP 2713975B2 JP 63095545 A JP63095545 A JP 63095545A JP 9554588 A JP9554588 A JP 9554588A JP 2713975 B2 JP2713975 B2 JP 2713975B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- region
- horizontal
- vertical ccd
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像装置、特にCCD型撮像素子に好適な固体
撮像装置およびその製造方法に関する。
撮像装置およびその製造方法に関する。
従来のCCD型固体撮像素子は第６図に示す様な構成に
なつている。１はホトダイオード、２は垂直CCD、3-1は
第１水平CCD、3-2は第２水平CCDである。ホトダイオー
ド１で光電変換された信号電荷は、垂直ブランキング期
間中に一括して垂直CCD2に送られ、垂直走査期間には、
各水平ブランキング期間に水平CCD3-1もしくは3-2に転
送され、水平走査期間に順次素子外部に信号として取り
出される。
なつている。１はホトダイオード、２は垂直CCD、3-1は
第１水平CCD、3-2は第２水平CCDである。ホトダイオー
ド１で光電変換された信号電荷は、垂直ブランキング期
間中に一括して垂直CCD2に送られ、垂直走査期間には、
各水平ブランキング期間に水平CCD3-1もしくは3-2に転
送され、水平走査期間に順次素子外部に信号として取り
出される。
上記CCD型撮像素子は、低雑音を特徴としている。ま
た、水平CCDを並列に設けることにより、高速走査にも
適している。しかしながら、垂直CCDの転送可能な信号
電荷量が小さく、素子のダイナミツクレンジ（飽和信号
電荷量と雑音電荷の比）が小さいという問題があつた。
た、水平CCDを並列に設けることにより、高速走査にも
適している。しかしながら、垂直CCDの転送可能な信号
電荷量が小さく、素子のダイナミツクレンジ（飽和信号
電荷量と雑音電荷の比）が小さいという問題があつた。
上記ダイナミツクレンジに関する問題を解決する装置
が、特開昭59-33865に提案されている。この改良型の従
来装置は、垂直CCDシフトレジスタにおける電極単位面
積あたりの電荷蓄積容量を水平CCDシフトレジスタにお
ける電極単位面積あたりの電荷蓄積容量より大きくする
様な構造をもたせている。従来の改良装置では、２つの
構造が提案されている。すばわち、第１に垂直CCDチヤ
ネルのチヤネル深さを、水平CCDシフトレジスタを構成
するチヤネル深さより浅くするか、第２に垂直CCDシフ
トレジスタにおける蓄積電極下の電位と該転送電極下の
電位との電位差を水平CCDシフトレジスタにおける蓄積
電極との電位差より高くするかのいずれかとする構造と
なつている。以下、改良型従来装置についてさらに詳細
に述べる。
が、特開昭59-33865に提案されている。この改良型の従
来装置は、垂直CCDシフトレジスタにおける電極単位面
積あたりの電荷蓄積容量を水平CCDシフトレジスタにお
ける電極単位面積あたりの電荷蓄積容量より大きくする
様な構造をもたせている。従来の改良装置では、２つの
構造が提案されている。すばわち、第１に垂直CCDチヤ
ネルのチヤネル深さを、水平CCDシフトレジスタを構成
するチヤネル深さより浅くするか、第２に垂直CCDシフ
トレジスタにおける蓄積電極下の電位と該転送電極下の
電位との電位差を水平CCDシフトレジスタにおける蓄積
電極との電位差より高くするかのいずれかとする構造と
なつている。以下、改良型従来装置についてさらに詳細
に述べる。
第７図は、従来の改良装置の構造の一例を示す第６図
C-C′‐Ｃ″,A-A′,B-B′部の断面図である。部分４は
垂直CCDシフトレジスタが集積されている領域、部分５
は水平CCDシフトレジスタが集積されている領域、６は
第１導電型（例えばｎ型）の半導体基板、７は埋め込み
チヤネル用の低濃度拡散層であり、基板と反対の導電型
（例えばｐ型）で、その基板よりの部分は不純物濃度を
高くしてある。8,9はCCD電極を示しており、一般に第１
層目の多結晶シリコンおよび第１層目と若干重なりをも
つ第２層目の多結晶シリコンで作られる。ここで第２層
目の多結晶シリコン電極９の下の半導体表面11には、第
１層目電極下に形成される表面ポテンシヤルと差をつけ
るため、第１導電型の不純物層が設けられている。10は
ゲート酸化膜である。
C-C′‐Ｃ″,A-A′,B-B′部の断面図である。部分４は
垂直CCDシフトレジスタが集積されている領域、部分５
は水平CCDシフトレジスタが集積されている領域、６は
第１導電型（例えばｎ型）の半導体基板、７は埋め込み
チヤネル用の低濃度拡散層であり、基板と反対の導電型
（例えばｐ型）で、その基板よりの部分は不純物濃度を
高くしてある。8,9はCCD電極を示しており、一般に第１
層目の多結晶シリコンおよび第１層目と若干重なりをも
つ第２層目の多結晶シリコンで作られる。ここで第２層
目の多結晶シリコン電極９の下の半導体表面11には、第
１層目電極下に形成される表面ポテンシヤルと差をつけ
るため、第１導電型の不純物層が設けられている。10は
ゲート酸化膜である。
ここで、垂直CCDシフトレジスタを形成するチヤネル7
-1の拡散深さXch1は水平CCDシフトレジスタを形成する
チヤネル7-2の拡散深さXch2より浅く設定されている。
-1の拡散深さXch1は水平CCDシフトレジスタを形成する
チヤネル7-2の拡散深さXch2より浅く設定されている。
この従来装置では、走査速度の遅い垂直CCDの拡散深
さだけを浅くすることにより、転送損失の問題を生じる
ことなく、垂直CCDの単位面積当りの電極容量Ｃを増加
させることができる。この結果垂直CCDの転送可能な信
号電荷量を大きくできる。
さだけを浅くすることにより、転送損失の問題を生じる
ことなく、垂直CCDの単位面積当りの電極容量Ｃを増加
させることができる。この結果垂直CCDの転送可能な信
号電荷量を大きくできる。
第８図に上記従来例とは別の構造により、垂直CCDの
単位面積当りの電極蓄積容量を増やした従来装置の一例
を示す。４〜11は第７図と同様である。この従来例で
は、垂直CCDシフトレジスタ領域４を形成する不純物層1
1-1の基板６と同型（すなわち拡散層７と反対型）の不
純物層の不純物濃度CB1は水平CCDシフトレジスタ領域５
を形成する不純物層11-2の不純物濃度CB2より高く設定
される。
単位面積当りの電極蓄積容量を増やした従来装置の一例
を示す。４〜11は第７図と同様である。この従来例で
は、垂直CCDシフトレジスタ領域４を形成する不純物層1
1-1の基板６と同型（すなわち拡散層７と反対型）の不
純物層の不純物濃度CB1は水平CCDシフトレジスタ領域５
を形成する不純物層11-2の不純物濃度CB2より高く設定
される。
第９図は、垂直および水平の各レジスタの右側一組の
CCD電極に“1"レベル（高電圧）のクロツクパルスφ１
およびφ２が印加され、左側一組のCCD電極には“0"レ
ベル（OVまたは低電圧）のクロツクパルスφ１およびφ
２が印加されている状態での、CB1＞CB2となる従来改良
装置（同図（ａ））とCB1＝CB2なる従来装置（同図
（ｂ））の表面ポテンシヤル図である。この従来改良装
置では、CB1＞CB2とすることにより、転送速度の問題な
く垂直CCDシフトレジスタの２電極8-1,9-1のポテンシヤ
ル差VB1を、CB1＝CB2であつた従来装置のポテンシヤル
差VB1′より大きくできる。この結果、単位面積当りの
電極容量ＣとVBの積で決定されるCCD電極の蓄積可能な
最大電荷量を大きくできる。
CCD電極に“1"レベル（高電圧）のクロツクパルスφ１
およびφ２が印加され、左側一組のCCD電極には“0"レ
ベル（OVまたは低電圧）のクロツクパルスφ１およびφ
２が印加されている状態での、CB1＞CB2となる従来改良
装置（同図（ａ））とCB1＝CB2なる従来装置（同図
（ｂ））の表面ポテンシヤル図である。この従来改良装
置では、CB1＞CB2とすることにより、転送速度の問題な
く垂直CCDシフトレジスタの２電極8-1,9-1のポテンシヤ
ル差VB1を、CB1＝CB2であつた従来装置のポテンシヤル
差VB1′より大きくできる。この結果、単位面積当りの
電極容量ＣとVBの積で決定されるCCD電極の蓄積可能な
最大電荷量を大きくできる。
上記従来技術ならびに従来改良技術は以下の問題があ
つた。
つた。
上記従来改良装置で述べられた２つの構造において
は、垂直CCDの転送可能な最大電荷量への配慮が末だ充
分ではなく、素子のダイナミツクレンジ（飽和信号電荷
と雑音電荷の比）が小さい。
は、垂直CCDの転送可能な最大電荷量への配慮が末だ充
分ではなく、素子のダイナミツクレンジ（飽和信号電荷
と雑音電荷の比）が小さい。
以下、第10図を用いて上記問題を更に詳しく説明す
る。
る。
第10図（ａ）は第６図の垂直CCDAA′の継面構造図で
ある。６〜8,10は第７図と同様であり、15はCCDチヤネ
ルの横方向分離を行なうための基板と同型（例えばｐ
型）でかつ基板より高濃度のチヤネルストツパ層,16はL
OCOSフイールド酸化膜である。同図（ｂ）は、同図
（ａ）の垂直CCDチヤネル部a-a′の深さ方向の電位図、
同図（ｃ）は同図（ｂ）の最大電位の垂直CCDチヤネル
部の横方向の電位図である。Qsは信号電荷を示す。垂直
CCDの転送可能な電荷量Ｑは式（１）で与えられる。
ある。６〜8,10は第７図と同様であり、15はCCDチヤネ
ルの横方向分離を行なうための基板と同型（例えばｐ
型）でかつ基板より高濃度のチヤネルストツパ層,16はL
OCOSフイールド酸化膜である。同図（ｂ）は、同図
（ａ）の垂直CCDチヤネル部a-a′の深さ方向の電位図、
同図（ｃ）は同図（ｂ）の最大電位の垂直CCDチヤネル
部の横方向の電位図である。Qsは信号電荷を示す。垂直
CCDの転送可能な電荷量Ｑは式（１）で与えられる。
Ｑ＝Ｓ＊Ｃ＊ΔＶ …（１） ここに、Ｓは、垂直CCD1電極当りのチヤネルが形成され
る領域の有効チヤネル面積を示し、式（２）で与えられ
る。
る領域の有効チヤネル面積を示し、式（２）で与えられ
る。
Ｓ＝Ｌ（Ｗ−ΔＷ） …（２） L:一電極当りの設計チヤネル長 W:設計チヤネル幅 ΔW:チヤネル幅やせ細り量（実効チヤネル幅と設計チヤ
ネル幅の差） またＣは単位面積当りの 容量値を示し、式（３）で表わされる。
ネル幅の差） またＣは単位面積当りの 容量値を示し、式（３）で表わされる。
t0x:ゲート酸化膜の膜厚 ε0x:ゲート酸化膜の誘導率 xd :チヤネル深さ（シリコン表面からチヤネルの最大電
位点までの距離） εsi:シリコン誘電率 さらに、ΔＶはチヤネルの最大電位とシリコン表面の電
位との差で転送可能な最大電荷量による最大電圧振幅を
示す。なぜなら、信号電荷が表面に到達すると、表面に
ある界面準位により電荷がとらえられ、垂直CCDの転送
効率が急激に劣化するため、転送可能な信号電荷による
最大電圧振幅はΔＶとなるからである。以上から、転送
可能な電荷量Ｑを増やすには、有効チヤネル面積Ｓを増
加し、単位面積当りの容量Ｃを増やし、最大電圧振幅Δ
Ｖを増やせばよいことがわかる。
位点までの距離） εsi:シリコン誘電率 さらに、ΔＶはチヤネルの最大電位とシリコン表面の電
位との差で転送可能な最大電荷量による最大電圧振幅を
示す。なぜなら、信号電荷が表面に到達すると、表面に
ある界面準位により電荷がとらえられ、垂直CCDの転送
効率が急激に劣化するため、転送可能な信号電荷による
最大電圧振幅はΔＶとなるからである。以上から、転送
可能な電荷量Ｑを増やすには、有効チヤネル面積Ｓを増
加し、単位面積当りの容量Ｃを増やし、最大電圧振幅Δ
Ｖを増やせばよいことがわかる。
従来の改良装置においては、上記３つの要因のうち、
下記２点についての配慮がなされていない。第１に、す
べてのCCD型撮像素子においてはチヤネルの横方向分離
のために、第10図（ａ）に示す基板６と同型（CCDチヤ
ネル層７とは反対型）の高濃度のチヤネルストツパ15を
形成する。このチヤネルストツパ15が素子制御時の熱工
程により横方向に拡散しCCDチヤネル領域に侵入し、チ
ヤネルの不純物層７を打ち消し、実効的なチヤネル幅が
ΔＷだけ彫少してしまい有効チヤネル面積が小さくな
る。第２には、転送可能な信号による最大電圧振幅を、
隣接する電極間のポテンシヤル差VBと考えているため
に、通常の駆動電圧と不純物濃度においては転送可能な
信号電荷による最大電圧がチヤネルの最大電圧とシリコ
ン表面の電位差ΔＶにあることが配慮されておらず、Δ
Ｖには上限ができる。以上の結果、垂直CCDの最大転送
電荷量は充分な値を取り得なかつた。
下記２点についての配慮がなされていない。第１に、す
べてのCCD型撮像素子においてはチヤネルの横方向分離
のために、第10図（ａ）に示す基板６と同型（CCDチヤ
ネル層７とは反対型）の高濃度のチヤネルストツパ15を
形成する。このチヤネルストツパ15が素子制御時の熱工
程により横方向に拡散しCCDチヤネル領域に侵入し、チ
ヤネルの不純物層７を打ち消し、実効的なチヤネル幅が
ΔＷだけ彫少してしまい有効チヤネル面積が小さくな
る。第２には、転送可能な信号による最大電圧振幅を、
隣接する電極間のポテンシヤル差VBと考えているため
に、通常の駆動電圧と不純物濃度においては転送可能な
信号電荷による最大電圧がチヤネルの最大電圧とシリコ
ン表面の電位差ΔＶにあることが配慮されておらず、Δ
Ｖには上限ができる。以上の結果、垂直CCDの最大転送
電荷量は充分な値を取り得なかつた。
本発明の目的は、垂直CCDの最大転送電荷量を増大
し、素子のダイナミツクレンジを向上することにある。
し、素子のダイナミツクレンジを向上することにある。
上記目的は、垂直CCD表面部にCCDチヤネルと同型の第
２のチヤネル層を形成することにより達成される。
２のチヤネル層を形成することにより達成される。
上記、垂直CCD表面部に設けられた第２のCCDチヤネル
層は浅くかつ高濃度のチヤネル層を形成し、CCDチヤネ
ル部に侵入したチヤネルストツパ層を打し消し、実効的
なチヤネル幅の減少ΔＷを解消し、有効チヤネル面積を
拡大できる。また、チヤネル最大電位を高くし、最大電
圧振幅ΔＶを増加することができる。さらに、チヤネル
の最大電位を表面近くにすることができ、単位面積当り
の容量Ｃを大きくできる。これらの効果により、垂直CC
Dの最大転送電荷量を飛躍的に向上できる。しかも、水
平CCDは、第1CCDチヤネル層の深さと濃度を適切に設計
することにより、高速駆動が可能となる。以上の結果、
高速駆動性能を持つ水平CCDと大きな最大転送電荷量を
持つ垂直CCDを同時に実現できる。
層は浅くかつ高濃度のチヤネル層を形成し、CCDチヤネ
ル部に侵入したチヤネルストツパ層を打し消し、実効的
なチヤネル幅の減少ΔＷを解消し、有効チヤネル面積を
拡大できる。また、チヤネル最大電位を高くし、最大電
圧振幅ΔＶを増加することができる。さらに、チヤネル
の最大電位を表面近くにすることができ、単位面積当り
の容量Ｃを大きくできる。これらの効果により、垂直CC
Dの最大転送電荷量を飛躍的に向上できる。しかも、水
平CCDは、第1CCDチヤネル層の深さと濃度を適切に設計
することにより、高速駆動が可能となる。以上の結果、
高速駆動性能を持つ水平CCDと大きな最大転送電荷量を
持つ垂直CCDを同時に実現できる。
以下、本発明の一実施例を第１図と第２図により説明
する。第１図（ａ）は本発明による第６図A-A′の垂直C
CDの断面構造図である。符号の６〜8,10,15および16は
第10図と同じであり、21はn-第2CCDチヤネル層である。
また、同図（ｂ）は、同図（ａ）の垂直CCDチヤネル層d
d′の深さ方向の電位図、同図（ｃ）は同図（ｂ）の最
大電位の垂直CCDチヤネル部の横方向の電位図である。
する。第１図（ａ）は本発明による第６図A-A′の垂直C
CDの断面構造図である。符号の６〜8,10,15および16は
第10図と同じであり、21はn-第2CCDチヤネル層である。
また、同図（ｂ）は、同図（ａ）の垂直CCDチヤネル層d
d′の深さ方向の電位図、同図（ｃ）は同図（ｂ）の最
大電位の垂直CCDチヤネル部の横方向の電位図である。
また、第２図は第６図のC-C′‐Ｃ″に示す、垂直CCD
領域４と水平CCD領域５とその間の転送ゲート領域、の
断面構造展開図である。図中、４〜10は第８図と同じ、
21はn-第2CCDチヤネル層である。
領域４と水平CCD領域５とその間の転送ゲート領域、の
断面構造展開図である。図中、４〜10は第８図と同じ、
21はn-第2CCDチヤネル層である。
本実施例では、第2CCDチヤネル層21が垂直CCD部表面
部に形成されている。この結果、実効的チヤネル幅の減
少が解消され、チヤネル深さxdが浅くなり、最大電圧振
幅ΔＶが増加するので、垂直CCDの最大転送電荷量が増
加する。また、CCDチヤネル７の深さと濃度を最適に設
計することにより、高速駆動の可能な水平CCDを同時に
実現できる。
部に形成されている。この結果、実効的チヤネル幅の減
少が解消され、チヤネル深さxdが浅くなり、最大電圧振
幅ΔＶが増加するので、垂直CCDの最大転送電荷量が増
加する。また、CCDチヤネル７の深さと濃度を最適に設
計することにより、高速駆動の可能な水平CCDを同時に
実現できる。
なお、本発明はCCDがウエル内に形成される場合も同
様に適用できる。
様に適用できる。
また、この第１の実施例のCCD型撮像素子は、例えば
以下に述べる様な製作プロセスにより製作することがで
きる。まず、CCDチヤネル領域７に不純物原子のイオン
打ち込みを行ない、不純物拡散のためのアニールを所定
時間行なう。つぎに、予め水平CCDレジスタ領域５と転
送ゲート領域19に写真触該用のホトレジストを塗布する
ことにより打込み時のマスクとし、垂直CCDシフトレジ
スタ領域４に第2CCDチヤネル形成のための所定の不純物
イオンを打ち込む。この後水平レジスタ領域５と転送ゲ
ート領域19のレジストを除去し、電極を形成する。この
製作プロセスにより第2CCDチヤネルは熱工程による拡散
をわずかしか受けず、浅い接合の形成が可能となる。
以下に述べる様な製作プロセスにより製作することがで
きる。まず、CCDチヤネル領域７に不純物原子のイオン
打ち込みを行ない、不純物拡散のためのアニールを所定
時間行なう。つぎに、予め水平CCDレジスタ領域５と転
送ゲート領域19に写真触該用のホトレジストを塗布する
ことにより打込み時のマスクとし、垂直CCDシフトレジ
スタ領域４に第2CCDチヤネル形成のための所定の不純物
イオンを打ち込む。この後水平レジスタ領域５と転送ゲ
ート領域19のレジストを除去し、電極を形成する。この
製作プロセスにより第2CCDチヤネルは熱工程による拡散
をわずかしか受けず、浅い接合の形成が可能となる。
第３図は本発明の別の実施例の、第６図C-C′‐Ｃ″
に示す断面の展開図である。本実施例では、水平CCD領
域５ならびに垂直CCD領域４の各電極は第２層ポリシリ
コン電極18-6と第３層ポリシリコン18-7で形成され、転
送ケート領域19の電極は第１層ポリシリコン電極で形成
される。
に示す断面の展開図である。本実施例では、水平CCD領
域５ならびに垂直CCD領域４の各電極は第２層ポリシリ
コン電極18-6と第３層ポリシリコン18-7で形成され、転
送ケート領域19の電極は第１層ポリシリコン電極で形成
される。
本実施例の構造は以下の製作プロセスにより製作す
る。まず、第１の実施例と同様に第１のCCDチヤネル領
域７にイオン打込みを行ない、アニールを所定時間行な
う。つぎに、転送ゲート領域19の第１層ポリシリコン電
極18-5を形成する。
る。まず、第１の実施例と同様に第１のCCDチヤネル領
域７にイオン打込みを行ない、アニールを所定時間行な
う。つぎに、転送ゲート領域19の第１層ポリシリコン電
極18-5を形成する。
つぎに、水平CCDレジスタ領域５と転送ゲート領域19
の一部にホトレジストを塗布し、このホトレジスト転送
ゲートを形成する第１属ポリシリコン電極18-5をマスク
として垂直CCDシフトレジスタ領域４に第2CCDチヤネル
形成のための所定の不純物イオンを打ち込む。この後水
平CCD領域のレジストを除去し、第２層および第３層ポ
リシリコン電極よりなるCCD電極18-5,18-6を形成する。
の一部にホトレジストを塗布し、このホトレジスト転送
ゲートを形成する第１属ポリシリコン電極18-5をマスク
として垂直CCDシフトレジスタ領域４に第2CCDチヤネル
形成のための所定の不純物イオンを打ち込む。この後水
平CCD領域のレジストを除去し、第２層および第３層ポ
リシリコン電極よりなるCCD電極18-5,18-6を形成する。
本実施例によれば、第2CCDチヤネル層21は転送ゲート
を形成する第１層ポリシリコン電極18-5と自己整合的に
形成でき、第2CCDチヤネル層21と転送ゲート電極18-5あ
るいはCCD電極18-6との合せずれを生じることがない。
を形成する第１層ポリシリコン電極18-5と自己整合的に
形成でき、第2CCDチヤネル層21と転送ゲート電極18-5あ
るいはCCD電極18-6との合せずれを生じることがない。
このため、第2CCDチヤネルの切れ目における同一電極
下電位の山谷による残留電荷の発生を防ぎ、高い転送効
率を得ることができる。
下電位の山谷による残留電荷の発生を防ぎ、高い転送効
率を得ることができる。
第４図に上記第１の実施例の撮像素子の駆動法を示
す。本実施例によれば、第2CCDチヤネルの形成によりCC
D電極にかかる電圧が同一の場合に垂直CCDのチヤネル電
位は水平CCDのチヤネル電位より高くなる。この結果、
従来の様に垂直CCDと水平CCDの駆動電圧を同一にする
と、垂直CCDより水平CCDの駆動の際に転送が充分に行な
われなくなる場合がある。
す。本実施例によれば、第2CCDチヤネルの形成によりCC
D電極にかかる電圧が同一の場合に垂直CCDのチヤネル電
位は水平CCDのチヤネル電位より高くなる。この結果、
従来の様に垂直CCDと水平CCDの駆動電圧を同一にする
と、垂直CCDより水平CCDの駆動の際に転送が充分に行な
われなくなる場合がある。
第４図の駆動法においては、垂直CCDの駆動電圧を水
平CCDの駆動電圧よりより低い方にシフトすることによ
り、この問題を解決した例である。
平CCDの駆動電圧よりより低い方にシフトすることによ
り、この問題を解決した例である。
同図（ａ）は第３図と同様の断面展開図である。垂直
CCDは端子V1,V2,V3,V4にかかる４相のパルスにより、ま
た、水平CCDは端子H1,H2,H3,H4にかかる４層のパルスに
より、転送ゲートは端子Ｔにかかるパルスにより駆動さ
れる。
CCDは端子V1,V2,V3,V4にかかる４相のパルスにより、ま
た、水平CCDは端子H1,H2,H3,H4にかかる４層のパルスに
より、転送ゲートは端子Ｔにかかるパルスにより駆動さ
れる。
同図（ｂ）は各電極下の電位図、同図（ｃ）は各端子
にかかるパルスタイミングを示す。垂直CCDより水平CCD
への転送時（同図（ｂ）の時刻t2）転送を充分に行なう
ため、本駆動法では垂直CCDのパルス電圧が低電圧LLの
時の垂直CCD電極下のチヤネル電位φVL、転送ゲートの
パルス電圧が高電圧HM時の転送ゲート下の電位φTH、水
平CCDのパルス電圧が高電圧HH時の水平CCD電極のチヤネ
ル電位φHHが式（４）を満足する様に駆動される。
にかかるパルスタイミングを示す。垂直CCDより水平CCD
への転送時（同図（ｂ）の時刻t2）転送を充分に行なう
ため、本駆動法では垂直CCDのパルス電圧が低電圧LLの
時の垂直CCD電極下のチヤネル電位φVL、転送ゲートの
パルス電圧が高電圧HM時の転送ゲート下の電位φTH、水
平CCDのパルス電圧が高電圧HH時の水平CCD電極のチヤネ
ル電位φHHが式（４）を満足する様に駆動される。
φVL＜φTH＜φHH …（４） 本実施例の駆動法によれば、垂直CCDより水平CCDへの
充分な転送効率を得ることができる。
充分な転送効率を得ることができる。
なお、垂直CCDのパルス電圧が低い時の垂直CCD電極の
表面電位が基板電位と等しくなる様に駆動することによ
り、低暗電流化を図ることもできる。また、本駆動法は
垂直ならびに水平CCDのパルスの相数によらず実施でき
ることは勿論である。
表面電位が基板電位と等しくなる様に駆動することによ
り、低暗電流化を図ることもできる。また、本駆動法は
垂直ならびに水平CCDのパルスの相数によらず実施でき
ることは勿論である。
本発明によれば、垂直CCDの実効的チヤネル幅の減少
をなくし、チヤネル深さを深くし、最大電圧振幅を大き
くできるので、垂直CCDの最大転送電荷量を増大し、高
ダイナミツクレンジを得ることができる。
をなくし、チヤネル深さを深くし、最大電圧振幅を大き
くできるので、垂直CCDの最大転送電荷量を増大し、高
ダイナミツクレンジを得ることができる。
第１図は本発明の一実施例の固体撮像素子の要部断面図
とチヤネル深さ方向と横方向の電位図、第２図，第３図
は本発明の一実施例になる固体撮像装置のCCD素子部断
面と展開図、第４図は第３図の実施例の駆動法を示す素
子断面図および電位分布図および動作タイミング図、第
５図は従来素子の回路構成を示す平面図、第６図，第７
図は従来改良装置の断面図、第８図は第７図の素子の表
面ポテンシヤネの説明図、第９図は第５図A-A′の断面
とチヤネル深さ方向と横方向の電位図である。 １……ホトダイオード、２……垂直CCD、3-1,3-2……水
平CCD、４……垂直CCD領域、５……水平CCD領域、６…
…第１導電型半導体基板、７……CCD埋め込みチヤネル
層、8,9……CCD電極、10……ゲート酸化膜、11……第１
導電型不純物層、15……チヤネルストツパ、16,51……L
OCOSフイールド酸化膜、19……第１転送ゲート領域、21
……n-第2CCDチヤネル。
とチヤネル深さ方向と横方向の電位図、第２図，第３図
は本発明の一実施例になる固体撮像装置のCCD素子部断
面と展開図、第４図は第３図の実施例の駆動法を示す素
子断面図および電位分布図および動作タイミング図、第
５図は従来素子の回路構成を示す平面図、第６図，第７
図は従来改良装置の断面図、第８図は第７図の素子の表
面ポテンシヤネの説明図、第９図は第５図A-A′の断面
とチヤネル深さ方向と横方向の電位図である。 １……ホトダイオード、２……垂直CCD、3-1,3-2……水
平CCD、４……垂直CCD領域、５……水平CCD領域、６…
…第１導電型半導体基板、７……CCD埋め込みチヤネル
層、8,9……CCD電極、10……ゲート酸化膜、11……第１
導電型不純物層、15……チヤネルストツパ、16,51……L
OCOSフイールド酸化膜、19……第１転送ゲート領域、21
……n-第2CCDチヤネル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 治久 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小野 秀行 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭63−27056（ＪＰ，Ａ) 特開 昭62−4359（ＪＰ，Ａ)
Claims (3)
- 【請求項１】同一半導体基板上に、２次元状に配置され
た光電変換素子と、該光電変換素子で光電変換された信
号電荷を垂直方向に転送する垂直CCD領域と、該垂直CCD
から上記信号電荷を水平方向に転送する水平CCD領域
と、上記垂直CCD領域と上記水平CCD領域の間に転送ゲー
ト領域を有する固体撮像素子において、上記垂直CCD領
域、上記水平CCD領域および上記転送ゲート領域のチャ
ネル層の導電型は上記半導体基板の導電型と反対の導電
型であり、上記垂直CCD領域のチャネル層の少なくとも
一部の不純物濃度は上記水平CCD領域のチャネル層の不
純物濃度より高く、上記転送ゲート領域の電極の端と上
記垂直CCD領域の上記高濃度不純物チャネル層の端は平
面的に実質的に一致していることを特徴とする固体撮像
装置。 - 【請求項２】上記垂直CCD領域、水平CCD領域並びに転送
ゲート領域の電極は複数層の電極で構成され、上記転送
ゲート領域の電極が最下層の電極で構成されることを特
徴とする請求項１記載の固体撮像装置。 - 【請求項３】同一半導体基板上に、２次元状に配置され
た光電変換素子と、該光電変換素子で光電変換された信
号電荷をに垂直方向に転送する垂直CCD領域と、該垂直C
CD領域からの上記信号電荷を水平方向に転送する水平CC
D領域を有する固体撮像装置の製造法において、上記垂
直CCD領域および上記水平CCD領域の電極下に形成される
ように、第１の不純物を上記半導体基板に導入する第１
の工程と、該第１の工程の後に上記第１の不純物と同一
導電型を呈する第２の不純物を上記垂直CCD領域に導入
する第２の工程を有することを特徴とする固体撮像装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095545A JP2713975B2 (ja) | 1988-04-20 | 1988-04-20 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095545A JP2713975B2 (ja) | 1988-04-20 | 1988-04-20 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01268052A JPH01268052A (ja) | 1989-10-25 |
| JP2713975B2 true JP2713975B2 (ja) | 1998-02-16 |
Family
ID=14140540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095545A Expired - Lifetime JP2713975B2 (ja) | 1988-04-20 | 1988-04-20 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713975B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812003B2 (ja) * | 1991-07-22 | 1998-10-15 | 日本電気株式会社 | 固体撮像素子及びその駆動方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624359A (ja) * | 1985-07-01 | 1987-01-10 | Toshiba Corp | 固体撮像装置 |
| JPS6327056A (ja) * | 1986-07-21 | 1988-02-04 | Toshiba Corp | 電荷転送デバイス |
-
1988
- 1988-04-20 JP JP63095545A patent/JP2713975B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01268052A (ja) | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02164072A (ja) | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JPS6262553A (ja) | 固体撮像装置 | |
| US4748486A (en) | Solid-state image sensor | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| JP2713975B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPH07161970A (ja) | 固体撮像装置 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPH0666344B2 (ja) | 電荷結合素子 | |
| JP4542660B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0425714B2 (ja) | ||
| US5920346A (en) | Two-dimensional CCD image sensor free from vertical black streaks | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| US5910013A (en) | Process for manufacturing a solid-state pick-up device | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2626073B2 (ja) | 固体撮像素子 | |
| JPS6393149A (ja) | 固体撮像装置及びその製造方法 | |
| JPS62269355A (ja) | 固体撮像素子 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |