JPH06177905A - Atmスイッチ - Google Patents

Atmスイッチ

Info

Publication number
JPH06177905A
JPH06177905A JP32975292A JP32975292A JPH06177905A JP H06177905 A JPH06177905 A JP H06177905A JP 32975292 A JP32975292 A JP 32975292A JP 32975292 A JP32975292 A JP 32975292A JP H06177905 A JPH06177905 A JP H06177905A
Authority
JP
Japan
Prior art keywords
atm switch
cell
switch
atm
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32975292A
Other languages
English (en)
Other versions
JP3297104B2 (ja
Inventor
Yasuro Shohata
康郎 正畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32975292A priority Critical patent/JP3297104B2/ja
Publication of JPH06177905A publication Critical patent/JPH06177905A/ja
Application granted granted Critical
Publication of JP3297104B2 publication Critical patent/JP3297104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【目的】 規模に対する柔軟性を持たせた場合に基板種
別が増加せず、また2重化した場合に系切り替えが単純
確実であるATMスイッチを提供することを目的とす
る。 【構成】 バンヤン系スイッチにて、ルーティングタグ
を計算するときに出力ポート番号のみではなく入力ポー
ト番号まで考えて計算する。また2重化した場合には同
じセル流を2重化された両方の系に与え、インタフェー
ス基板で単にどちらかの系からのセル流を選択するだけ
とする。 【効果】 偶数サブラックと奇数サブラックに挿入する
基板種別を同じとする事が出来、また、2重化されたA
TMスイッチ内部の各バッファをAALでの対応能力の
範囲内で同じ状態とし、単純に系切り替えを行えるよう
になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非同期伝送モードにて
情報の交換を行うATM交換システムに係り、特に、セ
ルを所望の出方路へと導くATMスイッチに関する。
【0002】
【従来の技術】近年、さかんに開発が進められているA
TM交換システムにおいては、ハードウェア化されたセ
ルスイッチ、すなわちATMスイッチは、システムの心
臓部として重要な役割を担う働らきをする。
【0003】従来より、ATMスイッチに関しては種々
の研究開発が行われてきている。その様な研究開発の
内、本発明者が特開平1−241242号公報等で注目
したバンヤン系のATMスイッチは、任意の入力ポート
から任意の出力ポートの間の経路が唯一であるため、A
TM交換システムを制御する主体(専らマイクロプロセ
ッサにて実現される)に対して、あるコネクションを設
定する際に必要となる計算量が小さい、という利点があ
る。
【0004】しかしながら、所望の規模を実現可能とす
る、規模に対する柔軟性を保ちつつバンヤン系のATM
スイッチを実現する事を考えると、ルーティングタグを
ハードウェアにて解析して所望の出力ポートへとセルを
転送する為、バンヤン系ATMスイッチの各ステージ毎
の出力ポートに、ルーティング上異なった識別子を付け
ることになってしまう。その結果、どうしてもパッケー
ジ種別が増加してしまい、結果としてコスト増を招く、
という欠点があった。
【0005】また、ATMスイッチは蓄積交換であるが
故に、2重系を考え、故障発生時や保守作業時にATM
スイッチのアクト系とスタンバイ系の切換え作業に工夫
を施さなければ、多量にセルが落ちる、等、該ATMス
イッチ上に設定されるコネクションのセル伝送品質に大
きな影響を与える。
【0006】この問題点の解決法としては、特公平2−
16628号公報や特開平2−246640号公報にて
開示されている様に、ATMスイッチのバッファ内にセ
ルが無くなった事を予め定められた時間経過、もしく
は、バッファがエンプイティである、といった情報を用
いてアクト系,スタンバイ系の切換を行ない、設定され
ているコネクションに与える影響を小さくする事が従来
より考えられている。このような従来の方法は、アクト
系/スタンバイ系両系が正常に動作している保守作業時
には問題ないが、何らかの故障が発生し、正常なセルが
出力されない、かつ/または正常にエンプティ信号が出
力されない場合には、ATMスイッチの系切換えが設計
意図通りに行われず、ATMスイッチ上に設定されたコ
ネクションのセル伝送品質に大きな影響を与えてしまう
事になる。
【0007】
【発明が解決しようとする課題】以上述べた様に、従来
のATMスイッチにおいては規模の柔軟性を保ちつつ実
現する場合、パッケージ種別が増加してしまい結果とし
てコスト増を招くという欠点や、2重化した場合に障害
発生時に系切り替えが設計意図通り正常に行われず、A
TMスイッチ上に設定されたコネクションのセル伝送品
質に大きな影響を与えてしまうといった欠点があった。
【0008】この発明はこのような従来の課題を解決す
るためになされたもので、その第1の目的は、規模の柔
軟性を保ちつつ実現する場合にパッケージ種別が増加し
ないATMスイッチを選択することである。また、第2
の目的は障害発生時に系切換えを確実に、コネクション
のセル伝送品質に大きな影響を与えないで行う事のでき
るATMスイッチを提供することである。
【0009】
【課題を解決するための手段】上記第1の目的を達成す
るため、本願第1の発明は、複数の入力ポートから入力
されるセルを、該セルの持つルーティングタグに従って
所望の出力ポートへとスイッチングするATMスイッチ
において、前記セルが入力される入力ポート番号と、セ
ルを出力する出力ポート番号とを少なくとも引き数とす
る所定の関数にて前記ルーティングタグを算出する手段
を設けたことが特徴である。
【0010】また、第2の目的を達成するため本願第2
の発明は、複数の入力ポートから入力されるセルを、該
セルの持つルーティングタグに従って所望の出力ポート
へとスイッチングする2重化されたATMスイッチにお
いて、前記2重化された主ATMスイッチ及び補助AT
Mスイッチの切換えを行う切換手段と、前記各ATMス
イッチの入力ポートに、同時に同じセルを供給すべく制
御する入力制御手段と、前記主ATMスイッチの出力セ
ルのみを取出し、補助ATMスイッチの出力セルを廃棄
すべく制御する出力制御手段と、を有することを特徴と
する。
【0011】
【作用】本発明の第1の発明によると、バンヤン系のA
TMスイッチにおいて、ルーティングタグを、セルが入
力される入力ポート番号と、該セルを出力する出力ポー
ト番号とを引き数とする、予め定められた関数にて計算
する事にしたので、複数基板で実現する場合に、各ステ
ージで必要とされるルーティングタグのビットを、入力
ポート番号によって反転させることによって、同一ステ
ージで要求されるトポロジを同一とする事ができる。こ
れによって、従来必要であった基板種別の1/2の種別
数にてバンヤン系スイッチを実現する事が可能になる。
【0012】また、本発明の第2の発明によると、2重
化されたATMスイッチのそれぞれの系に同時にセルを
与え、アクト系から出力されるセルをインタフェース点
に出力すると同時にスタンバイ系から出力されるセルを
廃棄するので、通常時にアクト系とスタンバイ系のそれ
ぞれに含まれるバッファの状態をほぼ同一にする事がで
きる。これによって、ATM交換機を制御する制御主体
は、アクト系とスタンバイ系の切り替えを任意の時点で
行えるようになり、障害発生時に常に正常に系切り替え
を行う事ができ、もってATMスイッチで発生する障害
が、該ATMスイッチ上に設定されているコネクション
のセル伝送品質に与える影響を最小化することができ
る。
【0013】
【実施例】以下、図面を参照しながら本発明の第1の実
施例について詳細に説明する。
【0014】図1は、本実施例に係るATMスイッチの
構成を示す図である。同図には、同様のアーキテクチャ
にて16×16、32×32、64×64の各規模のA
TMスイッチを実現する方法を示している。同図におい
て、符号101,102,・・・・,176(なお、図
中各スイッチの符号は左上が101、ここから右へ10
2,103・・・106、そして、符号101から下へ
111,121,・・・171であり、右下が176で
ある。図中にはすべての符号を付していない。)は、8
入力8出力のATMスイッチで、例えば本発明者らが特
願平2−144370号にて開示した構成を持ち、LS
I1チップで実現されたものであって良い。以降、1チ
ップ化された8入力8出力のATMスイッチをSWL8
と記述する。同図では、セルは左から右に転送される。
SWL8の左側が入力ポート、右側が出力ポートであ
る。
【0015】同図で、破線の長方形にて囲まれた部分
(2つの基板を含む)がひとつの基板に相当する。ま
た、同図では、4ch分(Stage#0と、Stag
e#0’の間、Stage#3とStage#4の間)
もしくは8ch分(Stage#0’とStage#1
の間、Stage#2とStage#3の間)の接続が
まとめて記述されている。なお、Stage#1とSt
age#2の間の接続については、後述する。
【0016】同図に示すように、本実施例のATMスイ
ッチは、2セットの基板より構成される16×16規模
のATMスイッチを用いて構築される。
【0017】Stage#0、Stage#0’と、S
age#3、Stage#4の位置にある16×16の
ATMスイッチ用の各基板は、セル転送方向にSWL8
を2個並べて2ステージ構成とし、入力側のステージの
SWL8の出力ポートの内4chを同じく基板の出力側
のステージのSWL8の入力ポート4chに接続し、一
方、入力側のステージの出力ポートの残った4chを、
組となる基板に向けて出力し、さらに、余った、出力側
ステージの入力ポート4chを、組となる基板からの出
力に接続することにより構成されている。これは、良く
知られている、デルタ網において、内部リンク本数を増
やして(4本にして)スループット向上を図る対策を取
ったアーキテクチャと見なす事ができる。
【0018】16×16より大きな規模のスイッチを得
る場合は、図1に示すように、上述の様にして作成した
16×16のATMスイッチの入出力ポートを8chづ
つまとめて2×2スイッチと見なし、これをバンヤン網
系のトポロジで接続する事により構成される。これは、
良く知られている様に、バンヤン網系のATMスイッチ
において、内部リンク本数を増やして(8本にして)ス
ループット向上を図る対策をとったアーキテクチャと見
なす事ができる。
【0019】この様に、2種類のアーキテクチャを組み
合わせる事によって、16×16から64×64までの
規模のスイッチをシリーズ化し、ルーティングタグを一
元化されたアルゴリズムにて計算可能とすることができ
る。このアーキテクチャの利点の一つは、他の例えばク
ロス網といったアーキテクチャに比べて基板間のインタ
コネクションが単純で、その結果基板間を伝送される信
号で、ひとつのコネクタから出力される信号は必ずひと
つのコネクタに入力されるようすることができ工事性が
向上する事にある。
【0020】図1において、上下方向での破線による切
り分け分がサブラックの切り分けに相当する。同図に示
すように、16×16時には2サブラック構成、32×
32時には4サブラック構成、64×64時には8サブ
ラック構成となる。また、左右方向での破線による切り
分けがサブラック内の基板の切り分けに相当する。以下
の説明の都合上、ATMスイッチの基板が挿入されるス
ロットを通話路スロットと呼び、それぞれの基板につい
て同図に示すように通話路スロット番号を付ける。
【0021】なお、本発明の一実施例においては、イン
タフェース点を収容するパッケージ、インタフェースパ
ッケージはひとつのサブラックに挿入され、ATMスイ
ッチを構成する基板の内同一サブラックに挿入されてい
る基板の入力ポートと出力ポートに接続されるものとし
ている。
【0022】ATMスイッチの基板内の各SWL8に
は、図1に示すようにステージ番号が付与されている。
ステージ番号により、ルーティングタグの予め定められ
た位置が指定され、これによってSWL8はセルをスイ
ッチングする。
【0023】ここで、Stage0とStage0’は
ルーティングタグの同じ位置を参照してルーティングす
ることにしている。このため、Stage0’の位置の
スイッチは事実上スイッチングしていない。よって、こ
の位置にSWL8は理論的には必要ないが、アーキテク
チャの統一性という観点から、ここでは、Stage#
0’の位置にSWL8があるものとして説明を進める。
【0024】図1に示したAIDは、通話路スロット#
0の出力側に位置するSWL8の出力ポートを識別する
識別子である。スイッチ規模として16×16から64
×64まで考慮する場合、AIDは6bit必要にな
る。本発明の位置実施例では、上位3bitは当該SW
L8が属するサブラックのサブラック番号、下位3bi
tはSWL8の出力ポート番号、となっている。なお、
ATMスイッチの入力ポートは、同一インタフェース基
板との通信に使用される出力ポートに付けられたAID
と同じ値にて識別する事とする。
【0025】本実施例のATMスイッチは、ATMスイ
ッチ内でのセル転送速度、および(増設単位である)1
6×16スイッチ内のステージ間転送チャネル数を後で
述べる様に設定する事により64×64規模までのマル
チレートの意味でノンブロッキングとすることができ
る。このノンブロッキング性については後述する。
【0026】さらに、後で詳細に説明するようにこの時
のルーティングタグは送出元インタフェース基板のAI
D、及び送出先インタフェース基板のAIDにより一意
に決定できる。本発明の一実施例であるATMスイッチ
は、これらの性質によりATM交換機の制御主体で実行
される呼設定処理の負荷の低減が可能である。
【0027】次に、本実施例におけるATMスイッチ内
部の基板間接続方法についてより詳細に説明する。
【0028】各規模のスイッチを実現する場合は、通話
路スロットに挿入する基板種別が異なる。16×16規
模のスイッチはASW0と呼ばれる基板1種類、32×
32規模のスイッチはASW1、ASW2の2種類、6
4×64規模のスイッチはASW1,2に加えてASW
3の計3種類の基板を用いて構成される。表1に各規模
で各通話路スロットに挿入される種別を示す。
【0029】
【表1】 以下、各規模のATMスイッチでの基板間接続形態につ
いてより詳しく説明する。
【0030】まず、16×16規模のATMスイッチに
ついて説明する。16×16規模のATMスイッチの基
板間接続形態を図2に示す。同図においても、図1と同
様、セルは左から右に流れる。SWL8の左側が入力ポ
ート、右側が出力ポートである。
【0031】図2に示すように、16×16スイッチ
は、ASW0基板を2つ組み合わせて構成される。基板
内部にはSWL8が2個使用されている。前述した様に
SWL8は入力されたセルを所望の出力へと導く役目を
負う。“所望の出力”の決定はルーティングタグ中の一
部が外部からDC的に与えられるステージ番号によって
指定され、指定された位置に出力ポート番号が書かれて
いると見なすことによって行われる。他の規模のスイッ
チとルーティングタグの統一性をとるため、これらのL
SIには同図に示すようにステージ#が付けられてい
る。
【0032】SWL8から16×16規模のATMスイ
ッチを構成するため、Stage#3に属するSWL8
の出力の内4chが基板内のStage#4のSWL8
の入力4chに、別の4chの出力が対向する基板のS
tage#4のスイッチの入力4chにそれぞれ接続さ
れる。このように接続し、かつATMスイッチ内のセル
転送速度をUNI/NNI上の転送速度の2倍に設定
し、かつ、後で述べるルーティングタグ付与法に従うな
らば、このトポロジを持つスイッチはマルチレートの意
味でノンブロッキング、すなわち各入力ポートと各出力
ポート上に設定されるコネクションの容量の総和が、U
NI/NNI上の容量を越えない場合に、必ずATMス
イッチ内部のリンクにおいて当該リンクの伝送容量を越
えてコネクションが設定される事がないことになる。こ
の事は後で詳細に説明する。
【0033】本実施例においては、セル転送速度変換は
Stage#3の入力ポート毎に配置された入力バッフ
ァ(図示せず)、Stage#4の出力ポート毎に配置
された出力バッファ(図示せず)がそれぞれ担う機能で
あるものとしている。これらの入力バッファ/出力バッ
ファについては本発明の有効性になんら影響を与えない
ので、他の規模のATMスイッチにおいても、インタフ
ェース基板との接続点にセル転送速度の変換機能がある
ことを仮定して以降の説明を進める。
【0034】なお、SWL8が本発明者らが特願平2−
144370号にて開示した構成を持つ場合、入力バッ
ファ−SWL8−出力バッファでのセル転送では、転送
先のバッファがフルならば転送元でセルの出力を停止す
る、単純なフロー制御(バックプレッシャー)を適用す
る事としてもよい。これにより、スイッチ網内部に分配
配置されたバッファが、セルの衝突回避時に協調動作す
るようになり、比較的低負荷時のセル廃棄率を大きく改
善することができる。フロー制御は、他の規模のスイッ
チでも同様に導入される事としても良い。
【0035】次に、32×32規模のATMスイッチに
ついて説明する。32×32スイッチの基板間接続形態
を図3に示す。同図においても図1と同様セルは左から
右に流れる。また、SWL8の左側が入力ポート、右側
が出力ポートである。
【0036】同図に示すように32×32スイッチは、
ASW1基板をふたつ組み合わせて構成された16×1
6スイッチと、ASW2基板をふたつ組み合わせて構成
された16×16スイッチとを接続することにより構成
される。これらの16×16スイッチ間は、8chをま
とめて同一サブラック内、他サブラック内の間を、図1
に示されている様に接続されている。各基板内部にはS
WL8が2個使用されている。他の規模のATMスイッ
チとルーティングタグの統一性をとるため、これらのL
SIには同図に示すようにステージ#が付けられてい
る。
【0037】前述のように、マルチレートの意味でノン
ブロッキングである16×16規模のATMスイッチを
同図に示すようににStage#0’の8chの出力を
全てStage#3の入力に与えて接続してゆき、かつ
セル転送速度を2倍に設定し後で述べるルーティングタ
グ付与法に従えば、後で詳しく説明するように32×3
2規模のATMスイッチもマルチレートの意味でノンブ
ロッキングとなる。
【0038】次に64×64規模のATMスイッチにつ
いて説明する。64×64スイッチの基板間接続形態を
図4に示す。同図においても、図1と同様、セルは左か
ら右に流れる。SWL8の左側が入力ポート、右側が出
力ポートである。
【0039】同図に示すように、64×64スイッチは
ASW1基板をふたつ組み合わせて構成された16×1
6スイッチと、ASW2基板をふたつ組み合わせて構成
された16×16スイッチとを、ASW3基板をふたつ
組み合わせて構成された16×16スイッチにて結合す
ることにより構成される。これらの16×16スイッチ
間は図1に示されているように、バンヤン系のATMス
イッチとなるように接続されている。ASW1/ASW
2基板は32×32スイッチと同様である。ASW3基
板内部には8×8スイッチLSIが8個使用され、同基
板を2枚使用して、隣あう基板間でのセル転送容量がA
SW1/ASW2使用時の4倍に設定された16×16
スイッチを構成している。他の規模のスイッチとルーテ
ィングタグの統一性をとるため、これらのLSIには同
図に示すようにステージ番号が付けられている。
【0040】前述のように、Stage#1−Stag
e#2間のセル転送容量は、Stage#0−Stag
e#0’間/Stage#3−Stage#4間の4倍
に設定されている。このようにセル転送容量を設定し、
かつセル転送速度を2倍に設定し、後で述べるルーティ
ングタグ付与法に従えば、後で詳しく説明するように、
マルチレートの意味でノンブロッキングとなる。
【0041】次に、実施例における、ATMスイッチを
構成する基板間の物理的な接続法について説明する。
【0042】ATMスイッチはいわゆる空間分割形スイ
ッチであり、大規模なATMスイッチは、一般的に複数
の単位スイッチ間を複雑な配線にて接続して得られる。
ここで、単位スイッチ/基板間の配線法が複雑になり、
ケーブルが輻輳すると工事性が悪化するという問題点が
ある。一方で、バックパネル側で布線する事のできるチ
ャネル数にはコネクタの性能から来る制限があり、AT
Mスイッチ基板ではフリーエッジ側にコネクタを置かざ
るを得ない。
【0043】本発明の一実施例においては、工事性を悪
化させないように、以下のような考え方で基板間接続を
行う事としても良い。
【0044】1)フリーエッジ側のコネクタは、隣合う
サブラックの同一スロットに挿入されたATMスイッチ
基板間の接続、すなわちStage#0−Stage#
0’間、Stage#1−Stage#2間、Stag
e#3−Stage#4間に使用する。これにより、フ
リーエッジ側のケーブルの輻輳を防ぎ、フリーエッジ側
からの保守を可能とする。
【0045】2)残りの接続、すなわちインタフェース
基板−Stage#0間、Stage#0’−Stag
e#1間、Stage#2−Stage#3間、Sta
ge#4−インタフェース基板間はバックパネル側で布
線する。ここで、Stage#0’−Stage#1
間、Stage#2−Stage#3間の接続がひとつ
の基板からひとつのパッケージへの接続のみである(す
なわちひとつの基板から出力されるセル流が複数の基板
に向かう事がない)ことを利用し、高スループットの得
られる同軸コネクタを使用して接続する。
【0046】例えば32×32規模のスイッチを、上述
の考えに従って実装した場合の概略図を図5に示す。同
図において、511〜514は通話路スロット#1に挿
入されたASW1、521〜524は通話路スロット#
0に挿入されたASW2、531〜534は各サブラッ
クに挿入されたインタフェース基板、541〜544は
各サブラックに実装されるバックパネル、561〜56
4はASW1/ASW2のフリーエッジ側の配線、57
1〜574はASW1とASW2とを接続するバックパ
ネル側の配線、581〜588はATMスイッチ基板と
インタフェース基板とを接続するバックパネル側の配
線、である。同図に示すように、上述の考えに従って実
装すれば、フリーエッジ側での保守が可能になる。
【0047】次に、本発明の一実施例のATMスイッチ
におけるルーティングタグ付与法について説明する。
【0048】前述の様に、ATMスイッチ内では、任意
のセルの持つルーティングタグの値によって、当該セル
が導かれる通話路が指定される。本発明の一実施例で
は、ATMスイッチ内部でルーティングされるセルは、
インタフェースパッケージにてインタフェース点から入
力されたセルに、当該セルのVPI/VCIを元に、当
該セルの属するコネクションに従ったルーティングタグ
が付加されるものとしている。ルーティングタグの長さ
は、本発明の有効性になんら影響を与えるものではな
く、ここでは、ルーティングタグは15ビットであるこ
ととして説明を進める。
【0049】本実施例のATMスイッチにおいて、ルー
ティングタグは以下の様に送出元と送出先のAIDから
計算される。
【0050】上述の様に、ATMスイッチのアーキテク
チャは基本的にバンヤン系、ただしバンヤン内部の各リ
ンクが複数構成である、というアーキテクチャである。
【0051】よって、AID=[{IR2、IR1、I
R0}、{IS2、IS1、IS0}](ここで[{サ
ブラック#、即ち、AIDの上位3bit}、{サブラ
ック内の出力ポート番号、即ちAIDの下位3bi
t}])の入力ポートから入力され、AID=[{OR
2、OR1、OR0}、{OS2、OS1、OS0}]
の出力ポートから出力されるセルに付けるルーティング
タグは、スイッチアーキテクチャから表2,表3のよう
に計算することができる。なお、表2は15ビットのル
ーティングタグをセル先頭から順に3ビットづつに区切
って表現した表である。また、表3は表2内で使用して
いる記号の具体的な値を説明した表である。
【0052】
【表2】
【表3】 各ステージに属するSWL8は、外部から与えられるス
テージ番号情報に従ってStage#0〜Stage#
4のどれかのフィールドを選択し、当該位置に示された
番号に一致する出力ポート番号を持つ出力ポートに当該
セルを出力する。この動作をそれぞれのSWL8が行い
各ATMスイッチ基板間を前述の様に接続すると、任意
の入力ポートから任意の出力ポートへとセルを導くこと
ができる。なお、ASW1内にあるStage#0’に
属するSWL8は、Stage#0の位置のルーティン
グタグを参照して当該セルを出力する出力ポートを判定
するものとする。
【0053】次に、上述のルーティングタグにて正常に
セルのスイッチングが行える事をより詳細に説明する。
【0054】本実施例のATMスイッチにおいて、St
age#0−Stage#0’間、Stage#1−S
tage#2間、Stage#3−Stage#4間の
接続がStage#0/Stage#1/Stage#
3に属するSWL8の出力ポートの内、ch0−ch3
とch4−ch7とをそれぞれまとめて同一サブラック
内、もしくは隣接サブラック内のSWL8に接続してい
るので、“A”,“B”,“C”は、16×16スイッ
チを2×2スイッチとして見なして、その2×2スイッ
チを用いて作成した2×2/4×4/8×8バンヤンス
イッチのルーティングタグに相当する。
【0055】ここで、“A”,“B”,“C”の計算に
入力側サブラック番号のある1ビットとのEx−OR演
算を導入したのは、以下の様な原理によって(ch0−
ch3:自基板内に出力;ch4−ch7:隣接基板に
出力)である基板のみを定義し、奇数スロットに挿入さ
れている基板では適宜ルーティングタグを反転させ正常
にルーティングタグを行うことによって、基板種別を削
減するためである。
【0056】まず、インタフェース基板から直接セルを
受け取るステージ、即ち16×16時のStage#
3、32×32時のStage#0、64×64時のS
tage#0について説明する。
【0057】これらの位置では明らかにIRO=1であ
る場合、奇数サブラック番号側のスイッチ基板に当該イ
ンタフェース基板からのセルが入力される事になる。こ
れらの場合はOR0/1/2に対してIROとEx−O
Rを取ったものとし奇数の場合にビット反転すれば、良
く知られたバンヤン系ATMスイッチにおける自己ルー
ティング原理が使用できる。
【0058】次に、64×64時のStage#1につ
いて図6を参照しながら説明する。なお、同図において
SWL8に付けられた符号は図1で付けた符号と一致し
ている。
【0059】当該ステージにおいて、奇数サブラック番
号に挿入されたスイッチ基板のStage#1のSWL
8(113,133,153,173)にトラフィック
を与えるインタフェース基板は、IR2=1であるサブ
ラック(すなわちサブラック#4〜サブラック#7)に
挿入されたインタフェース基板である。従って、64×
64時の“B”ビットはOR1に対してIR2とEx−
ORを取ったものとしIR2=1の場合にビット反転す
れば、良く知られたバンヤン系ATMスイッチにおける
自己ルーティング原理が使用できる。
【0060】最後に、32×32/64×64時のSt
age#3について図7を参照しながら説明する。な
お、同図においても図6と同様SWL8に付けられた符
号は図1で付けた符号と一致している。
【0061】当該ステージにおいては、奇数サブラック
番号に挿入されたスイッチ基板のStage#3のSW
L8(115,135,155,175)にトラフィッ
クを与えるインタフェース基板は、図7に示すようにI
R1=1であるサブラックに挿入されたインタフェース
基板である。従って、32×32、64×64時の
“C”ビットはOR0に対してIR1とEx−ORを取
ったものとし、IR1=1の場合にビット反転すれば良
く知られたバンヤン系ATMスイッチにおける自己ルー
ティング原理が使用できる。
【0062】もしこの演算を導入しないと、ASW0/
ASW1/ASW2/ASW3の各基板について、(c
h0−3が隣接サブラックに飛び、ch4−7が基板内
で閉じる)種類と、(ch4−7が隣接サブラックに飛
び、ch0−3が基板内で閉じる)種類の2種を規定す
る必要がある事に注意が必要である。また、IR0/I
R1/IR2とOR0/OR1/OR2との演算をEX
−ORでなく、EX−NORの演算とすると、(ch0
−ch3:隣接基板に出力;ch4−ch7:自基板内
に出力)である基板のみを定義したATMスイッチにも
適用可能である事も注意しておく。
【0063】次に、本発明の一実施例であるATMスイ
ッチのノンブロッキング性について詳細に説明する。な
お、前述の様に、ここでのノンブロッキング性とは、各
入力ポートと各出力ポート上に設定されるコネクション
の容量の総和が、UNI/NNI上の容量を越えない場
合に、必ず、ATMスイッチ内部のリンクにおいて当該
リンクの伝送容量を越えてコネクションが設定される事
がない、ここで言うマルチレートの意味でノンブロッキ
ングの事を意味している。
【0064】ます、16×16規模のATMスイッチに
ついてそのノンブロッキング性について説明する。
【0065】ルーティングタグを上述のように付けた場
合、(ただしA、B、Cの送出元AIDのビットによる
Ex−OR操作を無視)、16×16スイッチでは、
[{IRO}、{IS2、IS1、IS0}]から入力
されて、[{ORO}、{OS2,OS1,OS0}]
から出力されるコネクションは、ATMスイッチ内のリ
ンクを以下の様に通過することになる。ここで、ATM
スイッチ内の各ステージ間のリンクには、AIDと同様
に、サブラック番号と当該サブラックに属するSWL8
の入力ポート/出力ポート番号にて番号が付加されてい
るものとする。表4に示したコネクションの経路は、当
該コネクションが入力される入力ポートのAIDと出力
される出力ポートAIDを構成する各ビットにて表現し
た形式となっている。
【0066】
【表4】 ここでリンク当たり容量とは、入側ポート、出側ポート
それぞれから見ていった時に最大集中する可能性のある
容量である。内部速度2倍化を仮定しているので、入側
/出側の小さい方が2以下であればマルチレートの意味
でノンブロッキングとなる。入側端子から見た場合、経
路表現中においてSWL8の入力ポートと出力ポートと
の2進表現でのビットに異なるものが1ビットあれば、
リンク当たり容量の出力ポートでの値入力ポートでの2
倍となる。出側端子からのリンク当たり容量も同様に計
算できる。
【0067】本実施例による16×16規模のATMス
イッチでは、リンク当たり容量が2倍以下なのでノンブ
ロッキングである。
【0068】次に、32×32規模のATMスイッチに
ついてそのノンブロッキング性について説明する。前述
の16×16規模のATMスイッチの場合と同様、コネ
クションの経路をビット表現で記述しリンク当たり容量
を計算すると以下の様になる。
【0069】すなわち、ルーティングタグを上述のよう
に付けた場合(ただしA、B、Cの送出元AIDのビッ
トによるEx−ORを無視)、32×32規模のATM
スイッチでは[{IR1、IRO}、{IS2、IS
1、IS0}]から入力されて、[{OR1、OR
0}、{OS2、OS1、OS0}]から出力される。
コネクションの通過するリンクは表5の様に表現でき、
リンク当たり容量を計算することができる。
【0070】
【表5】 16×16規模のATMスイッチと同様、リンク当たり
容量が2倍以下であり、ノンブロッキングである。
【0071】また、64×64規模のATMスイッチで
は、[{IR2、IR1、IRO}、{IS2、IS
1、IS0}]から入力されて、[{OR2、OR1、
ORO}、{OS2、OS1、OS0}]出力される。
コネクションの通過するリンクは表6の様に表現でき、
リンク当たり容量を計算することができる。
【0072】
【表6】 なお、上述のリンク当たり容量において、括弧付きの数
値はビット変化点の個数のみについて考えればこの値に
なる容量である。この数値は、実際にATMスイッチに
与えられるトラフィック量を越えているので括弧付きで
表現している。
【0073】64×64規模のATMスイッチも、他の
規模のATMスイッチと同様リンク当たり容量が2倍以
下であり、ノンブロッキングである。
【0074】なお、上述のノンブロッキング性について
の性質は前述のEx−OR操作を加えても成立する。こ
れは、次の様に説明する事ができる。
【0075】上述のノンブロッキング性の論議は、AS
W0/1/2/3のStage#0,#1,#3におい
て、(D0−3:隣接基板に出力;D4−7:自基板内
に出力)である基板と、(D4−7:隣接基板に出力;
D0−3:自基板内に出力)である基板を定義してAT
Mスイッチを構成した場合の議論である。
【0076】ここで、前述のEx−OR操作行う場合の
論議とノンブロッキング性に関する議論を比較すると、
Ex−OR操作を行うビットと複数のステージ間伝送路
間での負荷分散を行うビットとが独立している。よっ
て、Ex−OR操作とノンブロッキング性とは独立して
いるので、ノンブロッキング性についての性質は、前述
のEx−OR操作を加えても成立する。
【0077】次に本発明の第2実施例に係るATMスイ
ッチを2重化した場合の動作について図を参照しながら
詳細に説明する。
【0078】図8は、ATMスイッチを2重化した場合
のATMスイッチとインタフェース基板との関係を示す
図である。同図において、811は0系側のATMスイ
ッチ、812は1系側のATMスイッチ、821は前記
ATMスイッチに接続され、インタフェース点を収容す
るインタフェース基板、831は前記インタフェース基
板内の、インタフェース点に向けてセルを送出する送信
側セル処理機能、841は前記インタフェース基板内
の、インタフェース点からセルを受信する受信側セル処
理機能、851は前記送信側セル処理機能に与えるセル
流を、0系側からのものにするか、1系側からのものに
するか選択するセレクタ1、861は受信側セル処理機
能に与える、セル転送に係るレディ信号を0系側からの
ものにするか、1系側からのものにするか選択するセレ
クタ2、871はインタフェース基板本実装時にフロー
制御信号をアサートするための抵抗である。
【0079】なお、同図において、ATMスイッチとイ
ンタフェース基板との間でやりとりされるセル流は実線
で、これらの間でやりとりされる前記フロー制御用レデ
ィ信号は点線でそれぞれ示されている。
【0080】また、同図においインタフェース基板とA
TMスイッチとの間のセル転送には、転送用のクロック
及びセル先頭を示す信号が並走しているものとする。こ
のため、インタフェース基板側の送信側セル処理機能、
およびATMスイッチの入力ポートには、それぞれセル
位相を自身の都合に合わせる一種のセル同期機構が含ま
れていると仮定する。
【0081】次に、同図に示すATM交換システムにお
いて、系切り替えがどの様に行われるか説明する。
【0082】ATM交換機の制御主体(図示せず)は、
ATMスイッチ0系811がアクト系であるか1系81
2がアクト系であるかを示す情報、及びアクト系指示
を、各インタフェース基板に常に通知している。
【0083】各インタフェース基板では、制御主体から
のアクト系指示に従って、表7に示す様にセレクタ1、
セレクタ2を制御する。
【0084】
【表7】 なお、受信側セル処理機能からATMスイッチ側に渡さ
れるセル流は、ATMスイッチ0系/1系とも同時に与
える。さらに、送信側セル処理機能が出力するセル転送
に係るレディ信号も、ATMスイッチ0系/1系に同時
に与えられている。
【0085】ATMスイッチ0系/1系は、与えられた
セル流とレディ信号に従ってセルを入力しスイッチング
し出力している。ATMスイッチ0系/1系の動作を完
全に同期させ、それぞれの系内の対応するバッファから
0系/1系へ同じセルをまったく同じタイミングで与え
る事はATMスイッチの物理的な大きさを考えると困難
である。しかしながら、表7に従ってセレクタ1、セレ
クタ2を制御し、各インタフェース基板からのセル流を
同時に両系のATMスイッチに与えるとすると十分時間
が経った後に、ATMスイッチ0系/1系内の対応する
バッファに蓄積されているセルを1セル程度の誤差にて
同じにすることができる。
【0086】制御主体が、何らかの故障をアクト系AT
Mスイッチにて発見すると、制御主体がアクト系指示を
反転させる。すると、インタフェース基板上のセレクタ
1とセレクタ2の状態が表7に従って反転する。反転し
たその時に、インタフェース基板からATMスイッチ
へ、もしくはその反対の方向に転送されていたセルはA
TMスイッチの入力ポートもしくは送信側セル処理機能
の持つセル同期機構によって廃棄される。しかしなが
ら、これらセル同期機構はその次のセルからは正常に入
力する事ができる。
【0087】これにより、系切り替え時には1セル廃棄
される/もしくは1セル同じセルが入力される可能性は
あるが、それ以上のセルが廃棄されることはなくなる。
この様なセル混入は、現在考えられているAALでの対
応能力内であり、大きな問題はない。
【0088】なお、ATMスイッチの入出力ポートにイ
ンターフェース基板が接続されていない場合、該ポート
に転送されてしまったセルを確実に廃棄するため、抵抗
871を実装し、インタフェース基板本実装時にフロー
制御線がアサートされ、ATMスイッチの出力ポートか
ら常にセルが出力される様にしても良い。
【0089】ここで、制御主体が検出する何らかの故障
とは、例えば、ATMスイッチ内部で、セルを一旦蓄積
するセルバッファを管理するための情報、例えばリンク
ドリストを作成するためのポインタ情報が何らかの要因
で書き変わったことを、例えばパリティにて検出した物
であっても良いし、また次の様なものであっても良い。
【0090】即ち、例えば本願の第1の発明の様に送出
元インタフェース基板のAIDと、送出先基板のAID
とからルーティングタグを作成し、インタフェース点か
ら入力されたセルに付加してATMスイッチングを行う
場合に、当該ルーティングタグの他に送出先AIDもさ
らに付加してATMスイッチングを行い、当該送出先A
IDをATMスイッチからセルを受け取ったインタフェ
ース基板にて監視する。もし、自分に割り当てられたA
IDと異なったAIDを持つセルがATMスイッチから
与えられた時は、ATMスイッチに何らかの故障が発生
したとして制御主体に通知する。
【0091】さらにまた、制御主体が検出する何らかの
故障とは次の様なものであっても良い。
【0092】即ち、例えば本願第1の発明の様に、送出
元インタフェース基板のAIDと、送出先基板のAID
とからルーティングタグを作成し、インターフェース点
から入力されたセルに付加してATMスイッチングを行
う場合に、当該ルーティングタグの他に、送出元AID
と各インタフェース基板が管理する送出先AID毎のシ
ーケンスナンバを付加してATMスイッチングを行い、
当該送出元AIDとシーケンスナンバを、ATMスイッ
チからセルを受け取ったインタフェース基板にて監視す
る。もし、ひとつ前にその送出元から受け取ったセルの
シーケンスナンバと新たに受け取ったセルのシーケンス
ナンバが矛盾している場合、ATMスイッチに何らかの
故障が発生したとして制御主体に通知する。ただし、こ
の場合スイッチの切り替わりによって生じるシーケンス
ナンバの矛盾は無視する必要がある。
【0093】
【発明の効果】以上説明したように、本発明の第1の発
明によると、バンヤン系のATMスイッチにおいて、各
ステージで必要とされるルーティングタグのビットを、
入力ポート番号によって反転させることによって、従来
必要であった基板種別の1/2の種別数にてバンヤン系
スイッチを実現する事が可能になる。
【0094】また、本発明の第2の発明によると、2重
化されたATMスイッチのそれぞれの系に同時にセルを
与え、アクト系から出力されるセルをインタフェース点
に出力すると同時にスタンバイ系から出力されるセルを
廃棄するので、通常時にアクト系とスタンバイ系のそれ
ぞれに含まれるセルバッファの状態をほぼ同一にする事
ができ、単純な方法にて確実にアクト系とスタンバイ系
の切り替えを行えるようになる。
【図面の簡単な説明】
【図1】本発明の第1実施例におけるATMスイッチア
ーキテクチャを示す図である。
【図2】16×16規模のATMスイッチの詳細な接続
を示す図である。
【図3】32×32規模のATMスイッチの詳細な接続
を示す図である。
【図4】64×64規模のATMスイッチの詳細な接続
を示す図である。
【図5】32×32規模のATMスイッチの実装方法を
示す図である。
【図6】ルーティングタグ付与法を説明する図である。
【図7】ルーティングタグ付与法を説明する図である。
【図8】本発明の第2実施例に係るATMスイッチ切り
替え法を説明する図である。
【符号の説明】
101,102,〜,176 8入力8出力のATMス
イッチ 511〜514 通話路スロット#1に挿入されたAS
W1 521〜524 通話路スロット#0に挿入されたAS
W2 531〜534 各サブラックに挿入されたインタフェ
ース基板 541〜544 各サブラックに実装されるバックパネ
ル 561〜564 ASW1/ASW2のフリーエッジ側
の配線 571〜574 ASW1とASW2とを接続するバッ
クパネル側の配線 581〜588 ATMスイッチ基板とインタフェース
基板とを接続するバックパネル側の配線 811 0系側のATMスイッチ 812 1系側のATMスイッチ 821 インタフェース基板 831 送信側セル処理機能 841 受信側セル処理機能 851 セル流を選択するセレクタ1 861 レディ信号を選択するセレクタ2

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の入力ポートから入力されるセル
    を、該セルの持つルーティングタグに従って所望の出力
    ポートへとスイッチングするATMスイッチにおいて、 前記セルが入力される入力ポート番号と、セルを出力す
    る出力ポート番号とを少なくとも引き数とする所定の関
    数にて前記ルーティングタグを算出する手段を具備した
    ことを特徴とするATMスイッチ。
  2. 【請求項2】 複数の入力ポートから入力されるセル
    を、該セルの持つルーティングタグに従って所望の出力
    ポートへとスイッチングする2重化されたATMスイッ
    チにおいて、 前記2重化された主ATMスイッチ及び補助ATMスイ
    ッチの切換えを行う切換手段と、 前記各ATMスイッチの入力ポートに、同時に同じセル
    を供給すべく制御する入力制御手段と、 前記主ATMスイッチの出力セルのみを取出し、補助A
    TMスイッチの出力セルを廃棄すべく制御する出力制御
    手段と、 を有することを特徴とするATMスイッチ。
JP32975292A 1992-12-10 1992-12-10 Atmスイッチ Expired - Fee Related JP3297104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32975292A JP3297104B2 (ja) 1992-12-10 1992-12-10 Atmスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32975292A JP3297104B2 (ja) 1992-12-10 1992-12-10 Atmスイッチ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002040353A Division JP2002237833A (ja) 2002-02-18 2002-02-18 Atmスイッチ

Publications (2)

Publication Number Publication Date
JPH06177905A true JPH06177905A (ja) 1994-06-24
JP3297104B2 JP3297104B2 (ja) 2002-07-02

Family

ID=18224888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32975292A Expired - Fee Related JP3297104B2 (ja) 1992-12-10 1992-12-10 Atmスイッチ

Country Status (1)

Country Link
JP (1) JP3297104B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321816A (ja) * 1994-05-24 1995-12-08 Nec Corp Atmスイッチの系切り替え制御方式
KR100298314B1 (ko) * 1998-07-07 2001-08-07 윤종용 산재된 우회경로 단들을 가지는 확장된 링-베니언 네트워크
KR100383604B1 (ko) * 2000-08-03 2003-05-16 삼성전자주식회사 비동기 전송모드 교환망 구조 및 자기 경로 설정 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321816A (ja) * 1994-05-24 1995-12-08 Nec Corp Atmスイッチの系切り替え制御方式
KR100298314B1 (ko) * 1998-07-07 2001-08-07 윤종용 산재된 우회경로 단들을 가지는 확장된 링-베니언 네트워크
KR100383604B1 (ko) * 2000-08-03 2003-05-16 삼성전자주식회사 비동기 전송모드 교환망 구조 및 자기 경로 설정 방법

Also Published As

Publication number Publication date
JP3297104B2 (ja) 2002-07-02

Similar Documents

Publication Publication Date Title
JP3853920B2 (ja) 交換機、クロスコネクト・スイッチング装置、接続装置、および、交換機におけるルーティング方法
US6335930B1 (en) Multi-stage interconnection network for high speed packet switching
KR920004917B1 (ko) 자기 경로 지정 스위칭 회로망
CA2224606C (en) A distributed buffering system for atm switches
JP3001502B2 (ja) Atmスイッチモジュール、atmスイッチ容量拡張方法、およびatmルーティング情報設定方法
JPH11266273A (ja) スイッチ構造及びそのアップグレード方法
PL135975B1 (en) Distributed control digital switching system
EP1142438B1 (en) Internal routing through multi-staged atm node
KR100278016B1 (ko) 비동기 전송모드 교환시스템의 스위칭 장치 및 방법
CA2302257C (en) Communication device for the transmission of information signals
KR100767858B1 (ko) 다단 atm 노드의 분할 성능 감시 방법 및 장치
JPH08107573A (ja) 回線インタフェース装置
US6643294B1 (en) Distributed control merged buffer ATM switch
JPH1155283A (ja) Atm交換機
US6529473B1 (en) Device for ATM cell switching, with failure tolerance
JPH06177905A (ja) Atmスイッチ
US6643285B1 (en) Message based packet switch based on a common, generic bus medium for transport
JPH077520A (ja) ローカルネットワークおよびブリッジ素子
CA2252488C (en) Concentrator type atm switch for an atm switching system
Li et al. B-tree: a high-performance fault-tolerant ATM switch
JP3008966B2 (ja) Atm装置
JP2580979B2 (ja) Atmスイッチ
JPH11331189A (ja) セルスイッチ装置
JPH09261236A (ja) クロスコネクト装置の無瞬断拡張システム
JP2720570B2 (ja) Atmスイッチネットワークの糸切替制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees