JPH06177144A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH06177144A JPH06177144A JP32387892A JP32387892A JPH06177144A JP H06177144 A JPH06177144 A JP H06177144A JP 32387892 A JP32387892 A JP 32387892A JP 32387892 A JP32387892 A JP 32387892A JP H06177144 A JPH06177144 A JP H06177144A
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- type
- base layer
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】バイポーラトランジスタのベース抵抗を低減す
るために設けるグラフトベースによって生じるＣ−Ｂ間
の接合耐圧の低下、接合容量の増加を防ぐ。 【構成】バイポーラトランジスタのベース内の従来のグ
ラフトベース２０となるべき領域上にＭＢＥ又はＣＶＤ
法を用いてベースと同一導電型の高濃度の半導体層１０
を形成する。これにより、デバイスの接合容量の増加、
接合耐圧の低下をもたらすことなしに、ベース抵抗の低
下を促す。
るために設けるグラフトベースによって生じるＣ−Ｂ間
の接合耐圧の低下、接合容量の増加を防ぐ。 【構成】バイポーラトランジスタのベース内の従来のグ
ラフトベース２０となるべき領域上にＭＢＥ又はＣＶＤ
法を用いてベースと同一導電型の高濃度の半導体層１０
を形成する。これにより、デバイスの接合容量の増加、
接合耐圧の低下をもたらすことなしに、ベース抵抗の低
下を促す。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タおよびその製造方法に関し、特にＩＣの構造及び製法
に関する。
タおよびその製造方法に関し、特にＩＣの構造及び製法
に関する。
【０００２】
【従来の技術】近年バイポーラトランジスタの高速化・
高性能化が急速に進められている。バイポーラトランジ
スタの高性能化には、第１に微細化による寄生容量およ
びベース抵抗の低減、第２に接合を浅くすることによる
キャリア走行時間の短縮が試みられている。具体的に
は、ｆT （カットオフ周波数）の向上、ｒｂｂ’（ベー
ス抵抗）の低下が性能の良否の指標となっている。ここ
でｒｂｂ’を例にとると、ｒｂｂ’は次式のように表す
ことができる。 ｒｂｂ’＝（ｒｂ1 ｒｂ2 ＋ｒｂ3 ／（エミッタ本数） ここでそれぞれｒｂ1 、ｒｂ2 、ｒｂ3 は図３の１７、
１８、１９の抵抗に相当する。 ｒｂ1 ；真性（エミッタ直下）ベース抵抗 ｒｂ2 ；外部ベース抵抗 ｒｂ3 ；コンタクト部ベース抵抗 ダブルベースの場合 ｒｂ1 ＝ρＳ１・Ｓ1 ／（１２・ｌｅ） ｒｂ2 ＝ρＳ２・Ｓ2 ／（２・ｌｅ） ｒｂ3 ＝ρＳ３・Ｓ3 ／（６・ｌｅ） である。ここで ρＳ１；真性ベース層抵抗 ρＳ２；外部ベース層抵抗 ρＳ３；コンタクト部層抵抗 Ｓ1 ；エミッタ幅 Ｓ2 ；エミッタ・ベースコンタクト距離 Ｓ3 ；ベースコンタクト幅 ｌｅ；エミッタ長 ここからベース抵抗を低減する方法として （１）エミッタ幅を細くする。 （２）ベース・エミッタ間を短くする。 （３）各ベース層抵抗を低くする。 等が挙げられる。ここで上述のバイポーラトランジスタ
の高性能化のための微細化は、（１）と（２）に貢献し
ている。また（３）の低減には、グラフト・ベース２０
の採用などが行われている。
高性能化が急速に進められている。バイポーラトランジ
スタの高性能化には、第１に微細化による寄生容量およ
びベース抵抗の低減、第２に接合を浅くすることによる
キャリア走行時間の短縮が試みられている。具体的に
は、ｆT （カットオフ周波数）の向上、ｒｂｂ’（ベー
ス抵抗）の低下が性能の良否の指標となっている。ここ
でｒｂｂ’を例にとると、ｒｂｂ’は次式のように表す
ことができる。 ｒｂｂ’＝（ｒｂ1 ｒｂ2 ＋ｒｂ3 ／（エミッタ本数） ここでそれぞれｒｂ1 、ｒｂ2 、ｒｂ3 は図３の１７、
１８、１９の抵抗に相当する。 ｒｂ1 ；真性（エミッタ直下）ベース抵抗 ｒｂ2 ；外部ベース抵抗 ｒｂ3 ；コンタクト部ベース抵抗 ダブルベースの場合 ｒｂ1 ＝ρＳ１・Ｓ1 ／（１２・ｌｅ） ｒｂ2 ＝ρＳ２・Ｓ2 ／（２・ｌｅ） ｒｂ3 ＝ρＳ３・Ｓ3 ／（６・ｌｅ） である。ここで ρＳ１；真性ベース層抵抗 ρＳ２；外部ベース層抵抗 ρＳ３；コンタクト部層抵抗 Ｓ1 ；エミッタ幅 Ｓ2 ；エミッタ・ベースコンタクト距離 Ｓ3 ；ベースコンタクト幅 ｌｅ；エミッタ長 ここからベース抵抗を低減する方法として （１）エミッタ幅を細くする。 （２）ベース・エミッタ間を短くする。 （３）各ベース層抵抗を低くする。 等が挙げられる。ここで上述のバイポーラトランジスタ
の高性能化のための微細化は、（１）と（２）に貢献し
ている。また（３）の低減には、グラフト・ベース２０
の採用などが行われている。
【０００３】また、キャリア走行時間の短縮のために、
ＭＢＥ等による薄いエピ厚をベースに適用することが行
われている。しかしながら、ベースの薄化に伴ない層抵
抗が増加し、ひいてはベース抵抗の増加を招くためグラ
フトベースの採用によるベース抵抗の低減が必須となっ
ている。図３に、ＭＢＥで形成した薄いベース層に、グ
ラフトベースを適用した従来例を示す。
ＭＢＥ等による薄いエピ厚をベースに適用することが行
われている。しかしながら、ベースの薄化に伴ない層抵
抗が増加し、ひいてはベース抵抗の増加を招くためグラ
フトベースの採用によるベース抵抗の低減が必須となっ
ている。図３に、ＭＢＥで形成した薄いベース層に、グ
ラフトベースを適用した従来例を示す。
【０００４】
【発明が解決しようとする課題】従来グラフトベースの
形成にはイオン注入法、熱拡散法を用いるため、一般に
接合が深くなり、グラフトベース下部の実効的エピタキ
シャル層厚の低下をもたらし、結果としてＣ−Ｂ間の耐
圧の低下、Ｃ−Ｂ間の接合容量の増加を招いてしまうと
いう問題点があった。
形成にはイオン注入法、熱拡散法を用いるため、一般に
接合が深くなり、グラフトベース下部の実効的エピタキ
シャル層厚の低下をもたらし、結果としてＣ−Ｂ間の耐
圧の低下、Ｃ−Ｂ間の接合容量の増加を招いてしまうと
いう問題点があった。
【０００５】本発明の目的は、バイポーラトランジスタ
のベース抵抗を低減するために設けるグラフトベースに
よって生じるＣ−Ｂ間の接合耐圧の低下、接合容量の増
加を防ぐことができるバイポーラトランジスタおよびそ
の製造方法を提供することにある。
のベース抵抗を低減するために設けるグラフトベースに
よって生じるＣ−Ｂ間の接合耐圧の低下、接合容量の増
加を防ぐことができるバイポーラトランジスタおよびそ
の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタはベース内のグラフトベースとなるべき領域の
上にベースと同一導電型の高濃度の半導体層を有するこ
とを特徴として構成される。また本発明のバイポーラト
ランジスタの製造製法は、バイポーラトランジスタのベ
ース内のグラフトベースとなるべき領域上にＭＢＥ又は
ＣＹＤ法を用いて選択的に高濃度の半導体層を形成する
工程を含んで構成される。
ンジスタはベース内のグラフトベースとなるべき領域の
上にベースと同一導電型の高濃度の半導体層を有するこ
とを特徴として構成される。また本発明のバイポーラト
ランジスタの製造製法は、バイポーラトランジスタのベ
ース内のグラフトベースとなるべき領域上にＭＢＥ又は
ＣＹＤ法を用いて選択的に高濃度の半導体層を形成する
工程を含んで構成される。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明するために工程順に
示した半導体素子の断面図である。
る。図１は本発明の一実施例を説明するために工程順に
示した半導体素子の断面図である。
【０００８】まず、図１（ａ）に示すように、Ｐ型半導
体基板１にＮ型の不純物の埋込み層２を形成したのち、
Ｎ型エピタキシャル層３を成長させる。次に素子分離領
域４をつくったあと、コレクタコンタクト部５をあけ
て、リンイオン抽入を行ってコレクタ直下にＮ+ 型高濃
度領域６を形成する。その後、Ｐ型のベース層７を例え
ば厚さ５０ｎｍホウ素を１×１０18ａｔｏｍ／ｃｍ3 で
つくる。
体基板１にＮ型の不純物の埋込み層２を形成したのち、
Ｎ型エピタキシャル層３を成長させる。次に素子分離領
域４をつくったあと、コレクタコンタクト部５をあけ
て、リンイオン抽入を行ってコレクタ直下にＮ+ 型高濃
度領域６を形成する。その後、Ｐ型のベース層７を例え
ば厚さ５０ｎｍホウ素を１×１０18ａｔｏｍ／ｃｍ3 で
つくる。
【０００９】次に図１（ｂ）に示すように、例えば酸化
膜を用いてグラフトベース形成用保護膜９を作り、グラ
フトベース層１０として例えば厚さ１００ｎｍ、ホウ素
を１×１０20ａｔｏｍ／ｃｍ3 を形成させる。ここでベ
ース層及びグラフトベースの形成には、例えばＭＢＥ
（分子線エピタキシー法）、或いはＣＶＤ（化学的気相
成長）法などを使用する。
膜を用いてグラフトベース形成用保護膜９を作り、グラ
フトベース層１０として例えば厚さ１００ｎｍ、ホウ素
を１×１０20ａｔｏｍ／ｃｍ3 を形成させる。ここでベ
ース層及びグラフトベースの形成には、例えばＭＢＥ
（分子線エピタキシー法）、或いはＣＶＤ（化学的気相
成長）法などを使用する。
【００１０】次に図１（ｃ）のように全面に例えば酸化
膜１１（あるいは、酸化膜と窒化膜等の積層膜でもよ
い）を成長させた後、コンタクト１２を開口し、多結晶
シリコン１３を成長させる。その後、図１（ｄ）のよう
にＡｓ+ Ｉ／Ｉを行い、Ｎ+ 層のエミッタ１４を形成
し、更にそれぞれの電極１５を形成する。このときエミ
ッタ、コレクタの上部にＮ型不純物をドープした多結晶
シリコン１３を残してもよい。
膜１１（あるいは、酸化膜と窒化膜等の積層膜でもよ
い）を成長させた後、コンタクト１２を開口し、多結晶
シリコン１３を成長させる。その後、図１（ｄ）のよう
にＡｓ+ Ｉ／Ｉを行い、Ｎ+ 層のエミッタ１４を形成
し、更にそれぞれの電極１５を形成する。このときエミ
ッタ、コレクタの上部にＮ型不純物をドープした多結晶
シリコン１３を残してもよい。
【００１１】次に第２の実施例を図２を使用して説明す
る。第１の実施例では集積回路中でのトランジスタの形
成を行なうためコレクタ引き出し口が上部に位置してい
るが、この発明をディスクリートトランジスタに使用す
る場合コレクタ部を図２の１６に配置する。この場合も
グラフトベースの製法は、第１の実施例と同様に行な
う。
る。第１の実施例では集積回路中でのトランジスタの形
成を行なうためコレクタ引き出し口が上部に位置してい
るが、この発明をディスクリートトランジスタに使用す
る場合コレクタ部を図２の１６に配置する。この場合も
グラフトベースの製法は、第１の実施例と同様に行な
う。
【００１２】
【発明の効果】以上説明したように本発明は、バイポー
ラトランジスタのベース上に、グラフトベースを形成す
ることにより従来のグラフトベースと異なり、デバイス
の接合容量の増加、接合耐圧の低下をもたらすことなし
にベース抵抗の低下を実現することを可能とした。これ
は即ち、デバイスの持つ性能を高周波特性、直流特性の
両面から向上させることにつながる。特に接合耐圧は従
来のグラフトベース有りのものから単純に約１５％向上
し、接合容量は約２０％向上すると計算できる。
ラトランジスタのベース上に、グラフトベースを形成す
ることにより従来のグラフトベースと異なり、デバイス
の接合容量の増加、接合耐圧の低下をもたらすことなし
にベース抵抗の低下を実現することを可能とした。これ
は即ち、デバイスの持つ性能を高周波特性、直流特性の
両面から向上させることにつながる。特に接合耐圧は従
来のグラフトベース有りのものから単純に約１５％向上
し、接合容量は約２０％向上すると計算できる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するために工程順に示
したバイポーラトランジスタ素子の断面図である。
したバイポーラトランジスタ素子の断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来のバイポーラトランジスタの構造並びに製
造方法を説明するための半導体素子の断面図である。
造方法を説明するための半導体素子の断面図である。
１ Ｐ型半導体基板 ２ Ｎ+ 埋込層 ３ Ｎ- エピタキシャル層 ４ 素子分離用酸化膜 ５ コレクタ引出部 ６ コレクタ直下高濃度域 ７ Ｐ型ベース層 ８ 表面保護膜１ ９ Ｇ／Ｂ形成用保護膜 １０ Ｇ／Ｂ層 １１ 表面保護膜２ １２ エミッタコンタクト １３ 多結晶シリコン成長膜 １４ 高濃度エミッタ １５ 電極 １６ Ｎ型半導体基板 １７ 真性（エミッタ直下）ベース抵抗 １８ 外部ベース抵抗 １９ コンタクト部ベース抵抗 ２０ 従来のＧ／Ｂ層
Claims (2)
- 【請求項１】 半導体基板の一主面に形成された一導電
型のベース層と、前記ベース層上に選択的に形成されか
つ前記ベース層と同一導電型で該ベース層より高濃度の
不純物を有するグラフトベース層とを有することを特徴
とするバイポーラトランジスタ。 - 【請求項２】 半導体基板の一主面に一導電型のベース
層を形成する工程と、前記ベース層上に該ベース層と同
一導電型で、かつ該ベース層より高濃度の不純物を有す
るグラフトベース層をＭＢＥ法又はＣＶＤ法を用いて選
択的に形成する工程とを含むことを特徴とするバイポー
ラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387892A JP3186265B2 (ja) | 1992-12-03 | 1992-12-03 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387892A JP3186265B2 (ja) | 1992-12-03 | 1992-12-03 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177144A true JPH06177144A (ja) | 1994-06-24 |
| JP3186265B2 JP3186265B2 (ja) | 2001-07-11 |
Family
ID=18159613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32387892A Expired - Fee Related JP3186265B2 (ja) | 1992-12-03 | 1992-12-03 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186265B2 (ja) |
-
1992
- 1992-12-03 JP JP32387892A patent/JP3186265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3186265B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11297708A (ja) | 半導体装置及びその形成方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| JPS63157475A (ja) | 半導体装置及びその製造方法 | |
| JPH05235014A (ja) | 半導体装置 | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| JPH06302610A (ja) | 高利得ｍｉｓトランジスタ | |
| JP2001135719A (ja) | 半導体装置の素子分離構造 | |
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3778122B2 (ja) | 半導体装置の製造方法 | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2004022555A (ja) | 絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JPS61214569A (ja) | 半導体装置 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH03203333A (ja) | 半導体装置及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| LAPS | Cancellation because of no payment of annual fees |