JPH06169153A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH06169153A JPH06169153A JP32101492A JP32101492A JPH06169153A JP H06169153 A JPH06169153 A JP H06169153A JP 32101492 A JP32101492 A JP 32101492A JP 32101492 A JP32101492 A JP 32101492A JP H06169153 A JPH06169153 A JP H06169153A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- wiring board
- pads
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】外部からの衝撃や振動によって半導体パッケー
ジが配線板から離脱するのを防止するとともに、半田量
が増加しても半田ブリッジの発生を防止できる。 【構成】パッド列の最端部に位置する電子部品搭載用パ
ッド３ｂの配列方向寸法及び配列方向と直交する方向の
寸法を、パッド列内の他の電子部品搭載用パッド３ａの
寸法より大きくした。このため、パッド３ｂの面積が大
きくなり、ＳＯＰ４を実装する際にパッド３ｂに塗布さ
れるクリーム半田の量が多くなって、リード５とパッド
３ｂとの接続が強固となる。又、パッド３ｂに塗布され
る半田量が多くても、その面積が大きいため半田がはみ
出すことがなく、リフロー時に隣接するパッド３ａ、３
ｂ間で半田ブリッジは発生しない。
ジが配線板から離脱するのを防止するとともに、半田量
が増加しても半田ブリッジの発生を防止できる。 【構成】パッド列の最端部に位置する電子部品搭載用パ
ッド３ｂの配列方向寸法及び配列方向と直交する方向の
寸法を、パッド列内の他の電子部品搭載用パッド３ａの
寸法より大きくした。このため、パッド３ｂの面積が大
きくなり、ＳＯＰ４を実装する際にパッド３ｂに塗布さ
れるクリーム半田の量が多くなって、リード５とパッド
３ｂとの接続が強固となる。又、パッド３ｂに塗布され
る半田量が多くても、その面積が大きいため半田がはみ
出すことがなく、リフロー時に隣接するパッド３ａ、３
ｂ間で半田ブリッジは発生しない。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板に係
り、詳しくは、表面実装用の電子部品を搭載するための
パッドが形成されたプリント配線板に関するものであ
る。
り、詳しくは、表面実装用の電子部品を搭載するための
パッドが形成されたプリント配線板に関するものであ
る。
【０００２】
【従来の技術】電子機器の小型化、高機能化に伴いＳＯ
Ｐ（スモール・アウトライン・パッケージ）、ＱＦＰ
（クワッド・フラット・パッケージ）等の半導体パッケ
ージのプリント配線板への表面実装化が進んでいる。こ
のプリント配線板においては、例えば図５に示すよう
に、絶縁基板２０の表面に複数の部品搭載用パッド（以
下、単にパッドという）２１が並列かつ等間隔に形成さ
れている。そのパッド２１には配線部２２がそれぞれ接
続形成されており、パッド２１と配線部２２とにより導
体回路の一部が構成されている。そして、半導体パッケ
ージをプリント配線板に実装する際には、各パッド２１
上にクリーム半田を塗布したあと、図６に示すように半
導体パッケージ（この場合、ＳＯＰ）２３のリード２４
がパッド２１上に位置決めされてリフローソルダリング
により半田付けされる。
Ｐ（スモール・アウトライン・パッケージ）、ＱＦＰ
（クワッド・フラット・パッケージ）等の半導体パッケ
ージのプリント配線板への表面実装化が進んでいる。こ
のプリント配線板においては、例えば図５に示すよう
に、絶縁基板２０の表面に複数の部品搭載用パッド（以
下、単にパッドという）２１が並列かつ等間隔に形成さ
れている。そのパッド２１には配線部２２がそれぞれ接
続形成されており、パッド２１と配線部２２とにより導
体回路の一部が構成されている。そして、半導体パッケ
ージをプリント配線板に実装する際には、各パッド２１
上にクリーム半田を塗布したあと、図６に示すように半
導体パッケージ（この場合、ＳＯＰ）２３のリード２４
がパッド２１上に位置決めされてリフローソルダリング
により半田付けされる。
【０００３】
【発明が解決しようとする課題】近年、プリント配線板
の高密度実装化に伴い半導体パッケージのリードの狭ピ
ッチ化も進んで、隣接するパッド２１間の間隔が狭くな
り、パッド２１の面積が小さくなる傾向にある。そし
て、パッド２１の面積が小さいと、パッド２１と基板２
０との接着強度が小さくなるとともに、塗布する半田量
も少なくなりリード２４とパッド２１との接続が弱まる
という問題がある。このため、半導体パッケージ２３を
実装した後に、外部からの衝撃や振動によってリード２
４とパッド２１との接続部分が剥がれたり、パッド２１
が基板２０から剥がれたりして半導体パッケージ２３が
離脱する虞がある。
の高密度実装化に伴い半導体パッケージのリードの狭ピ
ッチ化も進んで、隣接するパッド２１間の間隔が狭くな
り、パッド２１の面積が小さくなる傾向にある。そし
て、パッド２１の面積が小さいと、パッド２１と基板２
０との接着強度が小さくなるとともに、塗布する半田量
も少なくなりリード２４とパッド２１との接続が弱まる
という問題がある。このため、半導体パッケージ２３を
実装した後に、外部からの衝撃や振動によってリード２
４とパッド２１との接続部分が剥がれたり、パッド２１
が基板２０から剥がれたりして半導体パッケージ２３が
離脱する虞がある。
【０００４】リード２４とパッド２１との接続を強固に
するために、クリーム半田の量を増加するということが
考えられるが、半田量を増加すると、リフロー時に半田
がパッド２１から流れ出して隣接するパッド２１間で半
田ブリッジが発生するという問題がある。
するために、クリーム半田の量を増加するということが
考えられるが、半田量を増加すると、リフロー時に半田
がパッド２１から流れ出して隣接するパッド２１間で半
田ブリッジが発生するという問題がある。
【０００５】又、プリント配線板に電子部品を実装する
際に、電子部品がその中心を軸として回動するようにず
れる場合がある。この場合、電子部品の最外側リードの
ズレ量は他のリードのズレ量よりも大きくなり、最外側
リードと最外側パッドとの接続信頼性が低下するという
問題がある。
際に、電子部品がその中心を軸として回動するようにず
れる場合がある。この場合、電子部品の最外側リードの
ズレ量は他のリードのズレ量よりも大きくなり、最外側
リードと最外側パッドとの接続信頼性が低下するという
問題がある。
【０００６】本発明は前記の問題点に鑑みてなされたも
のであり、その目的は、外部からの衝撃や振動による半
導体パッケージの配線板からの離脱を防止するととも
に、半田量の増加による半田ブリッジの発生を防止する
ことができ、更には、電子部品実装の信頼性を向上させ
ることができるプリント配線板を提供することにある。
のであり、その目的は、外部からの衝撃や振動による半
導体パッケージの配線板からの離脱を防止するととも
に、半田量の増加による半田ブリッジの発生を防止する
ことができ、更には、電子部品実装の信頼性を向上させ
ることができるプリント配線板を提供することにある。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め本発明では、電子部品を実装するための複数の電子部
品搭載用パッドによりパッド列が構成され、前記複数の
電子部品搭載用パッドのうち、パッド列の最端部に位置
する電子部品搭載用パッドの配列方向寸法及び配列方向
と直交する方向の寸法を、パッド列内の他の電子部品搭
載用パッドの前記各方向の寸法よりそれぞれ大きくし
た。
め本発明では、電子部品を実装するための複数の電子部
品搭載用パッドによりパッド列が構成され、前記複数の
電子部品搭載用パッドのうち、パッド列の最端部に位置
する電子部品搭載用パッドの配列方向寸法及び配列方向
と直交する方向の寸法を、パッド列内の他の電子部品搭
載用パッドの前記各方向の寸法よりそれぞれ大きくし
た。
【０００８】
【作用】本発明では、パッド列の最端部に位置する電子
部品搭載用パッドの配列方向寸法及び配列方向と直交す
る方向の寸法を、パッド列内の他の電子部品搭載用パッ
ドの各方向の寸法よりそれぞれ大きくしたことにより、
その最端部のパッドの面積が大きくなり、パッドと基材
との接着強度が向上する。又、電子部品を実装する際に
パッドに塗布するクリーム半田の量を多くでき、リード
とパッドとの接続が強固となる。この結果、プリント配
線板から電子部品が離脱するのが確実に防止される。
部品搭載用パッドの配列方向寸法及び配列方向と直交す
る方向の寸法を、パッド列内の他の電子部品搭載用パッ
ドの各方向の寸法よりそれぞれ大きくしたことにより、
その最端部のパッドの面積が大きくなり、パッドと基材
との接着強度が向上する。又、電子部品を実装する際に
パッドに塗布するクリーム半田の量を多くでき、リード
とパッドとの接続が強固となる。この結果、プリント配
線板から電子部品が離脱するのが確実に防止される。
【０００９】又、最端部に位置する電子部品搭載用パッ
ドに塗布される半田量が多くても、その面積が大きいた
めはみ出すことがなく、リフロー時において隣接するパ
ッド間で半田ブリッジは発生しない。更に、電子部品を
実装する際に電子部品が回動するようにずれた場合にリ
ードのズレ量が大きくなるが、そのリードに対応する最
端部のパッドの面積が大きいため、パッドとリードとが
確実に接続される。
ドに塗布される半田量が多くても、その面積が大きいた
めはみ出すことがなく、リフロー時において隣接するパ
ッド間で半田ブリッジは発生しない。更に、電子部品を
実装する際に電子部品が回動するようにずれた場合にリ
ードのズレ量が大きくなるが、そのリードに対応する最
端部のパッドの面積が大きいため、パッドとリードとが
確実に接続される。
【００１０】
【実施例】以下、本発明を具体化した一実施例を図１、
図２に従って説明する。図１、図２（ａ）に示すよう
に、プリント配線板１を構成する絶縁基板２上には、パ
ッド３が複数個形成されている。このパッド３は４個を
一列として２列に亘って平行となるように配置されてい
る。各列の内側に位置する２個のパッド３ａの配列方向
寸法（幅）及び配列方向と直交する方向の寸法（長さ）
よりも外側すなわち最端部に位置する２個のパッド３ｂ
の各寸法が大きくなるように形成されている。すなわ
ち、パッド３ａはプリント配線板１に実装される電子部
品としてのＳＯＰ４のリード５を接続する際に必要な一
定の幅（約０．７ｍｍ）及び長さ（約１．５ｍｍ）を有
している。パッド３ｂは前記パッド３ａの幅及び長さよ
りも大きな幅（約１．０ｍｍ）及び長さ（約２．０ｍ
ｍ）を有している。なお、前記パッド３ａ、３ｂには配
線部６がそれぞれ接続形成されており、導体回路の一部
を構成している。
図２に従って説明する。図１、図２（ａ）に示すよう
に、プリント配線板１を構成する絶縁基板２上には、パ
ッド３が複数個形成されている。このパッド３は４個を
一列として２列に亘って平行となるように配置されてい
る。各列の内側に位置する２個のパッド３ａの配列方向
寸法（幅）及び配列方向と直交する方向の寸法（長さ）
よりも外側すなわち最端部に位置する２個のパッド３ｂ
の各寸法が大きくなるように形成されている。すなわ
ち、パッド３ａはプリント配線板１に実装される電子部
品としてのＳＯＰ４のリード５を接続する際に必要な一
定の幅（約０．７ｍｍ）及び長さ（約１．５ｍｍ）を有
している。パッド３ｂは前記パッド３ａの幅及び長さよ
りも大きな幅（約１．０ｍｍ）及び長さ（約２．０ｍ
ｍ）を有している。なお、前記パッド３ａ、３ｂには配
線部６がそれぞれ接続形成されており、導体回路の一部
を構成している。
【００１１】そして、プリント配線板１にＳＯＰ４を実
装する際には、図２（ａ）、図２（ｂ）に示すように、
パッド３ａ、３ｂ上にクリーム半田７を塗布し、その上
にＳＯＰ４のリード５を位置決めして載置する。このと
き、パッド３ａよりもパッド３ｂが幅及び長さが大きい
ためその面積も大きくなっている。従って、パッド３ｂ
に塗布される半田７の量も多くなる。続いて、リフロー
ソルダリングにより半田７を溶融させて、リード５とパ
ッド３ａ、３ｂとを接続させる。このとき、パッド３ｂ
に塗布される半田７の量が多いため、リード５とパッド
３ｂとが強固に固着される。又、パッド３ｂの面積が大
きいためパッド３ｂと絶縁基板２との接着力も高まる。
この結果、外部からの衝撃や振動によってＳＯＰ４がプ
リント配線板１から離脱するのを防止することができ
る。
装する際には、図２（ａ）、図２（ｂ）に示すように、
パッド３ａ、３ｂ上にクリーム半田７を塗布し、その上
にＳＯＰ４のリード５を位置決めして載置する。このと
き、パッド３ａよりもパッド３ｂが幅及び長さが大きい
ためその面積も大きくなっている。従って、パッド３ｂ
に塗布される半田７の量も多くなる。続いて、リフロー
ソルダリングにより半田７を溶融させて、リード５とパ
ッド３ａ、３ｂとを接続させる。このとき、パッド３ｂ
に塗布される半田７の量が多いため、リード５とパッド
３ｂとが強固に固着される。又、パッド３ｂの面積が大
きいためパッド３ｂと絶縁基板２との接着力も高まる。
この結果、外部からの衝撃や振動によってＳＯＰ４がプ
リント配線板１から離脱するのを防止することができ
る。
【００１２】パッド３ｂに塗布される半田７の量が多く
ても、パッド３ｂの面積が大きいためはみ出すことがな
く、リフロー時において溶融した半田７により隣接する
パッド３ａとの間で半田ブリッジが発生するのを防止す
ることができる。
ても、パッド３ｂの面積が大きいためはみ出すことがな
く、リフロー時において溶融した半田７により隣接する
パッド３ａとの間で半田ブリッジが発生するのを防止す
ることができる。
【００１３】又、ＳＯＰ４を実装する際にＳＯＰ４自体
がその中心を軸として回動するようにずれてもパッド３
ｂの面積が大きいため、その両パッド３ｂと最外側の両
リード５とが確実に接続される。従って、電子部品実装
の信頼性を向上させることができる。
がその中心を軸として回動するようにずれてもパッド３
ｂの面積が大きいため、その両パッド３ｂと最外側の両
リード５とが確実に接続される。従って、電子部品実装
の信頼性を向上させることができる。
【００１４】更に、パッド３ｂの面積が大きいため、幅
の狭いパッド３ａと比較してリード５を位置決めする際
のパッドとのズレチェック及び実装後のリード５のズレ
チェックを容易に行うことができる。
の狭いパッド３ａと比較してリード５を位置決めする際
のパッドとのズレチェック及び実装後のリード５のズレ
チェックを容易に行うことができる。
【００１５】尚、本発明は上記実施例のみに限定される
ことはなく、本発明の趣旨を逸脱しない範囲で構成の一
部を変更してもよい。 （１）上記実施例では、ＳＯＰ４の実装用パッド３ａ、
３ｂに具体化したが、図３に示すように、ＱＦＰ８のよ
うな４方向リード５に対応して４列に亘ってパッド３
ａ、３ｂを形成してもよい。この場合、面積の大きなパ
ッド３ｂは８箇所形成されることになる。 （２）図４に示すように、リードが千鳥状の半導体パッ
ケージ９に対応してパッド３ａ、３ｂも千鳥状に配置さ
れたプリント配線板１において、そのパッド列の最端部
に位置するパッド３ｂの寸法を大きくしてもよい。
ことはなく、本発明の趣旨を逸脱しない範囲で構成の一
部を変更してもよい。 （１）上記実施例では、ＳＯＰ４の実装用パッド３ａ、
３ｂに具体化したが、図３に示すように、ＱＦＰ８のよ
うな４方向リード５に対応して４列に亘ってパッド３
ａ、３ｂを形成してもよい。この場合、面積の大きなパ
ッド３ｂは８箇所形成されることになる。 （２）図４に示すように、リードが千鳥状の半導体パッ
ケージ９に対応してパッド３ａ、３ｂも千鳥状に配置さ
れたプリント配線板１において、そのパッド列の最端部
に位置するパッド３ｂの寸法を大きくしてもよい。
【００１６】
【発明の効果】以上詳述したように、本発明によれば、
パッド列の最端部に位置するパッドの配列方向寸法及び
配列方向と直交する方向の寸法を、パッド列内の他の電
子部品搭載用パッドの寸法より大きくしたことにより、
リードとパッドとが強固に固着され、外部からの衝撃や
振動によって半導体パッケージが配線板から離脱するの
を防止するとともに、最端部に位置するパッドに塗布す
る半田量が増加してもパッドの面積が大きいため半田の
はみ出しがなく、半田ブリッジの発生を防止することが
でき、更には、電子部品実装の信頼性を向上させること
ができるという優れた効果を奏する。
パッド列の最端部に位置するパッドの配列方向寸法及び
配列方向と直交する方向の寸法を、パッド列内の他の電
子部品搭載用パッドの寸法より大きくしたことにより、
リードとパッドとが強固に固着され、外部からの衝撃や
振動によって半導体パッケージが配線板から離脱するの
を防止するとともに、最端部に位置するパッドに塗布す
る半田量が増加してもパッドの面積が大きいため半田の
はみ出しがなく、半田ブリッジの発生を防止することが
でき、更には、電子部品実装の信頼性を向上させること
ができるという優れた効果を奏する。
【図１】本発明の実施例のプリント配線板を示す模式部
分平面図である。
分平面図である。
【図２】同じく、ＳＯＰが実装されたプリント配線板を
示し、（ａ）は模式部分平面図であり、（ｂ）は模式部
分断面図である。
示し、（ａ）は模式部分平面図であり、（ｂ）は模式部
分断面図である。
【図３】他の実施例のＱＦＰが実装されたプリント配線
板を示す模式部分平面図である。
板を示す模式部分平面図である。
【図４】別の他の実施例の千鳥状の半導体パッケージが
実装されたプリント配線板を示す模式部分平面図であ
る。
実装されたプリント配線板を示す模式部分平面図であ
る。
【図５】従来例のプリント配線板を示す模式部分平面図
である。
である。
【図６】同じく、ＳＯＰが実装されたプリント配線板を
示す模式部分平面図である。
示す模式部分平面図である。
１…プリント配線板、３ａ，３ｂ…パッド、４…電子部
品としてのＳＯＰ。
品としてのＳＯＰ。
Claims (1)
- 【請求項１】 電子部品を実装するための複数の電子部
品搭載用パッドによりパッド列が構成され、前記複数の
電子部品搭載用パッドのうち、パッド列の最端部に位置
する電子部品搭載用パッドの配列方向寸法及び配列方向
と直交する方向の寸法を、パッド列内の他の電子部品搭
載用パッドの前記各方向の寸法よりそれぞれ大きくした
ことを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32101492A JPH06169153A (ja) | 1992-11-30 | 1992-11-30 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32101492A JPH06169153A (ja) | 1992-11-30 | 1992-11-30 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06169153A true JPH06169153A (ja) | 1994-06-14 |
Family
ID=18127831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32101492A Pending JPH06169153A (ja) | 1992-11-30 | 1992-11-30 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06169153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441477B2 (en) | 2000-07-24 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Substrate mounting an integrated circuit package with a deformed lead |
| JP2012185112A (ja) * | 2011-03-08 | 2012-09-27 | Seiko Epson Corp | 電子デバイス及び電子デバイスの製造方法 |
| JP2015159253A (ja) * | 2014-02-25 | 2015-09-03 | ファナック株式会社 | プリント基板 |
| JP2017069333A (ja) * | 2015-09-29 | 2017-04-06 | ファナック株式会社 | プリント基板 |
-
1992
- 1992-11-30 JP JP32101492A patent/JPH06169153A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441477B2 (en) | 2000-07-24 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Substrate mounting an integrated circuit package with a deformed lead |
| JP2012185112A (ja) * | 2011-03-08 | 2012-09-27 | Seiko Epson Corp | 電子デバイス及び電子デバイスの製造方法 |
| JP2015159253A (ja) * | 2014-02-25 | 2015-09-03 | ファナック株式会社 | プリント基板 |
| US9872388B2 (en) | 2014-02-25 | 2018-01-16 | Fanuc Corporation | Printed wiring board |
| DE102015102505B4 (de) * | 2014-02-25 | 2020-01-30 | Fanuc Corporation | Leiterplatte |
| JP2017069333A (ja) * | 2015-09-29 | 2017-04-06 | ファナック株式会社 | プリント基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298629B2 (en) | Circuit board for mounting a semiconductor circuit with a surface mount package | |
| US5367435A (en) | Electronic package structure and method of making same | |
| US7005750B2 (en) | Substrate with reinforced contact pad structure | |
| US6617695B1 (en) | Semiconductor device and semiconductor module using the same | |
| US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
| JP2814966B2 (ja) | 半導体装置 | |
| JP2702839B2 (ja) | 配線基板の電極構造 | |
| KR19990022864A (ko) | 테이프 볼 그리드 어레이 회로용 유연성 리드 | |
| JPH1174637A (ja) | 電子回路基板 | |
| JPH06169153A (ja) | プリント配線板 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH0945807A (ja) | 半導体装置 | |
| JPH066021A (ja) | 半田付けランドのパターン形状 | |
| JP2001094000A (ja) | 半導体装置 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JP2005064274A (ja) | プリント回路板及びプリント回路板の製造方法 | |
| KR100524480B1 (ko) | 테이프캐리어패키지 | |
| JP3239461B2 (ja) | プリント基板 | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH04243187A (ja) | プリント基板 | |
| JPS6129164A (ja) | 半導体装置 |