JPH06168921A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH06168921A JPH06168921A JP34327492A JP34327492A JPH06168921A JP H06168921 A JPH06168921 A JP H06168921A JP 34327492 A JP34327492 A JP 34327492A JP 34327492 A JP34327492 A JP 34327492A JP H06168921 A JPH06168921 A JP H06168921A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- etching
- manufacturing
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 オーバーエッチング時に生じるダメージ層
の除去を完全に行うことを可能とし、耐圧劣化等の懸念
のない良好な特性を得ることができる半導体装置及び半
導体装置の製造方法の提供。ウェット処理によりエッ
チング後の不要な側壁保護膜を良好に除去することがで
きる半導体装置の製造方法の提供。 【構成】 ドライエッチングによって下地絶縁膜に与
えられたダメージ層Ｄをウェットエッチングによる処理
により除去する半導体装置の製造方法。絶縁膜上に成
膜された膜が、絶縁膜のダメージ層を介することなく形
成されている半導体装置。ドライエッチングによりパ
ターン形成された形成後のパターン側壁の側壁保護膜の
除去を、スプレー式スピン洗浄装置により行う。
の除去を完全に行うことを可能とし、耐圧劣化等の懸念
のない良好な特性を得ることができる半導体装置及び半
導体装置の製造方法の提供。ウェット処理によりエッ
チング後の不要な側壁保護膜を良好に除去することがで
きる半導体装置の製造方法の提供。 【構成】 ドライエッチングによって下地絶縁膜に与
えられたダメージ層Ｄをウェットエッチングによる処理
により除去する半導体装置の製造方法。絶縁膜上に成
膜された膜が、絶縁膜のダメージ層を介することなく形
成されている半導体装置。ドライエッチングによりパ
ターン形成された形成後のパターン側壁の側壁保護膜の
除去を、スプレー式スピン洗浄装置により行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及び半導体
装置の製造方法に関する。本発明は、ポリサイド構造を
有するシリコン系半導体装置その他各種の半導体装置に
ついて利用することができる。
装置の製造方法に関する。本発明は、ポリサイド構造を
有するシリコン系半導体装置その他各種の半導体装置に
ついて利用することができる。
【０００２】近年、半導体装置の分野ではますます集積
化が進行して、例えば超ＬＳＩについてその微細化が進
み、微細加工技術への要求は益々厳しいものとなってき
ている。例えば、Ｐｏｌｙ−ＳｉをはじめとするＳｉ系
材料を用いたゲート加工に関しても、異方性と高選択比
を両立するプロセスの開発が強く望まれている。
化が進行して、例えば超ＬＳＩについてその微細化が進
み、微細加工技術への要求は益々厳しいものとなってき
ている。例えば、Ｐｏｌｙ−ＳｉをはじめとするＳｉ系
材料を用いたゲート加工に関しても、異方性と高選択比
を両立するプロセスの開発が強く望まれている。
【０００３】高選択比を得るためには、高密度プラズマ
を用い、低イオンエネルギーでオーバーエッチングを行
うことなどが必要となる。しかしながら、例えば図５に
示すように、Ｓｉ基板５９の上に下地ＳｉＯ2 ６０、ｎ
+ ＰｏｌｙＳｉ６１、シリサイド（ＷＳｉx ）６２上に
レジストマスク６４を形成した構造について高密度プラ
ズマ処理を行うと、下地絶縁膜６０（ＳｉＯ2 ）には、
このプラズマ照射により、ダメージ層Ｄが形成される
（図６）。図７はレジストマスク６４を除去した状態を
示す。このダメージ層Ｄのほとんどは、ＬＤＤ形成用サ
イドウォール（ＳｉＯ2 ）６７のエッチング時に同時に
除去されてしまうが、図８に示すように、ゲートポリサ
イド６１，６２のＬＤＤ下部にはダメージ層Ｄが残るこ
とになる。このためこの部分におけるゲートポリサイド
と上層の配線９間での酸性劣化が懸念される（図８参
照）。
を用い、低イオンエネルギーでオーバーエッチングを行
うことなどが必要となる。しかしながら、例えば図５に
示すように、Ｓｉ基板５９の上に下地ＳｉＯ2 ６０、ｎ
+ ＰｏｌｙＳｉ６１、シリサイド（ＷＳｉx ）６２上に
レジストマスク６４を形成した構造について高密度プラ
ズマ処理を行うと、下地絶縁膜６０（ＳｉＯ2 ）には、
このプラズマ照射により、ダメージ層Ｄが形成される
（図６）。図７はレジストマスク６４を除去した状態を
示す。このダメージ層Ｄのほとんどは、ＬＤＤ形成用サ
イドウォール（ＳｉＯ2 ）６７のエッチング時に同時に
除去されてしまうが、図８に示すように、ゲートポリサ
イド６１，６２のＬＤＤ下部にはダメージ層Ｄが残るこ
とになる。このためこの部分におけるゲートポリサイド
と上層の配線９間での酸性劣化が懸念される（図８参
照）。
【０００４】従って、このような場合、ＬＤＤ形成前に
このダメージ層を除去技術が望まれる。
このダメージ層を除去技術が望まれる。
【０００５】上記のように、ドライエッチング加工時で
の下地へのダメージ層の除去技術が、そのほかの場面で
も望まれている。
の下地へのダメージ層の除去技術が、そのほかの場面で
も望まれている。
【０００６】一方、次のような問題がある。臭素系ガ
ス、または塩素系ガス、例えば臭化水素系ガスを用いた
Ｓｉ系材料層のエッチングにおいては、異方性を達成す
る手段としてフォトレジストとＢｒの反応生成物やＳｉ
とＢｒの反応生成物を利用して側壁保護を行っている。
また、オーバーエッチング時には対下地選択性が優先さ
れるため、対下地選択性とトレードオフの関係にある異
方性は低下する。従ってより強固な側壁保護膜、例えば
ＳｉＯ2 膜を用いて異方性の低下を補償するプロセス条
件によるエッチングが行われる。例えば図１６に示すよ
うに、フォトレジストマスク５６によりドープドポリＳ
ｉ（ｎ+ ＰｏｌｙＳｉ）５３及びＷＳｉx膜５４をパタ
ーニングする場合、図１７に示すように、側壁保護膜５
７を形成する条件で、エッチングが行われる。図中、５
１はＳｉ基板、５２はゲート酸化膜、５５は反射防止膜
（ＳｉＯx ＮまたはＰｏｌｙＳｉ）である。Ｓｉ系材料
層のエッチング工程終了後は、エッチングマスクとして
使われたレジスト層を酸素プラズマによってアッシング
除去する。このときＳｉ系材料層のエッチング時に利用
した側壁保護膜はマスクであるレジスト層の側壁にも付
着しているため、酸素プラズマによってエッチング除去
できない側壁保護膜が、アッシングにより硬化し、結局
レジスト層のアッシング除去後も帯状に残る。取り除く
ことのできない側壁保護膜５８（図１８）は、次工程以
降で積層される層間膜の平坦性等に悪影響を及ぼすた
め、層間膜を積層する前に除去しなければならない。
ス、または塩素系ガス、例えば臭化水素系ガスを用いた
Ｓｉ系材料層のエッチングにおいては、異方性を達成す
る手段としてフォトレジストとＢｒの反応生成物やＳｉ
とＢｒの反応生成物を利用して側壁保護を行っている。
また、オーバーエッチング時には対下地選択性が優先さ
れるため、対下地選択性とトレードオフの関係にある異
方性は低下する。従ってより強固な側壁保護膜、例えば
ＳｉＯ2 膜を用いて異方性の低下を補償するプロセス条
件によるエッチングが行われる。例えば図１６に示すよ
うに、フォトレジストマスク５６によりドープドポリＳ
ｉ（ｎ+ ＰｏｌｙＳｉ）５３及びＷＳｉx膜５４をパタ
ーニングする場合、図１７に示すように、側壁保護膜５
７を形成する条件で、エッチングが行われる。図中、５
１はＳｉ基板、５２はゲート酸化膜、５５は反射防止膜
（ＳｉＯx ＮまたはＰｏｌｙＳｉ）である。Ｓｉ系材料
層のエッチング工程終了後は、エッチングマスクとして
使われたレジスト層を酸素プラズマによってアッシング
除去する。このときＳｉ系材料層のエッチング時に利用
した側壁保護膜はマスクであるレジスト層の側壁にも付
着しているため、酸素プラズマによってエッチング除去
できない側壁保護膜が、アッシングにより硬化し、結局
レジスト層のアッシング除去後も帯状に残る。取り除く
ことのできない側壁保護膜５８（図１８）は、次工程以
降で積層される層間膜の平坦性等に悪影響を及ぼすた
め、層間膜を積層する前に除去しなければならない。
【０００７】従来の技術では側壁保護膜を利用した異方
性加工後、ウェハーを弗酸水溶液槽に浸漬して、ウェッ
トエッチングにより不要な側壁保護膜を除去していた
が、図１９に示すように不十分であり、かつウェハース
テージに密着させた際の数万個レベルのパーティクルが
ウェハーには付着しているので、ウェットエッチングの
際に水溶液槽内の水溶液を汚染するという問題が生じ
る。また、弗酸水溶液槽に浸漬するウェットエッチング
では微細化されたパターンの損傷（水圧による）が懸念
されるとともに、薄いゲート酸化膜のエッチング量を制
御性良く抑制することが困難である。
性加工後、ウェハーを弗酸水溶液槽に浸漬して、ウェッ
トエッチングにより不要な側壁保護膜を除去していた
が、図１９に示すように不十分であり、かつウェハース
テージに密着させた際の数万個レベルのパーティクルが
ウェハーには付着しているので、ウェットエッチングの
際に水溶液槽内の水溶液を汚染するという問題が生じ
る。また、弗酸水溶液槽に浸漬するウェットエッチング
では微細化されたパターンの損傷（水圧による）が懸念
されるとともに、薄いゲート酸化膜のエッチング量を制
御性良く抑制することが困難である。
【０００８】
【発明の目的】本発明は上述した各種の問題点を解決し
た技術を提供することを目的とする。即ち、オーバーエ
ッチング時に生じるダメージ層の除去を完全に行うこと
を可能とし、耐圧劣化等の懸念のない良好な特性を得る
ことができる半導体装置及び半導体装置の製造方法を提
供することを目的とする。また、ウェット処理によりエ
ッチング後の不要な側壁保護膜を良好に除去することが
できる半導体装置の製造方法を提供することを目的とす
る。
た技術を提供することを目的とする。即ち、オーバーエ
ッチング時に生じるダメージ層の除去を完全に行うこと
を可能とし、耐圧劣化等の懸念のない良好な特性を得る
ことができる半導体装置及び半導体装置の製造方法を提
供することを目的とする。また、ウェット処理によりエ
ッチング後の不要な側壁保護膜を良好に除去することが
できる半導体装置の製造方法を提供することを目的とす
る。
【０００９】本出願の請求項１の発明は、下地絶縁膜上
にドライエッチングによりパターン形成する工程を有す
る半導体装置の製造方法において、前記ドライエッチン
グによって下地絶縁膜に与えられたダメージ層をウェッ
トエッチングによる処理により除去することを特徴とす
る半導体装置の製造方法であって、これにより上記目的
を達成するものである。
にドライエッチングによりパターン形成する工程を有す
る半導体装置の製造方法において、前記ドライエッチン
グによって下地絶縁膜に与えられたダメージ層をウェッ
トエッチングによる処理により除去することを特徴とす
る半導体装置の製造方法であって、これにより上記目的
を達成するものである。
【００１０】本出願の請求項２の発明は、前記ウェット
エッチングによる処理を、前記ドライエッチングのダメ
ージ付与環境にさらされた絶縁膜材料の該ウェットエッ
チングのエッチングレートの経時変化曲線における変曲
点に相当する時間を処理時間として行うことを特徴とす
る請求項１に記載の半導体装置の製造方法であって、こ
れにより上記目的を達成するものである。
エッチングによる処理を、前記ドライエッチングのダメ
ージ付与環境にさらされた絶縁膜材料の該ウェットエッ
チングのエッチングレートの経時変化曲線における変曲
点に相当する時間を処理時間として行うことを特徴とす
る請求項１に記載の半導体装置の製造方法であって、こ
れにより上記目的を達成するものである。
【００１１】本出願の請求項３の発明は、前記ドライエ
ッチングによりパターン形成された形成後のパターン側
壁の側壁保護膜の除去を、前記ウェットエッチングによ
り同時に行うことを特徴とする請求項１または２に記載
の半導体装置の製造方法であって、これにより上記目的
を達成するものである。
ッチングによりパターン形成された形成後のパターン側
壁の側壁保護膜の除去を、前記ウェットエッチングによ
り同時に行うことを特徴とする請求項１または２に記載
の半導体装置の製造方法であって、これにより上記目的
を達成するものである。
【００１２】本出願の請求項４の発明は、絶縁膜上に膜
形成されて成る半導体装置において、該絶縁膜上に成膜
された膜は、絶縁膜のダメージ層を介することなく形成
されていることを特徴とする半導体装置であって、これ
により上記目的を達成するものである。
形成されて成る半導体装置において、該絶縁膜上に成膜
された膜は、絶縁膜のダメージ層を介することなく形成
されていることを特徴とする半導体装置であって、これ
により上記目的を達成するものである。
【００１３】本出願の請求項５の発明は、下地上にドラ
イエッチングによりパターン形成する工程を有する半導
体装置の製造方法において、前記ドライエッチングによ
りパターン形成された形成後のパターン側壁の側壁保護
膜の除去を、スプレー式スピン洗浄装置を用いて行うこ
とを特徴とする半導体装置の製造方法であって、これに
より上記目的を達成するものである。
イエッチングによりパターン形成する工程を有する半導
体装置の製造方法において、前記ドライエッチングによ
りパターン形成された形成後のパターン側壁の側壁保護
膜の除去を、スプレー式スピン洗浄装置を用いて行うこ
とを特徴とする半導体装置の製造方法であって、これに
より上記目的を達成するものである。
【００１４】本出願の請求項６の発明は、臭素系または
塩素系ガスを用い、Ｓｉ系材料をエッチングすることを
特徴とする請求項５に記載の半導体装置の製造方法であ
って、これにより上記目的を達成するものである。
塩素系ガスを用い、Ｓｉ系材料をエッチングすることを
特徴とする請求項５に記載の半導体装置の製造方法であ
って、これにより上記目的を達成するものである。
【００１５】本出願の請求項７の発明は、Ｏ2 プラズマ
によるレジストマスクのアッシング除去の前に側壁保護
膜を除去することを特徴とする請求項５または６に記載
の半導体装置の製造方法であって、これにより上記目的
を達成するものである。
によるレジストマスクのアッシング除去の前に側壁保護
膜を除去することを特徴とする請求項５または６に記載
の半導体装置の製造方法であって、これにより上記目的
を達成するものである。
【００１６】本出願の請求項８の発明は、１：１００
（ＨＦ：純水）以下の希釈した希酸水溶液を用いてゲー
ト酸化膜のエッチング量を制御性良く抑制することを特
徴とする請求項５ないし７のいずれか記載の半導体装置
の製造方法であって、これにより上記目的を達成するも
のである。
（ＨＦ：純水）以下の希釈した希酸水溶液を用いてゲー
ト酸化膜のエッチング量を制御性良く抑制することを特
徴とする請求項５ないし７のいずれか記載の半導体装置
の製造方法であって、これにより上記目的を達成するも
のである。
【００１７】本出願の請求項９の発明は、後処理に使用
した希弗酸水溶液を回収循環しないで、廃棄することで
ウェハー裏面のダストの薬液への混入を防止する請求項
８に記載の半導体装置の製造方法であって、これにより
上記目的を達成するものである。
した希弗酸水溶液を回収循環しないで、廃棄することで
ウェハー裏面のダストの薬液への混入を防止する請求項
８に記載の半導体装置の製造方法であって、これにより
上記目的を達成するものである。
【００１８】本出願の請求項１０の発明は、１．０〜
２．０ＭＨｚの低周波を付加した純水で洗浄を併用して
側壁保護膜を除去することを特徴とする請求項５ないし
９のいずれか記載の半導体装置の製造方法であって、こ
れにより上記目的を達成するものである。
２．０ＭＨｚの低周波を付加した純水で洗浄を併用して
側壁保護膜を除去することを特徴とする請求項５ないし
９のいずれか記載の半導体装置の製造方法であって、こ
れにより上記目的を達成するものである。
【００１９】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。
【００２０】実施例１ この実施例は、ゲート材料をドライエッチングする工程
を含む半導体装置の製造の際に、本発明を適用したもの
である。特に、希弗酸処理を行うことによりダメージ層
の除去を行うことにより、エッチング処理後の下地Ｓｉ
Ｏ2 ダメージ層に起因する耐圧劣化等をもたらすことな
ど、良好なトランジスタ特性を得ることを可能としたも
のである。
を含む半導体装置の製造の際に、本発明を適用したもの
である。特に、希弗酸処理を行うことによりダメージ層
の除去を行うことにより、エッチング処理後の下地Ｓｉ
Ｏ2 ダメージ層に起因する耐圧劣化等をもたらすことな
ど、良好なトランジスタ特性を得ることを可能としたも
のである。
【００２１】本実施例において、エッチングを行うサン
プルは、図１（ａ）に示したような、Ｗ−ポリサイドサ
ンプルである。これは基板５９上に、ゲート酸化膜６０
を熱酸化で１００ｎｍ形成した後に、ゲート材料である
ポリシリコン６１（ｎ+ −Ｐｏｌｙ−Ｓｉ）及びシリサ
イド６２（ＷＳｉx ）をそれぞれＣＶＤを用いて１００
ｎｍずつ積層し、更にフォトレジスト６４によりゲート
パターンを形成したものである。今、このサンプルを有
磁場μ波エッチング装置を用い、以下の条件でエッチン
グする。 ガス系 ：ＳＦ6 ／ＨＢｒ＝３０／２０ＳＣＣＭ 圧力 ：１Ｐａ μ波 ：２５０ｍＡ ＲＦバイアス：３０Ｗ（２ＭＨｚ） ウェハ温度 ：−５０℃
プルは、図１（ａ）に示したような、Ｗ−ポリサイドサ
ンプルである。これは基板５９上に、ゲート酸化膜６０
を熱酸化で１００ｎｍ形成した後に、ゲート材料である
ポリシリコン６１（ｎ+ −Ｐｏｌｙ−Ｓｉ）及びシリサ
イド６２（ＷＳｉx ）をそれぞれＣＶＤを用いて１００
ｎｍずつ積層し、更にフォトレジスト６４によりゲート
パターンを形成したものである。今、このサンプルを有
磁場μ波エッチング装置を用い、以下の条件でエッチン
グする。 ガス系 ：ＳＦ6 ／ＨＢｒ＝３０／２０ＳＣＣＭ 圧力 ：１Ｐａ μ波 ：２５０ｍＡ ＲＦバイアス：３０Ｗ（２ＭＨｚ） ウェハ温度 ：−５０℃
【００２２】この条件で、オーバーエッチング量は５０
％である。
％である。
【００２３】この時、下地ＳｉＯ2 ６０で、オーバーエ
ッチング時に高密度プラズマに晒される部分には、図１
（ｂ）に示すようにダメージ層Ｄが形成される。
ッチング時に高密度プラズマに晒される部分には、図１
（ｂ）に示すようにダメージ層Ｄが形成される。
【００２４】そこで、上記エッチング直後に１００：１
の希弗酸溶液に１０秒浸すことにより、このダメージ層
Ｄを完全に除去した（図１（ｃ））。
の希弗酸溶液に１０秒浸すことにより、このダメージ層
Ｄを完全に除去した（図１（ｃ））。
【００２５】このＨＦ処理時間とＳｉＯ2 エッチング量
との関係は、図２に示されるようになっている。即ちエ
ッチング初期においてエッチングレートが速くなってい
ることが確認されている。これより、ダメージ層（エッ
チングレートが速い部分）は、ＳｉＯ2 表面付近数ｎｍ
に形成されていることがわかるため、ＨＦの処理時間
は、この部分が無くなる（即ち、エッチングレートが安
定する）時間を設定することが望ましい。即ち、ダメー
ジ層除去のこのウェットエッチング処理は、ダメージ付
与環境（プラズマ処理）にさらされた絶縁膜材料の該ウ
ェットエッチングのエッチングレートの経時変化曲線の
変曲点に相当する処理時間で行うことが好ましい。
との関係は、図２に示されるようになっている。即ちエ
ッチング初期においてエッチングレートが速くなってい
ることが確認されている。これより、ダメージ層（エッ
チングレートが速い部分）は、ＳｉＯ2 表面付近数ｎｍ
に形成されていることがわかるため、ＨＦの処理時間
は、この部分が無くなる（即ち、エッチングレートが安
定する）時間を設定することが望ましい。即ち、ダメー
ジ層除去のこのウェットエッチング処理は、ダメージ付
与環境（プラズマ処理）にさらされた絶縁膜材料の該ウ
ェットエッチングのエッチングレートの経時変化曲線の
変曲点に相当する処理時間で行うことが好ましい。
【００２６】ＨＦ処理後、アッシングを行った状態を図
３（ａ）に示す。その後、ＳｉＯ2ＣＶＤ及びエッチバ
ックを行い、ＬＤＤを形成した後のサンプル（図３
（ｂ））には、ＳｉＯ2 のダメージ層は無くなってお
り、耐圧やリークに問題のない良好なトランジスタ特性
を得ることができた（図中、６７はＬＤＤ形成用サイド
ウォールである）。
３（ａ）に示す。その後、ＳｉＯ2ＣＶＤ及びエッチバ
ックを行い、ＬＤＤを形成した後のサンプル（図３
（ｂ））には、ＳｉＯ2 のダメージ層は無くなってお
り、耐圧やリークに問題のない良好なトランジスタ特性
を得ることができた（図中、６７はＬＤＤ形成用サイド
ウォールである）。
【００２７】実施例２ 本実施例では、エッチング後に残存するＳｉＯ2 系側壁
保護膜の除去と、実施例１に示したダメージ層除去を同
時に行った。サンプル及びエッチング装置は実施例１と
同様のものを使用し、以下の条件でエッチングを行っ
た。 メインエッチング ガス系 ：Ｃｌ2 ／Ｏ2 ＝４５／５ＳＣＣＭ 圧力 ：１Ｐａ μ波 ：２５０ｍＡ ＲＦ ：３０Ｗ ウェハ温度：３０℃ （ジャストエッチ） オーバーエッチング ＨＢｒ／Ｏ2 ＝４５／５ＳＣＣＭ 圧力 ：１Ｐａ μ波 ：２５０ｍＡ ＲＦ ：１５Ｗ ウェハ温度：３０℃ （オーバーエッチング１００％） このように臭素系のガス系（塩素系ガス系でも同様）で
エッチングを行う場合、レジスト側壁及びＷ−ポリサイ
ド側壁には、ＳｉＯ2 系の保護膜５７が形成される（図
４（ａ））。これはアッシング工程では除去できないた
め、ＨＦによるウェット処理が必要となる。この側壁保
護膜について、ＨＦの濃度は、実施例１の場合と同様で
除去が可能である。
保護膜の除去と、実施例１に示したダメージ層除去を同
時に行った。サンプル及びエッチング装置は実施例１と
同様のものを使用し、以下の条件でエッチングを行っ
た。 メインエッチング ガス系 ：Ｃｌ2 ／Ｏ2 ＝４５／５ＳＣＣＭ 圧力 ：１Ｐａ μ波 ：２５０ｍＡ ＲＦ ：３０Ｗ ウェハ温度：３０℃ （ジャストエッチ） オーバーエッチング ＨＢｒ／Ｏ2 ＝４５／５ＳＣＣＭ 圧力 ：１Ｐａ μ波 ：２５０ｍＡ ＲＦ ：１５Ｗ ウェハ温度：３０℃ （オーバーエッチング１００％） このように臭素系のガス系（塩素系ガス系でも同様）で
エッチングを行う場合、レジスト側壁及びＷ−ポリサイ
ド側壁には、ＳｉＯ2 系の保護膜５７が形成される（図
４（ａ））。これはアッシング工程では除去できないた
め、ＨＦによるウェット処理が必要となる。この側壁保
護膜について、ＨＦの濃度は、実施例１の場合と同様で
除去が可能である。
【００２８】また、ダメージ層Ｄの形成は実施例１と同
様に生じるため、この除去のためにもＨＦ処理は必要で
ある。
様に生じるため、この除去のためにもＨＦ処理は必要で
ある。
【００２９】従って、エッチング後のＨＦ処理時間を 側壁保護膜の除去に必要な時間 ダメージ層除去に必要な時間 のうち長い方に設定することで、これらを同時に行うこ
とが可能であり、これを行った結果、図４（ｂ）に示す
ように、側壁保護膜５７が除去され、かつダメージ層Ｄ
が除かれた良好な構造を得ることができた。
とが可能であり、これを行った結果、図４（ｂ）に示す
ように、側壁保護膜５７が除去され、かつダメージ層Ｄ
が除かれた良好な構造を得ることができた。
【００３０】実施例３ 本実施例においては、Ｗポリサイド構造を持つゲート電
極のドライエッチング時に、レジストマスク及びゲート
電極側壁に付着する反応生成物からなる側壁保護膜をフ
ォトレジストのアッシング除去以前にスプレー式スピン
洗浄装置を用いて除去する構成とした。
極のドライエッチング時に、レジストマスク及びゲート
電極側壁に付着する反応生成物からなる側壁保護膜をフ
ォトレジストのアッシング除去以前にスプレー式スピン
洗浄装置を用いて除去する構成とした。
【００３１】図９に示すのは、本実施例に用いたスプレ
ー式スピン洗浄装置である。図９中、符号１はウェハー
ロード用カセット、２はウェハーアンロード用カセッ
ト、３は未洗浄ウェハー、４は洗浄済ウェハー、５はカ
セット上下移動用ステージ、６はスライドバルブ（上下
移動）、７は搬送室カバー、８は隔壁、９はウェハー搬
送用アーム、１０は搬送ロボット回転シャフト、１１は
洗浄室ドーム・カバー、１２はＨＦ水溶液供給用スプレ
ーノズル、１３は純水供給用スプレーノズル、１４はウ
ェハー裏面洗浄用スプレーノズル、１５は純水供給用ス
プレーノズル、１６は超音波洗浄用純水供給スプレーノ
ズル、１７はウェハー裏面洗浄用スプレーノズル、１８
はスピン回転シャフト、１９はウェハー点接触保持用グ
リップ、２０はＨＦ水溶液処理中のウェハー、２１は純
水洗浄・乾燥中ウェハー、２２はドレインポート（排水
口）、２３は搬送室、２４は薬液処理洗浄室、２５は洗
浄・乾燥室である。
ー式スピン洗浄装置である。図９中、符号１はウェハー
ロード用カセット、２はウェハーアンロード用カセッ
ト、３は未洗浄ウェハー、４は洗浄済ウェハー、５はカ
セット上下移動用ステージ、６はスライドバルブ（上下
移動）、７は搬送室カバー、８は隔壁、９はウェハー搬
送用アーム、１０は搬送ロボット回転シャフト、１１は
洗浄室ドーム・カバー、１２はＨＦ水溶液供給用スプレ
ーノズル、１３は純水供給用スプレーノズル、１４はウ
ェハー裏面洗浄用スプレーノズル、１５は純水供給用ス
プレーノズル、１６は超音波洗浄用純水供給スプレーノ
ズル、１７はウェハー裏面洗浄用スプレーノズル、１８
はスピン回転シャフト、１９はウェハー点接触保持用グ
リップ、２０はＨＦ水溶液処理中のウェハー、２１は純
水洗浄・乾燥中ウェハー、２２はドレインポート（排水
口）、２３は搬送室、２４は薬液処理洗浄室、２５は洗
浄・乾燥室である。
【００３２】半導体ウェハーは、ウェハーロード用カセ
ット１からウェハー搬送用アーム９を介して薬液処理・
洗浄室２４に搬送され、１：１００（ＨＦ：Ｈ2 Ｏ）の
希弗酸でライトエッチング処理、及び薬液を除去するた
めの純水洗浄処理が行われる。その後、一旦半導体ウェ
ハー上及び裏面の水分をスピン回転で振り切り乾燥させ
た後、ウェハー搬送アーム９を介して純水洗浄乾燥室に
搬送され、仕上最終処理として再度、念入りに純水洗浄
により、残留希弗酸をウェハー上から取り除き、高速ス
ピン回転により乾燥した後、ウェハーアンロード用カセ
ット２に搬送される。
ット１からウェハー搬送用アーム９を介して薬液処理・
洗浄室２４に搬送され、１：１００（ＨＦ：Ｈ2 Ｏ）の
希弗酸でライトエッチング処理、及び薬液を除去するた
めの純水洗浄処理が行われる。その後、一旦半導体ウェ
ハー上及び裏面の水分をスピン回転で振り切り乾燥させ
た後、ウェハー搬送アーム９を介して純水洗浄乾燥室に
搬送され、仕上最終処理として再度、念入りに純水洗浄
により、残留希弗酸をウェハー上から取り除き、高速ス
ピン回転により乾燥した後、ウェハーアンロード用カセ
ット２に搬送される。
【００３３】本実施例では希弗酸をウェット処理時の制
御性確保のために用いているが、ここでは図１０に示す
装置系統を用いた。図１０中、符号２６は一次側（工場
側）純水供給ライン、２７は一次側（工場側）弗酸供給
ライン、２８はエアーオペレーションバルブ、２９は微
小流量計量ショットポンプ、３０は循環・送付用ポン
プ、３１はオーバーフロー式純水計量槽、３２はオーバ
ーフロー式弗酸計量槽、３３は純水、薬液計量装置部、
３４はオーバーフロー受け、３５は薬液混合供給槽、３
６は薬液温調ヒーター、３９は弗酸水溶液供給用スプレ
ーノズル、４０は純水供給用スプレーノズル、４１は処
理ウェハー、４２は点接触式ウェハー保持用グリップ、
４３はスピン回転シャフト、４４はスプレーノズル水平
方向スキャン機構である。即ち、図１０の装置は、希弗
酸を精度良く調整する計量装置３３及び薬液をスプレー
式スピン洗浄室３８に供給する供給槽３５が接続された
系統であり、これにより制御性の良い洗浄を行える。
御性確保のために用いているが、ここでは図１０に示す
装置系統を用いた。図１０中、符号２６は一次側（工場
側）純水供給ライン、２７は一次側（工場側）弗酸供給
ライン、２８はエアーオペレーションバルブ、２９は微
小流量計量ショットポンプ、３０は循環・送付用ポン
プ、３１はオーバーフロー式純水計量槽、３２はオーバ
ーフロー式弗酸計量槽、３３は純水、薬液計量装置部、
３４はオーバーフロー受け、３５は薬液混合供給槽、３
６は薬液温調ヒーター、３９は弗酸水溶液供給用スプレ
ーノズル、４０は純水供給用スプレーノズル、４１は処
理ウェハー、４２は点接触式ウェハー保持用グリップ、
４３はスピン回転シャフト、４４はスプレーノズル水平
方向スキャン機構である。即ち、図１０の装置は、希弗
酸を精度良く調整する計量装置３３及び薬液をスプレー
式スピン洗浄室３８に供給する供給槽３５が接続された
系統であり、これにより制御性の良い洗浄を行える。
【００３４】スプレー式スピン洗浄装置としては、図１
１にその概念図を示すものを用いた。図１１中、４５は
半導体ウェハー、４６はウェハー固定用グリッパー、４
７はグリッパー支持アーム、４８は回転シャフト、４９
は薬液（純水）スプレー（スキャン機構付）、５０は薬
液（純水）裏面洗浄用スプレーである。このようにスプ
レー式スピン洗浄装置によれば、ウェハー周辺部をグリ
ッパー４６により点接触保持するため、半導体ウェハー
４５の表面及び裏面を同時にウェット処理（洗浄・薬液
・乾燥処理）することができる。従ってドライエッチン
グ時にウェハーステージから付着するウェハー裏面ダス
トの影響を受けること無くプロセス処理をすることが可
能となる。
１にその概念図を示すものを用いた。図１１中、４５は
半導体ウェハー、４６はウェハー固定用グリッパー、４
７はグリッパー支持アーム、４８は回転シャフト、４９
は薬液（純水）スプレー（スキャン機構付）、５０は薬
液（純水）裏面洗浄用スプレーである。このようにスプ
レー式スピン洗浄装置によれば、ウェハー周辺部をグリ
ッパー４６により点接触保持するため、半導体ウェハー
４５の表面及び裏面を同時にウェット処理（洗浄・薬液
・乾燥処理）することができる。従ってドライエッチン
グ時にウェハーステージから付着するウェハー裏面ダス
トの影響を受けること無くプロセス処理をすることが可
能となる。
【００３５】上記スプレー式スピン洗浄装置を用いたゲ
ート電極加工のプロセスフローについて、以下に説明す
る。
ート電極加工のプロセスフローについて、以下に説明す
る。
【００３６】はじめに、図１２に示すように、Ｓｉウェ
ハー基板をバッチ式熱拡散炉によって熱酸化し、Ｓｉ基
板５９の上にゲート酸化膜６０を成膜する。ゲート酸化
膜の厚さは例えば１０ｎｍ、ゲート酸化膜上にｎ+ Ｐｏ
ｌｙ−ＳｉをＬＰ ＣＶＤ装置で例えば１００ｎｍ成膜
する。この時の成膜条件を下に示す。 ガス系：ＳｉＨ4 ＝４００ＳＣＣＭ、 ＰＨ3 （ＳｉＨ4 ベース０．５％）＝１００ＳＣＣＭ 圧力 ：４０Ｐａ（３００ｍＴｏｒｒ） 温度 ：５５０℃
ハー基板をバッチ式熱拡散炉によって熱酸化し、Ｓｉ基
板５９の上にゲート酸化膜６０を成膜する。ゲート酸化
膜の厚さは例えば１０ｎｍ、ゲート酸化膜上にｎ+ Ｐｏ
ｌｙ−ＳｉをＬＰ ＣＶＤ装置で例えば１００ｎｍ成膜
する。この時の成膜条件を下に示す。 ガス系：ＳｉＨ4 ＝４００ＳＣＣＭ、 ＰＨ3 （ＳｉＨ4 ベース０．５％）＝１００ＳＣＣＭ 圧力 ：４０Ｐａ（３００ｍＴｏｒｒ） 温度 ：５５０℃
【００３７】次にゲート酸化膜、ｎ+ ＰｏｌｙＳｉ上に
ＷＳｉx 膜を例えば１００ｎｍ成膜する。この時の成膜
条件を下に示す。 ガス系：ＳｉＨ4 ＝１０００ＳＣＣＭ、ＷＦ6 ＝１０Ｓ
ＣＣＭ 圧力 ：２６．６Ｐａ（２００ｍＴｏｒｒ） 温度 ：３６０℃
ＷＳｉx 膜を例えば１００ｎｍ成膜する。この時の成膜
条件を下に示す。 ガス系：ＳｉＨ4 ＝１０００ＳＣＣＭ、ＷＦ6 ＝１０Ｓ
ＣＣＭ 圧力 ：２６．６Ｐａ（２００ｍＴｏｒｒ） 温度 ：３６０℃
【００３８】ゲート酸化膜６０、下層ｎ+ ＰｏｌｙＳｉ
層６１、ＷＳｉx 層６２を成膜後、フォトレジストマス
クパターン形成時の反射防止膜としてＰｏｌｙＳｉ層ま
たはＳｉＯx Ｎ層６３を成膜する。反射防止膜にＰｏｌ
ｙＳｉ層を例えば１１ｎｍを成膜する場合の条件を以下
に示す（装置はＬＰ ＣＶＤを用いた）。 ガス系：ＳｉＨ4 ＝４００ＳＣＣＭ〜５００ＳＣＣＭ 圧力 ：４０Ｐａ（３００ｍＴｏｒｒ） 温度 ：５５０℃ 次に反射防止膜６３の上にパターン形成用レジスト層、
例えばポジ型を形成して、光、電子あるいはＸ線により
露光処理を施し、その後現像する。これによりフォトレ
ジストパターン６４が形成される。続いてＥＣＲプラズ
マエッチング装置において反射防止膜６３、ＷＳｉx 層
６２、ｎ+ ＰｏｌｙＳｉ層６０を以下の条件でドライエ
ッチングする。 ガス系 ：Ｃｌ2 ／Ｏ2 ＝７４／６ＳＣＣＭ ＲＦバイアス：７０Ｗ（２ＭＨｚ） 圧力 ：０．６７Ｐａ μ波パワー ：８００Ｗ（２．４５ＧＨｚ） ステージ温度：２０℃ 更に段差部分のオーバーエッチングとして以下の条件で
連続エッチングする。 ガス系 ：ＨＢｒ／Ｏ2 ＝１２０／４ＳＣＣＭ ＲＦバイアス：５５Ｗ（２ＭＨｚ） 圧力 ：１．３Ｐａ μ波パワー ：８００Ｗ（２．４５ＧＨｚ） ステージ温度：２０℃
層６１、ＷＳｉx 層６２を成膜後、フォトレジストマス
クパターン形成時の反射防止膜としてＰｏｌｙＳｉ層ま
たはＳｉＯx Ｎ層６３を成膜する。反射防止膜にＰｏｌ
ｙＳｉ層を例えば１１ｎｍを成膜する場合の条件を以下
に示す（装置はＬＰ ＣＶＤを用いた）。 ガス系：ＳｉＨ4 ＝４００ＳＣＣＭ〜５００ＳＣＣＭ 圧力 ：４０Ｐａ（３００ｍＴｏｒｒ） 温度 ：５５０℃ 次に反射防止膜６３の上にパターン形成用レジスト層、
例えばポジ型を形成して、光、電子あるいはＸ線により
露光処理を施し、その後現像する。これによりフォトレ
ジストパターン６４が形成される。続いてＥＣＲプラズ
マエッチング装置において反射防止膜６３、ＷＳｉx 層
６２、ｎ+ ＰｏｌｙＳｉ層６０を以下の条件でドライエ
ッチングする。 ガス系 ：Ｃｌ2 ／Ｏ2 ＝７４／６ＳＣＣＭ ＲＦバイアス：７０Ｗ（２ＭＨｚ） 圧力 ：０．６７Ｐａ μ波パワー ：８００Ｗ（２．４５ＧＨｚ） ステージ温度：２０℃ 更に段差部分のオーバーエッチングとして以下の条件で
連続エッチングする。 ガス系 ：ＨＢｒ／Ｏ2 ＝１２０／４ＳＣＣＭ ＲＦバイアス：５５Ｗ（２ＭＨｚ） 圧力 ：１．３Ｐａ μ波パワー ：８００Ｗ（２．４５ＧＨｚ） ステージ温度：２０℃
【００３９】これにより、図１３に示すようにＷＳｉx
層６２、ｎ+ ＰｏｌｙＳｉ層６１が異方性加工される。
この時、エッチング中に発生した反応生成物、例えばＳ
ｉＯx ，ＳｉＯx Ｂｒy ，ＳｉＢｒx ，ＷＢｒx 等が側
壁保護膜６５としてレジストマスク側壁部分、ゲート電
極側壁部分に付着する。
層６２、ｎ+ ＰｏｌｙＳｉ層６１が異方性加工される。
この時、エッチング中に発生した反応生成物、例えばＳ
ｉＯx ，ＳｉＯx Ｂｒy ，ＳｉＢｒx ，ＷＢｒx 等が側
壁保護膜６５としてレジストマスク側壁部分、ゲート電
極側壁部分に付着する。
【００４０】Ｗポリサイド層の側壁保護膜を用いた異方
性加工後、Ｏ2 プラズマで不要になったフォトレジスト
マスクを除去すると図１８に図示したように側壁保護膜
はアッシング時の熱（〜２５０℃）と酸素で硬化してし
まう。そのため、希弗酸による後処理工程後も図１９に
示すように側壁保護膜は取り除くことができなくなって
しまう。
性加工後、Ｏ2 プラズマで不要になったフォトレジスト
マスクを除去すると図１８に図示したように側壁保護膜
はアッシング時の熱（〜２５０℃）と酸素で硬化してし
まう。そのため、希弗酸による後処理工程後も図１９に
示すように側壁保護膜は取り除くことができなくなって
しまう。
【００４１】そこで、本実施例においては、図１４に示
すように、図９、図１０、図１１で詳細を示したスプレ
ー式スピン洗浄装置を用いて、アッシングの前に側壁保
護膜を除去した。以下に後処理条件を示す。 ステップ１：（１：１００）希弗酸水溶液スプレーノズ
ル圧力＝１．４７×１０5 Ｐａ（１．５ｋｇｆ／ｃ
ｍ2 ） ステップ２：純水スプレーノズル圧力＝１．４７×１０
5 Ｐａ（裏面用スプレーノズルも同じ条件） スピン回転数＝５００ｒｐｍ 処理時間＝３０ｓｅｃ （ステップ１，ステップ２は薬液処理室（図９の符号２
４）で連続処理） ステップ３（乾燥）：スピン回転数＝１５００ｒｐｍ
（処理室はステップ１，ステップ２と同じ） 処理時間＝１０ｓｅｃ ステップ４（仕上げ洗浄）：純水スプレーノズル圧力＝
１．４７×１０5 Ｐａ（裏面も同様） スピン回転数＝５００ｒｐｍ 処理時間＝６０ｓｅｃ ステップ５（仕上げ乾燥）：スピン回転数＝２５００ｒ
ｐｍ 処理時間＝６０ｓｅｃ （ステップ４，ステップ５は、洗浄・乾燥室（図９の符
号２５）で連続処理）
すように、図９、図１０、図１１で詳細を示したスプレ
ー式スピン洗浄装置を用いて、アッシングの前に側壁保
護膜を除去した。以下に後処理条件を示す。 ステップ１：（１：１００）希弗酸水溶液スプレーノズ
ル圧力＝１．４７×１０5 Ｐａ（１．５ｋｇｆ／ｃ
ｍ2 ） ステップ２：純水スプレーノズル圧力＝１．４７×１０
5 Ｐａ（裏面用スプレーノズルも同じ条件） スピン回転数＝５００ｒｐｍ 処理時間＝３０ｓｅｃ （ステップ１，ステップ２は薬液処理室（図９の符号２
４）で連続処理） ステップ３（乾燥）：スピン回転数＝１５００ｒｐｍ
（処理室はステップ１，ステップ２と同じ） 処理時間＝１０ｓｅｃ ステップ４（仕上げ洗浄）：純水スプレーノズル圧力＝
１．４７×１０5 Ｐａ（裏面も同様） スピン回転数＝５００ｒｐｍ 処理時間＝６０ｓｅｃ ステップ５（仕上げ乾燥）：スピン回転数＝２５００ｒ
ｐｍ 処理時間＝６０ｓｅｃ （ステップ４，ステップ５は、洗浄・乾燥室（図９の符
号２５）で連続処理）
【００４２】最後にＯ2 プラズマアッシングでフォトレ
ジストマスクをアッシング除去し、図１５の構造を得
る。
ジストマスクをアッシング除去し、図１５の構造を得
る。
【００４３】実施例４ Ｗポリサイド膜の成膜及びドライエッチングは、実施例
３と同様に図１２，１３に示すように工程を進めた。本
実施例においてはエッチング・後処理後のゲート酸化膜
の残膜制御性を高めるため、２００：１（Ｈ2 Ｏ：Ｈ
Ｆ）の希弗酸水溶液を用いた場合のスプレー式スピン洗
浄装置の処理条件を以下に示す。 ステップ１： １：２００（ＨＦ：Ｈ2 Ｏ）希弗酸水溶液スプレーノズ
ル圧力＝１．４７×１０5 Ｐａ（１．５ｋｇｆ／ｃ
ｍ2 ） 薬液温度＝２０°（±２℃） スピン回転数＝５００ｒｐｍ 処理時間＝４０ｓｅｃ ステップ２： 純水スプレーノズル圧力＝１．４７×１０5 Ｐａ（１．
５ｋｇｆ／ｃｍ2 ） スピン回転数＝５００ｒｐｍ（裏面も同様） 処理時間＝３０ｓｅｃ ステップ３（乾燥）： スピン回転数＝１５００ｒｐｍ 処理時間＝１０ｓｅｃ （ステップ１，ステップ２，ステップ３は薬液処理室
（図９の符号２４）で連続処理する） ステップ４（仕上げ洗浄）： １．５ＭＨｚ超音波純水スプレーノズル圧力＝１．４７
×１０5 Ｐａ 裏面純水スプレーノズル圧力＝１．４７×１０5 Ｐａ スピン回転数＝５００ｒｐｍ 処理時間＝６０ｓｅｃ ステップ５（仕上げ乾燥）： スピン回転数＝２５００ｒｐｍ 処理時間＝６０ｓｅｃ （ステップ４，ステップ５は洗浄乾燥室（図９の符号２
５）で連続処理）
３と同様に図１２，１３に示すように工程を進めた。本
実施例においてはエッチング・後処理後のゲート酸化膜
の残膜制御性を高めるため、２００：１（Ｈ2 Ｏ：Ｈ
Ｆ）の希弗酸水溶液を用いた場合のスプレー式スピン洗
浄装置の処理条件を以下に示す。 ステップ１： １：２００（ＨＦ：Ｈ2 Ｏ）希弗酸水溶液スプレーノズ
ル圧力＝１．４７×１０5 Ｐａ（１．５ｋｇｆ／ｃ
ｍ2 ） 薬液温度＝２０°（±２℃） スピン回転数＝５００ｒｐｍ 処理時間＝４０ｓｅｃ ステップ２： 純水スプレーノズル圧力＝１．４７×１０5 Ｐａ（１．
５ｋｇｆ／ｃｍ2 ） スピン回転数＝５００ｒｐｍ（裏面も同様） 処理時間＝３０ｓｅｃ ステップ３（乾燥）： スピン回転数＝１５００ｒｐｍ 処理時間＝１０ｓｅｃ （ステップ１，ステップ２，ステップ３は薬液処理室
（図９の符号２４）で連続処理する） ステップ４（仕上げ洗浄）： １．５ＭＨｚ超音波純水スプレーノズル圧力＝１．４７
×１０5 Ｐａ 裏面純水スプレーノズル圧力＝１．４７×１０5 Ｐａ スピン回転数＝５００ｒｐｍ 処理時間＝６０ｓｅｃ ステップ５（仕上げ乾燥）： スピン回転数＝２５００ｒｐｍ 処理時間＝６０ｓｅｃ （ステップ４，ステップ５は洗浄乾燥室（図９の符号２
５）で連続処理）
【００４４】最後に実施例３と同様に、Ｏ2 プラズマ・
アッシングでフォトレジストマスクをアッシング除去
し、図１５の構造を得る。
アッシングでフォトレジストマスクをアッシング除去
し、図１５の構造を得る。
【００４５】実施例５ 本実施例では、実施例１と同様にしてダメージ層Ｄをウ
ェット除去するとともに、側壁保護膜を実施例２，３と
同様の構成でスプレー式スピン洗浄装置で洗浄した。こ
れにより良好なダメージ層Ｄ除去と、側壁保護膜の洗浄
が達成できた。
ェット除去するとともに、側壁保護膜を実施例２，３と
同様の構成でスプレー式スピン洗浄装置で洗浄した。こ
れにより良好なダメージ層Ｄ除去と、側壁保護膜の洗浄
が達成できた。
【００４６】
【発明の効果】本発明によれば、オーバーエッチング時
に生じるダメージ層の除去を完全に行うことが可能と
し、耐圧劣化等の懸念のない良好な特性を得ることがで
きる半導体装置及び半導体装置の製造方法を提供するこ
とができる。また、ウェット処理によりエッチング後の
不要な側壁保護膜を良好に除去することができる半導体
装置の製造方法を提供することができる。
に生じるダメージ層の除去を完全に行うことが可能と
し、耐圧劣化等の懸念のない良好な特性を得ることがで
きる半導体装置及び半導体装置の製造方法を提供するこ
とができる。また、ウェット処理によりエッチング後の
不要な側壁保護膜を良好に除去することができる半導体
装置の製造方法を提供することができる。
【図１】実施例１の工程を示す図である。
【図２】実施例１におけるウェット処理時間と被処理部
のエッチング時間との関係を示す図である。
のエッチング時間との関係を示す図である。
【図３】実施例１で得られた構造を示す図である。
【図４】実施例２の工程を示す図である。
【図５】従来技術の工程を示す（１）。
【図６】従来技術の工程を示す（２）。
【図７】従来技術の工程を示す（３）。
【図８】従来技術の工程を示す（４）。
【図９】実施例３で用いたスプレー式スピン洗浄装置の
断面構成図である。
断面構成図である。
【図１０】実施例３で用いたスプレー式スピン洗浄装置
の系統図である。
の系統図である。
【図１１】実施例３におけるスプレー式スピン洗浄部の
構成図である。
構成図である。
【図１２】実施例３における被処理基板の構成を示す図
である（１）。
である（１）。
【図１３】実施例３における被処理基板の構成を示す図
である（２）。
である（２）。
【図１４】実施例３における被処理基板の構成を示す図
である（３）。
である（３）。
【図１５】実施例３における被処理基板の構成を示す図
である（４）。
である（４）。
【図１６】従来技術を示す（１）。
【図１７】従来技術を示す（２）。
【図１８】従来技術を示す（３）。
【図１９】従来技術を示す（４）。
Ｄ ダメージ層
Claims (10)
- 【請求項１】下地絶縁膜上にドライエッチングによりパ
ターン形成する工程を有する半導体装置の製造方法にお
いて、 前記ドライエッチングによって下地絶縁膜に与えられた
ダメージ層をウェットエッチングによる処理により除去
することを特徴とする半導体装置の製造方法。 - 【請求項２】前記ウェットエッチングによる処理を、前
記ドライエッチングのダメージ付与環境にさらされた絶
縁膜材料の該ウェットエッチングのエッチングレートの
経時変化曲線における変曲点に相当する時間を処理時間
として行うことを特徴とする請求項１に記載の半導体装
置の製造方法。 - 【請求項３】前記ドライエッチングによりパターン形成
された形成後のパターン側壁の側壁保護膜の除去を、前
記ウェットエッチングにより同時に行うことを特徴とす
る請求項１または２に記載の半導体装置の製造方法。 - 【請求項４】絶縁膜上に膜形成されて成る半導体装置に
おいて、該絶縁膜上に成膜された膜は、絶縁膜のダメー
ジ層を介することなく形成されていることを特徴とする
半導体装置。 - 【請求項５】下地上にドライエッチングによりパターン
形成する工程を有する半導体装置の製造方法において、 前記ドライエッチングによりパターン形成された形成後
のパターン側壁の側壁保護膜の除去を、スプレー式スピ
ン洗浄装置を用いて行うことを特徴とする半導体装置の
製造方法。 - 【請求項６】臭素系または塩素系ガスを用い、Ｓｉ系材
料をエッチングすることを特徴とする請求項５に記載の
半導体装置の製造方法。 - 【請求項７】Ｏ2 プラズマによるレジストマスクのアッ
シング除去の前に側壁保護膜を除去することを特徴とす
る請求項５または６に記載の半導体装置の製造方法。 - 【請求項８】１：１００（ＨＦ：純水）以下の希釈した
希酸水溶液を用いてゲート酸化膜のエッチング量を制御
性良く抑制することを特徴とする請求項５ないし７のい
ずれか記載の半導体装置の製造方法。 - 【請求項９】後処理に使用した希弗酸水溶液を回収循環
しないで、廃棄することでウェハー裏面のダストの薬液
への混入を防止する請求項８に記載の半導体装置の製造
方法。 - 【請求項１０】１．０〜２．０ＭＨｚの低周波を付加し
た純水で洗浄を併用して側壁保護膜を除去することを特
徴とする請求項５ないし９のいずれか記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34327492A JP3371149B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34327492A JP3371149B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06168921A true JPH06168921A (ja) | 1994-06-14 |
| JP3371149B2 JP3371149B2 (ja) | 2003-01-27 |
Family
ID=18360262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34327492A Expired - Fee Related JP3371149B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371149B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088233A (ja) * | 1994-06-17 | 1996-01-12 | Texas Instr Japan Ltd | 半導体装置の製造方法及びこの方法に用いる処理液 |
| JPH08264807A (ja) * | 1995-03-24 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体共鳴トンネルトランジスタおよびその作製方法 |
| JPH08296067A (ja) * | 1995-04-28 | 1996-11-12 | Rohm Co Ltd | エッチング方法 |
| JPH09120953A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 半導体装置の製造方法 |
| JP2001015480A (ja) * | 1999-06-29 | 2001-01-19 | Tokyo Electron Ltd | 基板の処理方法 |
| KR100354304B1 (ko) * | 2000-01-17 | 2002-09-28 | 료덴 세미컨덕터 시스템 엔지니어링 (주) | 반도체 장치의 제조 방법 및 그에 의해 제조된 플래쉬메모리 |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004356575A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| CN108098570A (zh) * | 2017-12-15 | 2018-06-01 | 苏州新美光纳米科技有限公司 | 抛光组件及其抛光工艺方法 |
| JP2019087768A (ja) * | 2019-03-13 | 2019-06-06 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
1992
- 1992-11-30 JP JP34327492A patent/JP3371149B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088233A (ja) * | 1994-06-17 | 1996-01-12 | Texas Instr Japan Ltd | 半導体装置の製造方法及びこの方法に用いる処理液 |
| JPH08264807A (ja) * | 1995-03-24 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体共鳴トンネルトランジスタおよびその作製方法 |
| JPH08296067A (ja) * | 1995-04-28 | 1996-11-12 | Rohm Co Ltd | エッチング方法 |
| JPH09120953A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 半導体装置の製造方法 |
| JP2001015480A (ja) * | 1999-06-29 | 2001-01-19 | Tokyo Electron Ltd | 基板の処理方法 |
| KR100354304B1 (ko) * | 2000-01-17 | 2002-09-28 | 료덴 세미컨덕터 시스템 엔지니어링 (주) | 반도체 장치의 제조 방법 및 그에 의해 제조된 플래쉬메모리 |
| JP2004165555A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004356575A (ja) * | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| CN108098570A (zh) * | 2017-12-15 | 2018-06-01 | 苏州新美光纳米科技有限公司 | 抛光组件及其抛光工艺方法 |
| JP2019087768A (ja) * | 2019-03-13 | 2019-06-06 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3371149B2 (ja) | 2003-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165881A (en) | Method of forming salicide poly gate with thin gate oxide and ultra narrow gate width | |
| JP3326644B2 (ja) | シリコン系材料層の加工方法 | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| JP2005183937A (ja) | 半導体装置の製造方法およびレジスト除去用洗浄装置 | |
| JP3371149B2 (ja) | 半導体装置の製造方法 | |
| JP4895256B2 (ja) | 基板の表面処理方法 | |
| US20050211375A1 (en) | Method of manufacturing a semiconductor device | |
| US6251804B1 (en) | Method for enhancing adhesion of photo-resist to silicon nitride surfaces | |
| JP2004006819A (ja) | 半導体装置の製造方法 | |
| JP2005236083A (ja) | 半導体装置の製造方法 | |
| US20080153307A1 (en) | Method of producing semiconductor device | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| JP4282391B2 (ja) | 半導体装置の製造方法 | |
| JPH09213703A (ja) | 半導体装置の製造方法 | |
| JP2001237415A (ja) | 半導体装置の製造方法 | |
| JP3487734B2 (ja) | パターン形成方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| CN114361100A (zh) | 一种用于改善浅沟槽隔离表面毛刺的方法 | |
| JPH11176807A (ja) | 半導体装置の製造方法 | |
| KR100607760B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| KR100324815B1 (ko) | 강유전체램의캐패시터제조방법 | |
| JP2003519912A (ja) | エッチング及びアッシングフォトレジスト除去プロセス | |
| JPH1012590A (ja) | 半導体装置の製造方法 | |
| KR19980028360A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091122 |
|
| LAPS | Cancellation because of no payment of annual fees |