KR100324815B1 - 강유전체램의캐패시터제조방법 - Google Patents

강유전체램의캐패시터제조방법 Download PDF

Info

Publication number
KR100324815B1
KR100324815B1 KR1019980044244A KR19980044244A KR100324815B1 KR 100324815 B1 KR100324815 B1 KR 100324815B1 KR 1019980044244 A KR1019980044244 A KR 1019980044244A KR 19980044244 A KR19980044244 A KR 19980044244A KR 100324815 B1 KR100324815 B1 KR 100324815B1
Authority
KR
South Korea
Prior art keywords
film
feram
etching
lower electrode
capacitor
Prior art date
Application number
KR1019980044244A
Other languages
English (en)
Other versions
KR20000026630A (ko
Inventor
선준협
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980044244A priority Critical patent/KR100324815B1/ko
Publication of KR20000026630A publication Critical patent/KR20000026630A/ko
Application granted granted Critical
Publication of KR100324815B1 publication Critical patent/KR100324815B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 램(ferroelectric RAM, 이하 FeRAM이라 함)의 캐패시터 제조방법에 관한 것으로, 하부 절연기판과의 접착력을 증가시키기 위해 Ti막을 형성한 다음, 하부전극용으로 Pt막을 형성하고, 강유전체막인 Y-1(SrBi2Ta2O9) 막을 형성한 후, 하부전극용 마스크를 식각마스크로 식각하여 하부전극 및 강유전체막 패턴을 형성한 다음, 상기 식각공정으로 발생한 식각잔류물 및 폴리머를 NH4F 및 에틸렌 글리콜(ethylene glycol)의 혼합 케미칼을 사용하여 제거함으로써 하부막들의 손실없이 식각잔류물 및 폴리머를 제거하여 후속 공정의 신뢰성을 증가시켜 소자의 특성 및 수율을 향상시키는 기술에 관한 것이다.

Description

강유전체 램의 캐패시터 제조방법{Manufacturing method for capacitor of semiconductor device}
본 발명은 FeRAM의 캐패시터 제조방법에 관한 것으로서, 특히 FeRAM 소자의 제조공정에서 하부 절연기판 상부의 접착층과 하부전극용 Pt막과 유전막인 Y-1막을 동시에 식각한 다음, 상기 식각공정 시 발생한 폴리머 및 식각잔류물을 NH4F와 에틸렌 글리콜(ethylene glycol, 이하 EG 라 함)이 혼합된 혼합케미칼을 사용하여 제거함으로써 소자의 특성 및 신뢰성을 개선하여 수율을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체소자의 고집적화가 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 전하저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갖는 물질을 적용하려는 시도가 이루어지고 있다.
상기와 같이 유전상수가 높은 물질인 강유전체막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remainent polarization) 상태를 갖는 강유전체로 박막화하여 전원이 꺼진 상태에서도 데이타를 기억하는 비휘발성(nonvolatile)메모리인 FeRAM 소자 개발에 적용되고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 FeRAM의 캐패시터 제조방법을 설명하기로 한다.
도 1a 는 종래기술에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 상태도이고, 도 1b 는 종래기술에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 단면도이다.
먼저, 소정의 하부구조물이 형성되어 있는 웨이퍼 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성한다.
다음, 상기 구조 상부에 Ti 막 등을 형성하고, 상기 Ti 막 상부에 하부전극용 Pt막을 형성한다. 상기 Ti 막은 상기 하부전극용 Pt막의 접착력을 증가시키기 위해 형성하는 접착층이다.
그 다음, 상기 Pt막 상부에 강유전체막인 Y-1(SrBi2Ta2O9)막을 형성한다.
그리고, 상기 강유전체막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성한다.
다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 Ti막/Pt막/Y-1막을 동시에 식각하고, 상기 감광막 패턴을 제거한다. 이때, 상기 식각공정으로 인하여 상기 식각공정으로 형성된 Ti막/Pt막/Y-1막 패턴의 양측벽에 식각잔류물 및 폴리머가 증착된다.
상기와 같이 종래기술에 따른 FeRAM의 캐패시터 제조방법은, 강유전체인 Y-1은 고온에서 증착하여야 하므로 저온에서 증착하는 다결정실리콘층을 사용할 수 없기 때문에 전극물질로 Pt막을 사용하는데, 상기 Pt막과 Y-1막의 증착공정시 고온의 산소분위기에서 어닐공정을 실시해야 하지만 상기 산소가 확산되어 접착층으로 사용되는 Ti막과 반응하여 Ti막/TiO2막 적층구조를 형성한다. 그리고, 저장전극용 감광막 패턴을 이용한 식각공정 후 식각잔류물 및 폴리머를 제거하기 위한 세정공정 시 상기 Ti막/TiO2막에 세정액이 침투하여 상기 하부전극용 Pt막이 리프팅(lifting)되는 문제점이 있다. (도 1a, 도 1b참조)
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극을 형성하기 위한 식각공정 후 식각공정 시 발생된 폴리머 및 식각잔류물을 제거하기 위해서 산성 케미칼인 NH4F와 희석액인 EG 를 혼합한 케미칼을 사용하여 세정공정을 실시함으로써 하부전극이 리프팅되는 현상 없이 상기 폴리머 및 식각잔류물을 제거하여 소자의 특성 및 신뢰성을 향상시키는 FeRAM의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
도 1a 는 종래기술에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 상태도.
도 1b 는 종래기술에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 단면도.
도 2a 및 도 2b 는 본 발명에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도.
도 2c 는 본 발명에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 상태도.
도 2d 는 본 발명에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 층간절연막 13 : 접착층
15 : 하부전극용 Pt막 17 : 강유전체막
19 : 식각잔류물 및 폴리머
이상의 목적을 달성하기 위하여 본 발명에 따른 FeRAM의 캐패시터 제조방법은,
FeRAM의 캐패시터 제조방법에 있어서,
소정의 하부구조물이 형성되어 있는 웨이퍼 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 접착층, 하부전극용 Pt막 및 강유전체막의 적층구조를 형성하는 공정과,
상기 강유전체막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 사용하여 상기 적층구조를 식각한 다음, 상기 감광막 패턴을 제거하는 공정과,
상기 식각공정으로 형성된 식각잔류물 및 폴리머를 NH4F/ 에틸렌글리콜 혼합케미칼로 세정하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 및 도 2b 는 본 발명에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도이고, 도 2c 는 본 발명에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 상태도이며, 도 2d 는 본 발명에 따른 FeRAM의 캐패시터 제조방법에 의해 형성된 하부전극의 단면도이다.
먼저, 웨이퍼(도시안됨) 상에 소자분리 산화막(도시안됨)과 게이트산화막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고, 상기 구조 상부에 저장전극 콘택 플러그가 구비되는 층간절연막(11)을 형성한다.
다음, 상기 구조 상부에 Ti막으로 접착층(13)을 형성하여 후속공정으로 형성되는 하부전극용 Pt막(15)이 상기 층간절연막(11)에 접착되도록 한다.
그 다음, 상기 접착층(13) 상부에 하부전극용 Pt막(15)을 형성하고, 그 상부에 강유전체막(17)인 Y-1막을 형성한다.
그리고, 상기 강유전체막(17) 상부에 하부전극으로 예정되는 부분을 보호하는 감광막 패턴(도시안됨)을 형성하고, 상기 감광막 패턴을 식각마스크로 사용하여 상기 강유전체막(17), 하부전극용 Pt막(15) 및 접착층(13)을 순차적으로 식각하여 하부전극 및 강유전체막 패턴을 형성한 후, 상기 감광막 패턴을 제거한다. 이때, 상기 식각공정으로 상기 하부전극 및 강유전체막 패턴의 양측벽에 식각잔류물 및 폴리머(19)가 형성된다. (도 2a참조)
다음, 상기 하부전극 및 강유전체막 패턴 양측벽의 식각잔류물 및 폴리머(19)를 제거한다. (도 2b참조)
상기 식각잔류물 및 폴리머(19)를 제거하기 위한 공정조건은 다음과 같다.
우선, NH4F/EG 혼합케미칼은 1 : 100 ∼ 10 : 100 의 비율로 혼합한다. 여기서, 상기 EG는 양이 증가할수록 산화막에 대한 식각률이 감소하기 때문에 산화막의 부식을 감소시킬 수 있는 범위에서 혼합율을 결정한다.
다음, 공정 온도가 증가할수록 식각잔류물은 잘 제거되지만, 하부층 및 베리어막의 손실이 손실되므로 가장 적절한 20∼45℃로 한다.
그 다음, 웨이퍼의 회전속도인 rpm(revolutions per minute)이 증가할수록 웨이퍼 표면에 물리적 힘을 가할 수 있으므로 식각잔류물의 제거 효과가 있으나 케미칼이 웨이퍼 표면에 불균일하게 분사되고 높은 rpm으로 인하여 패턴이 무너질 가능성이 없는 0∼300rpm으로 한다.
상기 식각잔류물 제거시간이 길수록 잘 제거되지만 막의 손실을 고려하여 1∼120분동안 제거공정을 실시한다.
다음, 세정 케미칼인 NH4F와 린시공정시 사용되는 탈이온수(deionized water, DI water)의 화학반응을 고려하여 25∼80℃온도에서 EG를 사용하여 1∼60분 동안 린스한 다음, 탈이온수로 다시 린스한다.
그 다음, 상기 웨이퍼를 0∼2000 rpm으로 회전시키면서 고온의 N2가스를 사용하여 1∼30분 동안 건조시킨다.
상기와 같은 세정공정조건 중에서 NH4F와 EG 혼합용액을 사용하여 25℃의 온도에서 5분간 세정공정을 실시하면 하부전극은 도 2c 및 도 2d 에 도시된 바와 같은 상태가 된다.
이상에서 설명한 바와 같이 본 발명에 따른 FeRAM의 캐패시터 제조방법은, 하부절연기판과 하부전극의 접착력을 향상시키는 Ti막과 하부전극용 Pt막과 강유전체막인 Y-1막을 식각하여 하부전극을 형성하고, 상기 식각공정으로 발생한 식각잔류물 및 폴리머를 NH4F 및 EG의 혼합 케미칼을 사용하여 제거함으로써 하부막들의 손실없이 식각잔류물 및 폴리머를 제거하여 후속 공정의 신뢰성을 증가시켜 소자의 특성 및 수율을 향상시키는 이점이 있다.

Claims (7)

  1. FeRAM의 캐패시터 제조방법에 있어서,
    소정의 하부구조물이 형성되어 있는 웨이퍼 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,
    상기 층간절연막 상부에 접착층, 하부전극용 Pt막 및 강유전체막의 적층구조를 형성하는 공정과,
    상기 강유전체막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각마스크로 사용하여 상기 적층구조를 식각한 다음, 상기 감광막 패턴을 제거하는 공정과,
    상기 식각공정으로 형성된 식각잔류물 및 폴리머를 NH4F/ 에틸렌글리콜 혼합케미칼로 세정하는 공정을 포함하는 FeRAM의 캐패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 세정공정은 NH4F과 에틸렌글리콜의 비율이 1 : 100 ∼ 10 : 100으로 혼합된 케미칼로 실시하는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  3. 제 1 항에 있어서,
    상기 세정공정은 상기 웨이퍼를 회전시키며 상기 NH4F/에틸렌글리콜 혼합케미칼을 분사하면서 실시되는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  4. 제 1 항에 있어서,
    상기 세정공정은 상기 웨이퍼를 0∼300 rpm 으로 회전시키면서 상기 혼합케미칼을 분사하여 실시되는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  5. 제 1 항에 있어서,
    상기 세정공정은 20∼45 ℃ 의 온도에서 1∼120분간 실시되는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 세정공정을 실시한 다음, 에틸렌글리콜과 탈이온수를 이용하여 상기 웨이퍼를 린스하는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
  7. 제 7 항에 있어서,
    상기 에틸렌글리콜을 사용한 린스공정은 25∼80℃의 온도에서 1∼60분간 실시되는 것을 특징으로 하는 FeRAM의 캐패시터 제조방법.
KR1019980044244A 1998-10-22 1998-10-22 강유전체램의캐패시터제조방법 KR100324815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044244A KR100324815B1 (ko) 1998-10-22 1998-10-22 강유전체램의캐패시터제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044244A KR100324815B1 (ko) 1998-10-22 1998-10-22 강유전체램의캐패시터제조방법

Publications (2)

Publication Number Publication Date
KR20000026630A KR20000026630A (ko) 2000-05-15
KR100324815B1 true KR100324815B1 (ko) 2002-06-20

Family

ID=19554933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044244A KR100324815B1 (ko) 1998-10-22 1998-10-22 강유전체램의캐패시터제조방법

Country Status (1)

Country Link
KR (1) KR100324815B1 (ko)

Also Published As

Publication number Publication date
KR20000026630A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US20070262048A1 (en) Highly Selective Doped Oxide Etchant
JP3371149B2 (ja) 半導体装置の製造方法
KR100324815B1 (ko) 강유전체램의캐패시터제조방법
KR100329612B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000026633A (ko) 강유전체 램의 캐패시터 제조방법
US20070178657A1 (en) Method of manufacturing a semiconductor device
US6645855B2 (en) Method for fabricating an integrated semiconductor product
KR100329072B1 (ko) 반도체소자의캐패시터제조방법
KR100338814B1 (ko) 반도체 소자의 제조방법
KR100337926B1 (ko) 반도체소자의저장전극형성방법
JP2006210436A (ja) 強誘電体キャパシタの製造方法
JP2000223464A (ja) 基板洗浄方法
KR100513363B1 (ko) 반도체소자의 전하저장전극 제조방법
KR20020003067A (ko) 습식 세정 공정에서 접착층의 손실을 효과적으로 방지할수 있는 반도체 메모리 소자 제조 방법
KR20030054310A (ko) 반도체 소자의 캐패시터의 제조 방법
KR20000042479A (ko) 반도체소자의 캐패시터 형성방법
KR100207516B1 (ko) 반도체 장치의 패턴 형성방법
KR100334528B1 (ko) 강유전체램의캐패시터제조방법
CN113972129A (zh) 一种刻蚀方法、半导体器件及电子设备
JP2006203029A (ja) 半導体装置の製造方法
KR20090037122A (ko) 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법
KR20000042448A (ko) 비휘발성 메모리 소자의 강유전체 캐패시터 제조 방법
KR20000042490A (ko) 반도체소자의 저장전극 제조방법
KR20000025679A (ko) 강유전체 램의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee