JPH06163606A - 音響電荷転送素子 - Google Patents
音響電荷転送素子Info
- Publication number
- JPH06163606A JPH06163606A JP33813392A JP33813392A JPH06163606A JP H06163606 A JPH06163606 A JP H06163606A JP 33813392 A JP33813392 A JP 33813392A JP 33813392 A JP33813392 A JP 33813392A JP H06163606 A JPH06163606 A JP H06163606A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- doped
- layer
- epitaxial
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【目的】 電荷供給層のドープ量及び膜厚を厳密に制御
することを不要にすると共に、電荷容量を大きくする。 【構成】 第２のエピタキシャル層となるノンドープの
ＧａＡｓエピタキシャル層３上のＡｌxＧa-1xＡsエピタ
キシャル層（第３のエピタキシャル層）をノンドープと
して電荷供給層として動作させず、代わりに入力ダイオ
ード７の下部の第２、第３及び第４の各エピタキシャル
層３，１４，５に達するように設けられたｎ型不純物領
域１０を電荷供給層として動作させる。
することを不要にすると共に、電荷容量を大きくする。 【構成】 第２のエピタキシャル層となるノンドープの
ＧａＡｓエピタキシャル層３上のＡｌxＧa-1xＡsエピタ
キシャル層（第３のエピタキシャル層）をノンドープと
して電荷供給層として動作させず、代わりに入力ダイオ
ード７の下部の第２、第３及び第４の各エピタキシャル
層３，１４，５に達するように設けられたｎ型不純物領
域１０を電荷供給層として動作させる。
Description
【０００１】
【産業上の利用分野】本発明は、信号電荷を弾性表面波
（ＳＡＷ）の伝搬に伴うＣＷ進行波型のポテンシャル井
戸で転送する高速アナログ信号処理デバイスとして用い
られる音響電荷転送素子に関する。
（ＳＡＷ）の伝搬に伴うＣＷ進行波型のポテンシャル井
戸で転送する高速アナログ信号処理デバイスとして用い
られる音響電荷転送素子に関する。
【０００２】
【従来の技術】この種の音響電荷転送素子（Acoustic C
harge Transport Device）として、一対のＡｌxＧa1-x
Ａsエピタキシャル層で挾まれたＧａＡｓエピタキシャ
ル層からなるＤＨ（Double Heterojunction）構造のポ
テンシャル井戸を転送チャンネルとするヘテロ接合型音
響電荷転送（ＨＡＣＴ）素子が、次の文献で提案されて
いる（Appl.Phys.Lett.,Vol.52,NO.1,pp.18-20,198
8.）。
harge Transport Device）として、一対のＡｌxＧa1-x
Ａsエピタキシャル層で挾まれたＧａＡｓエピタキシャ
ル層からなるＤＨ（Double Heterojunction）構造のポ
テンシャル井戸を転送チャンネルとするヘテロ接合型音
響電荷転送（ＨＡＣＴ）素子が、次の文献で提案されて
いる（Appl.Phys.Lett.,Vol.52,NO.1,pp.18-20,198
8.）。
【０００３】図５は上記文献で提案されている従来のヘ
テロ接合型音響電荷転送素子の構造を示すものである。
半絶縁性のＧａＡｓ基板１上にはノンドープのＡｌxＧ
a1-xＡsエピタキシャル層（第１のエピタキシャル層）
２、ノンドープのＧａＡｓエピタキシャル層（第２のエ
ピタキシャル層）３、上記エピタキシャル層２と同一材
料からなるｎ型ＡｌxＧa1-xＡsエピタキシャル層（第３
のエピタキシャル層）４、上記エピタキシャル層３と同
一材料からなるノンドープのＧａＡｓエピタキシャル層
（第４のエピタキシャル層）５が順次設けられている。
このうち一対のＧａＡｓエピタキシャル層２，４で挾ま
れたＧａＡｓエピタキシャル層３がチャンネル層として
のポテンシャル井戸として動作して、信号電荷パケット
が閉じ込められる。また、一般にＧａＡｓ基板１にはエ
ピタキシャル層の転位や欠陥を低減するためのバッファ
層が設けられるが、ここでは図示を省略している。
テロ接合型音響電荷転送素子の構造を示すものである。
半絶縁性のＧａＡｓ基板１上にはノンドープのＡｌxＧ
a1-xＡsエピタキシャル層（第１のエピタキシャル層）
２、ノンドープのＧａＡｓエピタキシャル層（第２のエ
ピタキシャル層）３、上記エピタキシャル層２と同一材
料からなるｎ型ＡｌxＧa1-xＡsエピタキシャル層（第３
のエピタキシャル層）４、上記エピタキシャル層３と同
一材料からなるノンドープのＧａＡｓエピタキシャル層
（第４のエピタキシャル層）５が順次設けられている。
このうち一対のＧａＡｓエピタキシャル層２，４で挾ま
れたＧａＡｓエピタキシャル層３がチャンネル層として
のポテンシャル井戸として動作して、信号電荷パケット
が閉じ込められる。また、一般にＧａＡｓ基板１にはエ
ピタキシャル層の転位や欠陥を低減するためのバッファ
層が設けられるが、ここでは図示を省略している。
【０００４】さらに、ノンドープのＧａＡｓエピタキシ
ャル層５上には、信号電荷を転送するためのＣＷ進行波
型のポテンシャル井戸を形成するＳＡＷトランスデュー
サ６、オーミック電極７Ａ及びゲート電極７Ｂを有する
ショットキーダイオードからなる入力ダイオード７、転
送電荷の進行方向に沿って信号を非破壊検出して出力す
る検出電極８、転送電荷をチャンネル層から引出す電荷
引出し電極９が各々設けられている。ＳＡＷトランスデ
ューサ６から励振されたＳＡＷのＣＷポテンシャルは通
常の電荷転送素子（ＣＣＤ）のクロック信号に相当す
る。入力ダイオード７に入力されるＲＦ信号及びＤＣバ
イアスによって、チャンネル層としてのＧａＡｓエピタ
キシャル層３に注入される電荷量が制御される。検出電
極８によって検出された信号は信号処理された後出力信
号となる。
ャル層５上には、信号電荷を転送するためのＣＷ進行波
型のポテンシャル井戸を形成するＳＡＷトランスデュー
サ６、オーミック電極７Ａ及びゲート電極７Ｂを有する
ショットキーダイオードからなる入力ダイオード７、転
送電荷の進行方向に沿って信号を非破壊検出して出力す
る検出電極８、転送電荷をチャンネル層から引出す電荷
引出し電極９が各々設けられている。ＳＡＷトランスデ
ューサ６から励振されたＳＡＷのＣＷポテンシャルは通
常の電荷転送素子（ＣＣＤ）のクロック信号に相当す
る。入力ダイオード７に入力されるＲＦ信号及びＤＣバ
イアスによって、チャンネル層としてのＧａＡｓエピタ
キシャル層３に注入される電荷量が制御される。検出電
極８によって検出された信号は信号処理された後出力信
号となる。
【０００５】ここで、ｎ型ＡｌxＧa1-xＡsエピタキシャ
ル層４は、この下部のＧａＡｓ層（チャンネル層）３へ
電荷を注入する電荷供給層として動作し、一般にｎ型不
純物が〜２×１０17cm-3程度一様にドープされている。
このドープ量はＳＡＷのポテンシャル井戸を短絡しない
ように、また上部のＧａＡｓ層５の表面の表面準位を満
たすのに必要な電子を供給し、チャンネル層３中に余分
な電子が残らないように比較的低い値が設定されてい
る。このドープ量が多すぎた場合には、ＳＡＷのポテン
シャル井戸の障壁高さが低下して信号を転送できなくな
ると共に、余分な電子がチャンネル層３中に残ってしま
って信号電荷と区別がつかなくなる。逆に、ドープ量が
少ないと空乏端が延び過ぎてチャンネル層３へ効率的に
電荷注入を行うのが不可能になる。
ル層４は、この下部のＧａＡｓ層（チャンネル層）３へ
電荷を注入する電荷供給層として動作し、一般にｎ型不
純物が〜２×１０17cm-3程度一様にドープされている。
このドープ量はＳＡＷのポテンシャル井戸を短絡しない
ように、また上部のＧａＡｓ層５の表面の表面準位を満
たすのに必要な電子を供給し、チャンネル層３中に余分
な電子が残らないように比較的低い値が設定されてい
る。このドープ量が多すぎた場合には、ＳＡＷのポテン
シャル井戸の障壁高さが低下して信号を転送できなくな
ると共に、余分な電子がチャンネル層３中に残ってしま
って信号電荷と区別がつかなくなる。逆に、ドープ量が
少ないと空乏端が延び過ぎてチャンネル層３へ効率的に
電荷注入を行うのが不可能になる。
【０００６】さらに、この電荷供給層として動作するｎ
型ＡｌxＧa1-xＡsエピタキシャル層４の膜厚は、オーミ
ック電極下の中性領域の端、つまり空乏端にチャンネル
層３を配置することが望ましく、これによって効率的な
電荷注入が可能となる。このように、ヘテロ接合型音響
電荷転送素子を効率良く動作させるには、電荷供給層で
あるｎ型ＡｌxＧa1-xＡsエピタキシャル層４のドープ量
及び膜厚を厳密に制御する必要がある。
型ＡｌxＧa1-xＡsエピタキシャル層４の膜厚は、オーミ
ック電極下の中性領域の端、つまり空乏端にチャンネル
層３を配置することが望ましく、これによって効率的な
電荷注入が可能となる。このように、ヘテロ接合型音響
電荷転送素子を効率良く動作させるには、電荷供給層で
あるｎ型ＡｌxＧa1-xＡsエピタキシャル層４のドープ量
及び膜厚を厳密に制御する必要がある。
【０００７】一方、ヘテロ接合型音響電荷転送素子で
は、転送電荷はチャンネル層であるＧａＡｓ層３に閉じ
込められるが、現状のこのチャンネル層３の膜厚は必要
以上に膜厚を厚くせずに電荷容量を大きくするために、
かつ量子効果を最小限に抑えるために、例えば〜６０nm
に設定されている。また、このチャンネル層３の上部の
ｎ型ＡｌxＧa1-xＡsエピタキシャル層４のＡｌ混晶比は
オーミック電極形成のため〜０．３が限界であり、これ
による障壁の高さは〜０．２５ｅＶとなる。チャンネル
層３の電荷容量は、出力信号の大きさや信号処理デバイ
スのダイナミックレンジを決める重要な要素となる。こ
の点で、一層の電荷容量の拡大が望まれている。
は、転送電荷はチャンネル層であるＧａＡｓ層３に閉じ
込められるが、現状のこのチャンネル層３の膜厚は必要
以上に膜厚を厚くせずに電荷容量を大きくするために、
かつ量子効果を最小限に抑えるために、例えば〜６０nm
に設定されている。また、このチャンネル層３の上部の
ｎ型ＡｌxＧa1-xＡsエピタキシャル層４のＡｌ混晶比は
オーミック電極形成のため〜０．３が限界であり、これ
による障壁の高さは〜０．２５ｅＶとなる。チャンネル
層３の電荷容量は、出力信号の大きさや信号処理デバイ
スのダイナミックレンジを決める重要な要素となる。こ
の点で、一層の電荷容量の拡大が望まれている。
【０００８】
【発明が解決しようとする課題】ところで従来のヘテロ
接合型音響電荷転送素子では、チャンネル層に対する電
荷注入及びチャンネル層の電荷容量の点で次のような問
題がある。 １．電荷注入を行う電荷供給層のドープ量及び膜厚を厳
密に制御しなければならないので、素子設計のマージン
が小さくなったり、素子製造時の歩留りが向上しなくな
る。 ２．チャンネル層の電荷容量が大きくならないので、出
力信号の大きさや信号処理デバイスのダイナミックレン
ジの拡大が不可能となり、さらに信号処理デバイスの性
能向上、低損失化、高ゲイン化が不可能になる。
接合型音響電荷転送素子では、チャンネル層に対する電
荷注入及びチャンネル層の電荷容量の点で次のような問
題がある。 １．電荷注入を行う電荷供給層のドープ量及び膜厚を厳
密に制御しなければならないので、素子設計のマージン
が小さくなったり、素子製造時の歩留りが向上しなくな
る。 ２．チャンネル層の電荷容量が大きくならないので、出
力信号の大きさや信号処理デバイスのダイナミックレン
ジの拡大が不可能となり、さらに信号処理デバイスの性
能向上、低損失化、高ゲイン化が不可能になる。
【０００９】本発明は以上のような問題に対処してなさ
れたもので、電荷供給層のドープ量及び膜厚を厳密に制
御することを不要にすると共に、電荷容量を大きくする
ようにした音響電荷転送素子を提供することを目的とす
るものである。
れたもので、電荷供給層のドープ量及び膜厚を厳密に制
御することを不要にすると共に、電荷容量を大きくする
ようにした音響電荷転送素子を提供することを目的とす
るものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半絶縁性の基板と、前記基板上に設けられ
たノンドープの第１のエピタキシャル層と、前記第１の
エピタキシャル層上に設けられたノンドープの第２のエ
ピタキシャル層と、前記第２のエピタキシャル層上に設
けられ前記第１のエピタキシャル層と同一材料からなる
ノンドープの第３のエピタキシャル層と、前記第３のエ
ピタキシャル層上に設けられ前記第２のエピタキシャル
層と同一材料からなるノンドープの第４のエピタキシャ
ル層と、前記第４のエピタキシャル層上に設けられ少な
くとも入力ダイオードを含む回路素子と、前記入力ダイ
オードの下部の前記第２、第３及び第４の各エピタキシ
ャル層に達するように設けられた第１導電型不純物領域
とを有することを特徴とするものである。
に本発明は、半絶縁性の基板と、前記基板上に設けられ
たノンドープの第１のエピタキシャル層と、前記第１の
エピタキシャル層上に設けられたノンドープの第２のエ
ピタキシャル層と、前記第２のエピタキシャル層上に設
けられ前記第１のエピタキシャル層と同一材料からなる
ノンドープの第３のエピタキシャル層と、前記第３のエ
ピタキシャル層上に設けられ前記第２のエピタキシャル
層と同一材料からなるノンドープの第４のエピタキシャ
ル層と、前記第４のエピタキシャル層上に設けられ少な
くとも入力ダイオードを含む回路素子と、前記入力ダイ
オードの下部の前記第２、第３及び第４の各エピタキシ
ャル層に達するように設けられた第１導電型不純物領域
とを有することを特徴とするものである。
【００１１】さらに、他の本発明は、半絶縁性の基板
と、前記基板上に設けられたノンドープの第１のエピタ
キシャル層と、前記第１のエピタキシャル層上に設けら
れたノンドープの第２のエピタキシャル層と、前記第２
のエピタキシャル層上に設けられ各々異なる材料からな
る所定値以下の厚さのノンドープの第３及び第４のエピ
タキシャル層と、前記第４のエピタキシャル層上に設け
られ前記第１のエピタキシャル層と同一材料からなる第
１導電型の第５のエピタキシャル層と、前記第５のエピ
タキシャル層上に設けられ前記第２のエピタキシャル層
と同一材料からなるノンドープの第６のエピタキシャル
層と、前記第６のエピタキシャル層上に設けられ少なく
とも入力ダイオードを含む回路素子とを有することを特
徴とするものである。
と、前記基板上に設けられたノンドープの第１のエピタ
キシャル層と、前記第１のエピタキシャル層上に設けら
れたノンドープの第２のエピタキシャル層と、前記第２
のエピタキシャル層上に設けられ各々異なる材料からな
る所定値以下の厚さのノンドープの第３及び第４のエピ
タキシャル層と、前記第４のエピタキシャル層上に設け
られ前記第１のエピタキシャル層と同一材料からなる第
１導電型の第５のエピタキシャル層と、前記第５のエピ
タキシャル層上に設けられ前記第２のエピタキシャル層
と同一材料からなるノンドープの第６のエピタキシャル
層と、前記第６のエピタキシャル層上に設けられ少なく
とも入力ダイオードを含む回路素子とを有することを特
徴とするものである。
【００１２】さらに、その他の本発明は、半絶縁性の基
板と、前記基板上に設けられたノンドープの第１のエピ
タキシャル層と、前記第１のエピタキシャル層上に設け
られたノンドープの第２のエピタキシャル層と、前記第
２のエピタキシャル層上に設けられ各々異なる材料から
なる所定値以下の厚さのノンドープの第３及び第４のエ
ピタキシャル層と、前記第４のエピタキシャル層上に設
けられ前記第２のエピタキシャル層と同一材料からなる
ノンドープの第５のエピタキシャル層と、前記第５のエ
ピタキシャル層上に設けられ少なくとも入力ダイオード
及び電荷引出し電極とを含む回路素子と、前記入力ダイ
オード及び電荷引出し電極の下部に前記第２、第３、第
４及び第５の各エピタキシャル層に達するように各々設
けられた第１導電型不純物領域とを有することを特徴と
するものである。
板と、前記基板上に設けられたノンドープの第１のエピ
タキシャル層と、前記第１のエピタキシャル層上に設け
られたノンドープの第２のエピタキシャル層と、前記第
２のエピタキシャル層上に設けられ各々異なる材料から
なる所定値以下の厚さのノンドープの第３及び第４のエ
ピタキシャル層と、前記第４のエピタキシャル層上に設
けられ前記第２のエピタキシャル層と同一材料からなる
ノンドープの第５のエピタキシャル層と、前記第５のエ
ピタキシャル層上に設けられ少なくとも入力ダイオード
及び電荷引出し電極とを含む回路素子と、前記入力ダイ
オード及び電荷引出し電極の下部に前記第２、第３、第
４及び第５の各エピタキシャル層に達するように各々設
けられた第１導電型不純物領域とを有することを特徴と
するものである。
【００１３】
【作用】請求項１記載の本発明の構成によれば、第２の
エピタキシャル層上に設けられ第１のエピタキシャル層
と同一材料からなるノンドープの第３のエピタキシャル
層は、この下部のチャンネル層である第２のエピタキシ
ャル層に対する電荷供給層として動作せず、代わりに入
力ダイオードの下部の第２、第３及び第４の各エピタキ
シャル層に達するように設けられた第１導電型不純物領
域が電荷供給層として動作する。これにより、電荷供給
層のドープ層及び膜厚を厳密に制御することは不要にな
る。
エピタキシャル層上に設けられ第１のエピタキシャル層
と同一材料からなるノンドープの第３のエピタキシャル
層は、この下部のチャンネル層である第２のエピタキシ
ャル層に対する電荷供給層として動作せず、代わりに入
力ダイオードの下部の第２、第３及び第４の各エピタキ
シャル層に達するように設けられた第１導電型不純物領
域が電荷供給層として動作する。これにより、電荷供給
層のドープ層及び膜厚を厳密に制御することは不要にな
る。
【００１４】請求項２記載の本発明の構成によれば、第
１のエピタキシャル層上に設けられたノンドープの第２
のエピタキシャル層と、この第２のエピタキシャル層上
に設けられ所定値以下の厚さのノンドープの第３のエピ
タキシャル層とがチャンネル層として動作する。これに
より、電荷容量を大きくすることができる。
１のエピタキシャル層上に設けられたノンドープの第２
のエピタキシャル層と、この第２のエピタキシャル層上
に設けられ所定値以下の厚さのノンドープの第３のエピ
タキシャル層とがチャンネル層として動作する。これに
より、電荷容量を大きくすることができる。
【００１５】請求項３記載の本発明の構成によれば、請
求項１記載の発明の構成と請求項２記載の発明の構成と
を組み合わせることにより、電荷供給層及びチャンネル
層を構成する。これにより、電荷供給層のドープ量及び
膜厚を厳密に制御することを不要にすると共に、電荷容
量を大きくすることができる。
求項１記載の発明の構成と請求項２記載の発明の構成と
を組み合わせることにより、電荷供給層及びチャンネル
層を構成する。これにより、電荷供給層のドープ量及び
膜厚を厳密に制御することを不要にすると共に、電荷容
量を大きくすることができる。
【００１６】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は本発明の音響電荷転送素子の第１の実施例を
示す断面図である。１は半絶縁性のＧａＡｓ基板、２は
ノンドープのＡｌxＧa1-xＡsエピタキシャル層（第１の
エピタキシャル層）、３はノンドープのＧａＡｓエピタ
キシャル層（第２のエピタキシャル層）、５は前記エピ
タキシャル層３と同一材料からなるノンドープのＧａＡ
ｓエピタキシャル層（第４のエピタキシャル層）、６は
ＳＡＷトランスデューサ、７は入力ダイオード、８は検
出電極、９は電荷引出し電極で、以上の各部は図５の従
来例と同一である。
る。図１は本発明の音響電荷転送素子の第１の実施例を
示す断面図である。１は半絶縁性のＧａＡｓ基板、２は
ノンドープのＡｌxＧa1-xＡsエピタキシャル層（第１の
エピタキシャル層）、３はノンドープのＧａＡｓエピタ
キシャル層（第２のエピタキシャル層）、５は前記エピ
タキシャル層３と同一材料からなるノンドープのＧａＡ
ｓエピタキシャル層（第４のエピタキシャル層）、６は
ＳＡＷトランスデューサ、７は入力ダイオード、８は検
出電極、９は電荷引出し電極で、以上の各部は図５の従
来例と同一である。
【００１７】１４は前記第２のエピタキシャル層３上に
設けられ前記第１のエピタキシャル層２と同一材料から
なるノンドープのＡｌxＧa1-xＡsエピタキシャル層（第
３のエピタキシャル層）、１０は前記入力ダイオード７
の下部の前記第２、第３及び第４の各エピタキシャル層
３，１４，５に達するように設けられたｎ型不純物領域
である。本実施例においては、第３のエピタキシャル層
１４はノンドープとしたことによりこの下部のチャンネ
ル層である第２のエピタキシャル層３に対する電荷供給
層として動作しない。このためチャンネル層３には余分
な電子は残らず空乏状態となる。この代わりに、ｎ型不
純物領域１０がチャンネル層３に対する電荷供給層とし
て動作する。
設けられ前記第１のエピタキシャル層２と同一材料から
なるノンドープのＡｌxＧa1-xＡsエピタキシャル層（第
３のエピタキシャル層）、１０は前記入力ダイオード７
の下部の前記第２、第３及び第４の各エピタキシャル層
３，１４，５に達するように設けられたｎ型不純物領域
である。本実施例においては、第３のエピタキシャル層
１４はノンドープとしたことによりこの下部のチャンネ
ル層である第２のエピタキシャル層３に対する電荷供給
層として動作しない。このためチャンネル層３には余分
な電子は残らず空乏状態となる。この代わりに、ｎ型不
純物領域１０がチャンネル層３に対する電荷供給層とし
て動作する。
【００１８】ｎ型不純物領域１０にはチャンネル層３に
供給されるべき電子が多量に存在しており、チャンネル
層３に対する電荷注入過程は従来と同様に入力ダイオー
ド７に印加される電気信号で制御される。このｎ型不純
物領域１０は、拡散法に比べ高精度で不純物ドーピング
の制御が可能なイオン注入法によって容易に形成され、
そのｎ型不純物領域１０の不純物濃度及び深さはイオン
注入時のドープ量、加速エネルギーを調整することによ
って精度良く制御することができる。このｎ型不純物領
域１０は入力ダイオード７の下部に限らずに、電荷引出
し電極９の下部にも形成しても良い。また、第４のエピ
タキシャル層５はノンドープでなく、表面準位をある程
度電子で満たすために低濃度でｎ型不純物をドープする
ようにしても良い。
供給されるべき電子が多量に存在しており、チャンネル
層３に対する電荷注入過程は従来と同様に入力ダイオー
ド７に印加される電気信号で制御される。このｎ型不純
物領域１０は、拡散法に比べ高精度で不純物ドーピング
の制御が可能なイオン注入法によって容易に形成され、
そのｎ型不純物領域１０の不純物濃度及び深さはイオン
注入時のドープ量、加速エネルギーを調整することによ
って精度良く制御することができる。このｎ型不純物領
域１０は入力ダイオード７の下部に限らずに、電荷引出
し電極９の下部にも形成しても良い。また、第４のエピ
タキシャル層５はノンドープでなく、表面準位をある程
度電子で満たすために低濃度でｎ型不純物をドープする
ようにしても良い。
【００１９】このように第１の実施例によれば、電荷供
給層を従来のようなｎ型ＡｌxＧa1-xＡsエピタキシャル
層でなくｎ型不純物領域１０によって動作させるように
したので、電荷供給層のドープ量及び膜厚を厳密に制御
することは不要になる。これに伴い、電荷注入プロセス
が容易になるため、効率的な電荷注入が容易となり、素
子設計のマージンを大きくでき、素子製造時の歩留りを
向上することができる。加えて、電荷供給層としてのｎ
型不純物領域１０は図１に示したように入力ダイオード
７の下部のみ存在するので、余分な電子がチャンネル層
３に残ることはない。また、このｎ型不純物領域１０の
存在により、オーミック電極の接触を良好にすることが
できる。さらに、このｎ型不純物領域１０の形成はイオ
ン注入法を利用することにより、不純物濃度及び深さを
精度良く制御することができる。
給層を従来のようなｎ型ＡｌxＧa1-xＡsエピタキシャル
層でなくｎ型不純物領域１０によって動作させるように
したので、電荷供給層のドープ量及び膜厚を厳密に制御
することは不要になる。これに伴い、電荷注入プロセス
が容易になるため、効率的な電荷注入が容易となり、素
子設計のマージンを大きくでき、素子製造時の歩留りを
向上することができる。加えて、電荷供給層としてのｎ
型不純物領域１０は図１に示したように入力ダイオード
７の下部のみ存在するので、余分な電子がチャンネル層
３に残ることはない。また、このｎ型不純物領域１０の
存在により、オーミック電極の接触を良好にすることが
できる。さらに、このｎ型不純物領域１０の形成はイオ
ン注入法を利用することにより、不純物濃度及び深さを
精度良く制御することができる。
【００２０】図２は本発明の第２の実施例を示す断面図
及びエネルギーレベル分布図である。本実施例では、１
１は第２のエピタキシャル層となるノンドープのＧａＡ
ｓエピタキシャル層３上に設けられたノンドープのＩny
Ｇa1-yＡsエピタキシャル層（第３のエピタキシャル
層）、１２はこの第３のエピタキシャル層１１上に設け
られ第１のエピタキシャル層２と同一材料からなるノン
ドープのＡｌxＧa1-xＡsエピタキシャル層（第４のエピ
タキシャル層）である。第３及び第４のエピタキシャル
層１１，１２は共に〜２０nmと極めて薄く形成されて、
第３のエピタキシャル層１１は下部の第２のエピタキシ
ャル層３と共にチャンネル層として動作する。
及びエネルギーレベル分布図である。本実施例では、１
１は第２のエピタキシャル層となるノンドープのＧａＡ
ｓエピタキシャル層３上に設けられたノンドープのＩny
Ｇa1-yＡsエピタキシャル層（第３のエピタキシャル
層）、１２はこの第３のエピタキシャル層１１上に設け
られ第１のエピタキシャル層２と同一材料からなるノン
ドープのＡｌxＧa1-xＡsエピタキシャル層（第４のエピ
タキシャル層）である。第３及び第４のエピタキシャル
層１１，１２は共に〜２０nmと極めて薄く形成されて、
第３のエピタキシャル層１１は下部の第２のエピタキシ
ャル層３と共にチャンネル層として動作する。
【００２１】第３のエピタキシャル層１１であるＩnyＧ
a1-yＡsの格子定数は、ＧａＡｓ，ＡｌxＧa1-xＡsの格
子定数と異なるため厚く形成すると層中に無数の転位が
発生するが、前記のように〜２０nm程度の臨界膜厚に形
成することにより、転位は発生しない。図２の右側に示
したエネルギーレベル分布図から明らかなように、第３
のエピタキシャル層であるＩnyＧa1-yＡsエピタキシャ
ル層１１と第４のエピタキシャル層であるＡｌxＧa1-x
Ａsエピタキシャル層１２との間のヘテロ接合面でのエ
ネルギー差は、従来のＡｌxＧa1-xＡsエピタキシャル層
とＧａＡｓエピタキシャル層との間のヘテロ接合面での
エネルギー差よりも大きくなる。図３は電荷転送チャン
ネルでの伝導帯のエネルギーレベル分布図を示してい
る。
a1-yＡsの格子定数は、ＧａＡｓ，ＡｌxＧa1-xＡsの格
子定数と異なるため厚く形成すると層中に無数の転位が
発生するが、前記のように〜２０nm程度の臨界膜厚に形
成することにより、転位は発生しない。図２の右側に示
したエネルギーレベル分布図から明らかなように、第３
のエピタキシャル層であるＩnyＧa1-yＡsエピタキシャ
ル層１１と第４のエピタキシャル層であるＡｌxＧa1-x
Ａsエピタキシャル層１２との間のヘテロ接合面でのエ
ネルギー差は、従来のＡｌxＧa1-xＡsエピタキシャル層
とＧａＡｓエピタキシャル層との間のヘテロ接合面での
エネルギー差よりも大きくなる。図３は電荷転送チャン
ネルでの伝導帯のエネルギーレベル分布図を示してい
る。
【００２２】ヘテロ接合型音響電荷転送素子での電荷の
閉じ込めは３次元的に実現されている。電荷が転送され
る方向、つまりＳＡＷの進行方向に対してはＳＡＷのポ
テンシャル井戸の障壁で電荷が閉じ込められている。Ｓ
ＡＷのポテンシャルの障壁の高さは、〜１Ｖ程度と高く
なっている。ＳＡＷの進行方向に垂直で基板に平行な方
向の電荷の閉じ込めは、一般にプロトンの注入による半
絶縁性化、あるいはエサエッチでなされ、この方向の電
荷の閉じ込めはほぼ完全に行われる。従って、ヘテロ接
合型音響電荷転送素子での電荷の閉じ込めにおいては、
基板の深さ方向が最も不十分であり、転送チャンネルの
電荷容量は基板の深さ方向の電荷の閉じ込めが決めてい
ると言える。
閉じ込めは３次元的に実現されている。電荷が転送され
る方向、つまりＳＡＷの進行方向に対してはＳＡＷのポ
テンシャル井戸の障壁で電荷が閉じ込められている。Ｓ
ＡＷのポテンシャルの障壁の高さは、〜１Ｖ程度と高く
なっている。ＳＡＷの進行方向に垂直で基板に平行な方
向の電荷の閉じ込めは、一般にプロトンの注入による半
絶縁性化、あるいはエサエッチでなされ、この方向の電
荷の閉じ込めはほぼ完全に行われる。従って、ヘテロ接
合型音響電荷転送素子での電荷の閉じ込めにおいては、
基板の深さ方向が最も不十分であり、転送チャンネルの
電荷容量は基板の深さ方向の電荷の閉じ込めが決めてい
ると言える。
【００２３】基板の深さ方向の電荷の閉じ込めの度合い
は、ヘテロ接合界面でのエネルギー差でなされるため、
本実施例で示すようなＩnyＧa1-yＡsエピタキシャル層
の導入はエネルギー差を大きくするので、電荷の閉じ込
めがより完全になる。特に転送チャンネルでの信号電荷
の分布は表面に偏って分布するため、ＩnyＧa1-yＡsエ
ピタキシャル層の導入は確実にチャンネル層の電荷容量
を拡大する。
は、ヘテロ接合界面でのエネルギー差でなされるため、
本実施例で示すようなＩnyＧa1-yＡsエピタキシャル層
の導入はエネルギー差を大きくするので、電荷の閉じ込
めがより完全になる。特に転送チャンネルでの信号電荷
の分布は表面に偏って分布するため、ＩnyＧa1-yＡsエ
ピタキシャル層の導入は確実にチャンネル層の電荷容量
を拡大する。
【００２４】このように第２の実施例によれば、チャン
ネル層をノンドープのＧａＡｓエピタキシャル層３とこ
の上に設けられた所定値以下の厚さのノンドープのＩny
Ｇa1-yＡsエピタキシャル層１１とによって動作させる
ようにしたので、電荷容量を大きくすることができる。
これに伴い、出力信号の大きさや信号処理デバイスのダ
イナミックレンジの拡大が可能となり、さらに信号処理
デバイスの性能向上、低損失化、高ゲイン化が可能にな
る。すなわち、チャンネル層としてノンドープのＩnyＧ
a1-yＡsエピタキシャル層１１をノンドープのＧａＡｓ
エピタキシャル層３と共に用いることにより、電荷の閉
じ込めを完全にすることができるようになる。
ネル層をノンドープのＧａＡｓエピタキシャル層３とこ
の上に設けられた所定値以下の厚さのノンドープのＩny
Ｇa1-yＡsエピタキシャル層１１とによって動作させる
ようにしたので、電荷容量を大きくすることができる。
これに伴い、出力信号の大きさや信号処理デバイスのダ
イナミックレンジの拡大が可能となり、さらに信号処理
デバイスの性能向上、低損失化、高ゲイン化が可能にな
る。すなわち、チャンネル層としてノンドープのＩnyＧ
a1-yＡsエピタキシャル層１１をノンドープのＧａＡｓ
エピタキシャル層３と共に用いることにより、電荷の閉
じ込めを完全にすることができるようになる。
【００２５】図４は本発明の第３の実施例を示す断面図
で、第１の実施例と第２の実施例とを組み合わせた構造
を示している。第１のエピタキシャル層となるノンドー
プのＡｌxＧa1-xＡsエピタキシャル層２上に設けられた
ノンドープのＧａＡｓエピタキシャル層（第２のエピタ
キシャル層）２と、この第２のエピタキシャル層２上に
設けられたノンドープのＩnyＧa1-yＡsエピタキシャル
層１１とによってチャンネル層が構成されている。第
２、第３、第４及び第５の各エピタキシャル層３，１
１，１２，１５に達するように設けられたｎ型不純物領
域１０は入力ダイオード７の下部だけでなく、電荷引出
し電極９の下部にも存在している。
で、第１の実施例と第２の実施例とを組み合わせた構造
を示している。第１のエピタキシャル層となるノンドー
プのＡｌxＧa1-xＡsエピタキシャル層２上に設けられた
ノンドープのＧａＡｓエピタキシャル層（第２のエピタ
キシャル層）２と、この第２のエピタキシャル層２上に
設けられたノンドープのＩnyＧa1-yＡsエピタキシャル
層１１とによってチャンネル層が構成されている。第
２、第３、第４及び第５の各エピタキシャル層３，１
１，１２，１５に達するように設けられたｎ型不純物領
域１０は入力ダイオード７の下部だけでなく、電荷引出
し電極９の下部にも存在している。
【００２６】このような第３の実施例によれば、第１及
び第２の実施例の構成を組み合わせたことにより、各実
施例で得られた効果をそのまま得ることができる。すな
わち、電荷供給層のドープ量及び膜厚を厳密に制御する
ことを不要にすると共に、電荷容量を大きくすることが
できるので、これに伴った諸々の効果を得ることができ
る。
び第２の実施例の構成を組み合わせたことにより、各実
施例で得られた効果をそのまま得ることができる。すな
わち、電荷供給層のドープ量及び膜厚を厳密に制御する
ことを不要にすると共に、電荷容量を大きくすることが
できるので、これに伴った諸々の効果を得ることができ
る。
【００２７】
【発明の効果】以上述べたように本発明によれば、素子
構造に改良を加えるようにしたので、電荷供給層のドー
プ量及び膜厚を制御することを不要にすると共に、電荷
容量を大きくすることができる音響電荷転送素子を提供
することができる。
構造に改良を加えるようにしたので、電荷供給層のドー
プ量及び膜厚を制御することを不要にすると共に、電荷
容量を大きくすることができる音響電荷転送素子を提供
することができる。
【図１】本発明の音響電荷転送素子の第１の実施例を示
す断面図である。
す断面図である。
【図２】本発明の第２の実施例を示す断面図及びエネル
ギーレベル分布図である。
ギーレベル分布図である。
【図３】第２の実施例の動作原理を説明する電荷転送チ
ャンネルでの伝導帯のエネルギーレベル分布図である。
ャンネルでの伝導帯のエネルギーレベル分布図である。
【図４】本発明の第３の実施例を示す断面図である。
【図５】従来例を示す断面図である。
２ ノンドープＡｌxＧa1-xＡsエピタキシャル層 ３ ノンドープＧａＡｓエピタキシャル層 ５ ノンドープＧａＡｓエピタキシャル層 ６ ＳＡＷトランスデューサ ７ 入力ダイオード ８ 検出電極 ９ 電荷引出し電極 １０ ｎ型不純物領域 １１ ノンドープＩnyＧa1-yＡsエピタキシャル層 １２ ノンドープＡｌxＧa1-xＡsエピタキシャル層 １４ ノンドープＡｌxＧa1-xＡsエピタキシャル層
Claims (3)
- 【請求項１】 半絶縁性の基板と、前記基板上に設けら
れたノンドープの第１のエピタキシャル層と、前記第１
のエピタキシャル層上に設けられたノンドープの第２の
エピタキシャル層と、前記第２のエピタキシャル層上に
設けられ前記第１のエピタキシャル層と同一材料からな
るノンドープの第３のエピタキシャル層と、前記第３の
エピタキシャル層上に設けられ前記第２のエピタキシャ
ル層と同一材料からなるノンドープの第４のエピタキシ
ャル層と、前記第４のエピタキシャル層上に設けられ少
なくとも入力ダイオードを含む回路素子と、前記入力ダ
イオードの下部の前記第２、第３及び第４の各エピタキ
シャル層に達するように設けられた第１導電型不純物領
域とを有することを特徴とする音響電荷転送素子。 - 【請求項２】 半絶縁性の基板と、前記基板上に設けら
れたノンドープの第１のエピタキシャル層と、前記第１
のエピタキシャル層上に設けられたノンドープの第２の
エピタキシャル層と、前記第２のエピタキシャル層上に
設けられ各々異なる材料からなる所定値以下の厚さのノ
ンドープの第３及び第４のエピタキシャル層と、前記第
４のエピタキシャル層上に設けられ前記第１のエピタキ
シャル層と同一材料からなる第１導電型の第５のエピタ
キシャル層と、前記第５のエピタキシャル層上に設けら
れ前記第２のエピタキシャル層と同一材料からなるノン
ドープの第６のエピタキシャル層と、前記第６のエピタ
キシャル層上に設けられ少なくとも入力ダイオードを含
む回路素子とを有することを特徴とする音響電荷転送素
子。 - 【請求項３】 半絶縁性の基板と、前記基板上に設けら
れたノンドープの第１のエピタキシャル層と、前記第１
のエピタキシャル層上に設けられたノンドープの第２の
エピタキシャル層と、前記第２のエピタキシャル層上に
設けられ各々異なる材料からなる所定値以下の厚さのノ
ンドープの第３及び第４のエピタキシャル層と、前記第
４のエピタキシャル層上に設けられ前記第２のエピタキ
シャル層と同一材料からなるノンドープの第５のエピタ
キシャル層と、前記第５のエピタキシャル層上に設けら
れ少なくとも入力ダイオード及び電荷引出し電極とを含
む回路素子と、前記入力ダイオード及び電荷引出し電極
の下部に前記第２、第３、第４及び第５の各エピタキシ
ャル層に達するように各々設けられた第１導電型不純物
領域とを有することを特徴とする音響電荷転送素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33813392A JPH06163606A (ja) | 1992-11-24 | 1992-11-24 | 音響電荷転送素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33813392A JPH06163606A (ja) | 1992-11-24 | 1992-11-24 | 音響電荷転送素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163606A true JPH06163606A (ja) | 1994-06-10 |
Family
ID=18315225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33813392A Pending JPH06163606A (ja) | 1992-11-24 | 1992-11-24 | 音響電荷転送素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163606A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835170A (en) * | 1986-09-25 | 1989-05-30 | Sumitomo Chemical Company, Limited | Seed disinfectant composition |
-
1992
- 1992-11-24 JP JP33813392A patent/JPH06163606A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835170A (en) * | 1986-09-25 | 1989-05-30 | Sumitomo Chemical Company, Limited | Seed disinfectant composition |
| AU604499B2 (en) * | 1986-09-25 | 1990-12-20 | Sumitomo Chemical Company, Limited | Seed disinfectant composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US5495115A (en) | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same | |
| EP0199435B1 (en) | Field effect semiconductor device | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| KR900000208B1 (ko) | N-채널 및 p-채널 트랜지스터들을 포함하는 반도체장치 및 그의 제조방법 | |
| US5949095A (en) | Enhancement type MESFET | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| US4959696A (en) | Three terminal tunneling device and method | |
| US5059545A (en) | Three terminal tunneling device and method | |
| EP0216155A2 (en) | Three-terminal tunnelling device | |
| JP2558418B2 (ja) | 電界効果型素子とその製造方法 | |
| JPH06163606A (ja) | 音響電荷転送素子 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| JPH0355978B2 (ja) | ||
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JP3434624B2 (ja) | 電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP4347919B2 (ja) | 半導体装置 | |
| JP2761211B2 (ja) | 半導体装置 | |
| JPH0786573A (ja) | 高電子移動度トランジスタ | |
| JPH07120791B2 (ja) | 半導体装置 | |
| JPH07142511A (ja) | ヘテロ接合電界効果トランジスタ |