JP4347919B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置、特にＧａＩｎＡｓ／ＡｌＩｎＡｓ系材料を用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体装置の高性能化を図るため、固体ソース分子線エピタキシー（ＭＢＥ）法によってＩｎＰ基板上に格子整合あるいは歪みを持たせたＧａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ（つまり、Ｇａ_x Ｉｎ_1-x ＡｓとＡｌ_y Ｉｎ_1-y Ａｓとのヘテロ接合を意味していて、以下、同一の意味で用いる）混晶材料を用いた高電子移動度トランジスタ（いわゆるＨＥＭＴ）、或いはダブルヘテロ接合半導体レーザダイオード（いわゆるＤＨ−ＬＤ）、或いはヘテロ接合バイポーラトランジスタ（いわゆるＨＢＴ）が一般に知られている。例えば、ＩｎＰ基板上に格子整合あるいは歪みを持たせたＧａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ混晶材料を用いたＨＥＭＴとしては、文献１（W.Klein et al.J.Crystal Growth Vol.150,1995,pp.1252 〜1255）に開示されている。また、ＩｎＰ基板上に格子整合あるいは歪みを持たせたＧａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ混晶材料を用いたＤＨ−ＬＤとしては、文献２（K.Nishikata et al.J. Crystal Growth Vol.150,1955,pp.1328〜1332）に開示されている。また、ＩｎＰ基板上に格子整合あるいは歪みを持たせたＧａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ混晶材料を用いたＨＢＴとしては、文献３（J.Cowles et al. IEEE Photon. Technol.Lett., ol.6,1994,pp.963〜966.）に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記した従来の半導体装置においては、文献４（早藤紀生ほか、信学技報 電子デバイス 1995年、pp.35〜40. ）において記載されているように、以下に述べるような問題点がある。
【０００４】
上述した半導体装置を構成するＭＢＥ結晶成長によるＡｌＩｎＡｓエピタキシャル層の通常Ｎ型ドーパントとして用いられているシリコン（Ｓｉ）あるいはすず（Ｓｎ）イオンは、通常実験室雰囲気中にほとんど必ず存在する微量のフッ素（Ｆ）あるいはフッ化物中に含まれるＦと容易に結合しやすい。このエピタキシャル層中のＳｉあるいはＳｎがＦと結合すると、これらのドーパントは不活性化し結果的にＮ型ＡｌＩｎＡｓエピタキシャル層のキャリア濃度が低下してしまう。また、同時に、Ｓｉは不活性不純物として存在することになるので、この層における電子移動度も低下する（不純物散乱）。これはＡｌＩｎＡｓ系において、ＡｌとＩｎのイオン半径が大きく異なるために、ＡｌＡｓ層あるいはＩｎＡｓ層だけの場合よりも間隙が広いため、イオン半径の小さいＦは容易に侵入できるからである。更に、熱処理によりＦはＮ型ＡｌＩｎＡｓエピタキシャル層の中に拡散していくことがわかっており、キャリア濃度が半導体装置の製造プロセスを経るにつれて徐々に減少し、上述した半導体装置のいずれにおいても特性が当初と比べて劣化するという問題があった。
【０００５】
そこで、従来よりＦによる悪影響を受けないＮ型ＡｌＩｎＡｓエピタキシャル層を利用した半導体装置の出現が望まれていた。
【０００６】
【課題を解決するための手段】
このため、この発明の半導体装置によれば、半導体基板の上側に積層された、Ｇａ_x Ｉｎ_1-x Ａｓ層とＡｌ_y Ｉｎ_1-y Ａｓ層（ただし、ｘおよびｙは組成比であって０＜ｘ＜１，および０＜ｙ＜１を満足する正の数）とのヘテロ接合層を有する半導体装置において、Ａｌ_y Ｉｎ_1-y Ａｓ層をｍ層の単原子層からなるＡｌＡｓ層（（ＡｌＡｓ）_m 層と記す。ただし、ｍは正の数）とｎ層の単原子層からなるＩｎＡｓ層（（ＩｎＡｓ）_n 層と記す。ただし、ｎは正の数）とから構成される、超格子層とし、かつ、超格子層は、Ｎ型不純物としてのＳｉ或いはＳｎが（ＡｌＡｓ） _m 層及び（ＩｎＡｓ） _ｎ 層の少なくとも一方の層内に中間層としてドープされていることを特徴とする。
【０００７】
このようにすれば、（ＡｌＡｓ）_m 層と（ＩｎＡｓ）_n 層からなる超格子層は、Ａｌ_y Ｉｎ_1-y Ａｓ３元混晶層よりも原子充填率が高いので、熱処理時、エピ基板表面およびまたはへき開面からＦが超格子層内に侵入・拡散することを防止することができる。さらに、このようにすれば、Ｎ型不純物が界面に露出しないので、仮にヘテロ界面にＦが侵入してもＮ型不純物とは結合せず、Ｎ型不純物は安定に存在できる。
【０００８】
また、この発明の実施に当り、Ａｌ_y Ｉｎ_1-y Ａｓ層を超格子層としたとき、半導体基板をＩｎＰ基板とし、かつ、組成比および原子周期を、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，およびｎ＝４．０の値とするのが良い。
【０００９】
また、この発明の実施に当り、好ましくは、半導体基板をＧａＡｓ基板とすることもできる。
【００１３】
また、この発明の実施に当り、好ましくは、この中間層は、各（ＡｌＡｓ）_m 層および各（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在しているのが良い。このようにすれば、Ｎ型不純物が両界面からより内方に隔離されるので、より確実にＮ型不純物とＦとの接触を断たせることができる。
【００１４】
また、Ｎ型不純物は、各（ＡｌＡｓ）_m 層のみのそれぞれの層内に中間層として分布している場合も考えられる。この場合、好ましくは、この中間層は、各（ＡｌＡｓ）_m 層のそれぞれの厚み方向の中心付近に偏在しているのが良い。このようにすれば、Ｎ型不純物が両界面からより内方に隔離されるので、より確実にＮ型不純物とＦとの接触を断たせることができる。
【００１５】
また、この発明の好適例では、中間層は、各（ＩｎＡｓ）_n 層のみのそれぞれの層内に中間層として分布しているのが良い。このようにすれば、Ｎ型不純物とＦとの接触を断たせる効果の他に、ＤＸセンターの形成をも防止できる。また、この場合、好ましくは、この中間層は、各（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在しているのが良い。このようにすれば、Ｎ型不純物が両界面からより内方に隔離されるので、より確実にＮ型不純物とＦとの接触を断たせることができる。
【００１６】
また、この発明の好ましい実施例では、Ｎ型不純物は、各（ＡｌＡｓ）_m 層および各（ＩｎＡｓ）_n 層のそれぞれの層内にデルタドープされていても良い。この場合、デルタドープは、Ｎ型不純物のみから構成される中間層を形成するので、そもそも通常のドーピング層よりもＮ型不純物濃度は遥かに高く、より薄い層で形成され得るので、Ｎ型不純物は両界面からより内方へ隔離させてＦとの接触を断たせることができる。
【００１７】
この場合、Ｎ型不純物は、各（ＡｌＡｓ）_m 層および各（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされているのが好適である。このようにすれば、Ｎ型不純物が両界面からより内方に隔離されるので、より確実にＮ型不純物とＦとの接触を断たせることができる。
【００１８】
また、この発明の実施に当り、好ましくは、Ｎ型不純物は、各（ＡｌＡｓ）_m 層のみにそれぞれデルタドープされているのが良い。この場合、Ｎ型不純物は、各（ＡｌＡｓ）_m 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされているのが好適である。このようにすれば、Ｎ型不純物が両界面からより内方に隔離されるので、より確実にＮ型不純物とＦとの接触を断たせることができる。
【００１９】
また、この発明の好適例では、Ｎ型不純物は、各（ＩｎＡｓ）_n 層のみにそれぞれデルタドープされているのが良い。このようにすれば、Ｎ型不純物とＦとの接触を断たせる効果の他に、ＤＸセンターの形成をも防止できる。この場合、Ｎ型不純物は、各（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされているのが好適である。このようにすれば、Ｎ型不純物が両界面からより内方に隔離されるので、より確実にＮ型不純物とＦとの接触を断たせることができる。
【００２０】
また、この発明が適用できる半導体装置を、好ましくは、高電子移動度トランジスタとするのが良い。その場合には、この発明のエピタキシャル層は、ＩｎＡｌＡｓ３元混晶で構成される層の、少なくとも基板から離れている側の表面領域を、（ＡｌＡｓ）_m および（ＩｎＡｓ）_n からなる超格子層で構成してあることを特徴とする。この場合、この高電子移動度トランジスタの一例として、基板とキャリア供給層の間にチャネル層を有する順構造高電子移動度トランジスタとすることができる。その場合、Ａｌ_y Ｉｎ_1-y Ａｓの３元混晶よりも（ＡｌＡｓ）_m と（ＩｎＡｓ）_n とから構成される超格子構造の方が、原子充填率が高いので、エピ基板表面およびへき開面からＦが層内へ侵入し拡散するのを阻止できる。よって、熱処理を経ても、Ｎ型不純物がドーパントとして安定に存在し、キャリア供給層内のキャリア濃度が変化しない。したがって、この発明の積層体を用いて形成された半導体装置は、その飽和特性およびピンチオフ特性等の電気特性が劣化しない。
【００２１】
また、この発明の他の好適実施例として、この発明のエピタキシャル層を用いた高電子移動度トランジスタを逆構造高電子移動度トランジスタがあり、キャリア供給層を中心として、基板とは反対側にチャネル層を有するのが良い。このように、逆構造高電子移動度トランジスタ用の積層体によれば、エピ基板表面およびへき開面からのＦの侵入・拡散を防止するという順構造の場合と同じ作用効果に加えて、キャリア供給層を中心として、基板とは反対側にチャネル層を有するので、エピ基板表面からのＦの侵入に対してチャネル層が障壁となり、このためにＦの侵入をより確実に阻止できるという作用効果がある。したがって、この発明の積層体を用いた逆構造高電子移動度トランジスタは、順構造高電子移動度トランジスタの場合よりも、飽和特性およびピンチオフ特性がより向上することが期待できる。
【００２２】
また、この発明が適用できる半導体装置を、好ましくは、ダブルヘテロレーザダイオードとするのが良い。その場合には、この発明の積層体は、Ｎ型クラッド層を具え、このクラッド層の、少なくとも基板から離れている側の表面領域を、超格子層で構成してあることを特徴とする。これにより、この層のキャリア濃度は半導体装置を製造するときに通常行われる製作工程における熱処理を施してもほとんど変わらない。よって、半導体装置の電気特性の劣化を防止するので、Ｎ型不純物がほとんど活性状態で安定して存在するので、しきい値の低減、発振効率の向上などの効果が期待される。
【００２３】
また、この発明が適用できる半導体装置を、好ましくは、ヘテロ接合バイポーラトランジスタとするのが良い。その場合には、この発明の積層体は、Ｎ型エミッタ層を具え、エミッタ層の、少なくとも基板から離れている側の表面領域を、超格子層で構成してあるのが良い。このようにすれば、超格子層構造により、Ｆがエミッタ層内に侵入できなくなるため、ＦとＳｉの結合物たる不活性不純物は形成されない。この不活性不純物に起因する欠陥準位のエミッタ層における発生は減少する。エミッタ層のキャリア濃度は、半導体装置を製造する工程いおいて通常行われる熱処理を施してもほとんど変化しない。このため、再結合電流が減り、コレクタ電流密度が低い領域でも電流増幅が可能となる。
【００２４】
また、これらエピタキシャル層は、ＭＢＥ法によって形成されることを特徴とする。
【００２５】
【発明の実施の形態】
以下、図を添付して、この発明の半導体装置の実施の形態について説明する。なお、各図は、この発明が理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるにすぎない。
【００２６】
既に説明した通り、この発明は、化合物半導体基板、例えばIII −Ｖ族化合物半導体基板にエピタキシャル成長された、Ｇａ_x Ｉｎ_1-x Ａｓ層とＡｌ_y Ｉｎ_1-y Ａｓ層（ただし、ｘ，ｙは組成比であって、０＜ｘ＜１、０＜ｙ＜１を満たす正の数）とのヘテロ接合層を有する半導体装置を対象としている。そして、この発明は、このＡｌ_y Ｉｎ_1-y Ａｓ層をｍ単原子層ＡｌＡｓ層（（ＡｌＡｓ）_m 層と記す。ただし、ｍは正の数）およびＩｎＡｓ（（ＩｎＡｓ）_n 層と記す。ただし、ｎは正の数）とから構成される、超格子層、（（ＡｌＡｓ）_m （ＩｎＡｓ）_n と記す）とし、しかも、この超格子層に、Ｎ型不純物としてＳｉ或いはＳｎをそれぞれドープあるいはノンドープさせてある。
【００２７】
［第１の実施の形態］
図１〜図７を参照して、この発明を第１の実施の形態の順構造高電子移動度トランジスタ（順構造ＨＥＭＴ）の形成に適用した例につき説明する。なお、図１は、この発明の第１の実施の形態を示す順構造ＨＥＭＴの主要構造を示す断面図である。図２〜７はＳｉ或いはＳｎを様々な手法でドープしたＡｌＡｓのｍ単原子層およびＩｎＡｓのｎ単原子層とから構成される超格子層の断面を簡略に示した図である。
【００２８】
この実施の形態では、Ｇａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ（ただし、ｘ，ｙは組成比であって、０＜ｘ＜１、０＜ｙ＜１）系材料からなる順構造ＨＥＭＴのキャリア供給層に、この発明が適用されている。以下、この実施の形態の構成について説明する。
【００２９】
図１に示すように、この実施の形態では、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板１０の上に、バッファ層１２、チャネル層１４、スペーサ層１６、この発明に係るキャリア供給層１８、およびコンタクト層２０を順次、ＭＢＥ法によりエピタキシャル成長させて積層する。その後に、ソース電極２２およびドレイン電極２６を、コンタクト層２０の上に、オーミック接合するように設ける。最後に、コンタクト層２０をキャリア供給層１８に届く深さ相当分だけエッチングする。そして、このエッチングにより露出したキャリア供給層１８の上に、ゲート電極２４をショットキー接合させるように設ける。
【００３０】
この構成例では、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板１０として、半絶縁性のＩｎＰ基板を用いている。バッファ層１２は、厚みが例えば５０００ÅのアンドープのＡｌ_y Ｉｎ_1-y Ａｓ混晶層である。チャネル層１４は、厚みが例えば５００ÅのアンドープのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。スペーサ層１６は、厚みが例えば１００ÅのアンドープのＡｌ_y Ｉｎ_1-y Ａｓ混晶層である。キャリア供給層１８は、ｍ単原子層のＡｌＡｓ層（（ＡｌＡｓ）_m 層と記す）とｎ単原子層のＩｎＡｓ層（（ＩｎＡｓ）_n 層と記す）とから構成される（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層（ｍ，ｎは正の数）である。そして、このキャリア供給層１８は、Ｎ型不純物、例えばＳｉが例えば１×１０¹⁸ｃｍ^-3で不純物濃度が均一になるようにドープされていて、厚みが例えば２０００Åである。コンタクト層２０は、キャリア供給層１８とヘテロ接合する例えばＳｉを３×１０¹⁸ｃｍ^-3ドープした厚みが例えば１０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。
【００３１】
周知の通り、Ａｌ_y Ｉｎ_1-y Ａｓの３元混晶よりも（ＡｌＡｓ）_m と（ＩｎＡｓ）_n とから構成される超格子構造の方が、原子充填率が高い。したがって、上述の構成によれば、熱処理においてエピ基板面およびまたはへき開面からＦが層内へ侵入し拡散するのを阻止できる。よって、熱処理を経ても、Ｎ型不純物としてのＳｉがドーパントとして安定に存在し、キャリア供給層内のキャリア濃度が変化しない。たがって、熱処理に影響されることなく、チャネル層１４内の２次元電子ガス濃度を安定化することができる。したがって、この発明に係る半導体装置は、その飽和特性およびピンチオフ特性等の電気特性が劣化することはない。
【００３２】
なお、この場合、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板をＩｎＰ基板とすると、ＩｎＰ基板に格子整合する組成比は、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の値となる。
【００３３】
ここで、（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層に対するＮ型不純物のドーピング方法、例えばここではＳｉのドーピング方法としては、（ＡｌＡｓ）_m 層および（ＩｎＡｓ）_n 層の層内で、Ｎ型不純物例えばＳｉを均一の濃度で分布させる方法（第１のドーピング例）が一般的である。しかし、（ＡｌＡｓ）_m 層のみに、この（ＡｌＡｓ）_m 層内での不純物濃度分布が均一になるようにする方法（第２のドーピング例）、あるいは（ＩｎＡｓ）_n 層のみに、この（ＩｎＡｓ）_n 層内での不純物濃度分布を均一にする方法（第３のドーピング例）も考えられる。
【００３４】
ここで、第３のドーピング例の場合は、以下のような特異な作用効果がある。一般的に、Ａｌ_y Ｉｎ_1-y Ａｓに対するドナー準位は、Ａｌ組成比ｙの増加とともに深くなり、特にエピタキシャル成長温度の低温域で高いキャリア濃度が得られないことが知られている。これはＡｌＩｎＡｓ中では、Ｎ型不純物原子がＤＸセンターと呼ばれる深い準位を形成するためと考えられている。そこで、（ＩｎＡｓ）_n 層のみにドーピングする方法を採用すれば、ドーピングされる（ＩｎＡｓ）_n 層内にＡｌが含まれていないため、ＤＸセンターの形成を防止することができる。なお、ＤＸセンターは、Ａｌ_y Ｉｎ_1-y ＡｓにおけるＡｌ組成比ｙの増加によって形成されるのであって、（ＩｎＡｓ）_n 層内での不純物濃度分布が均一であることとは無関係である。
【００３５】
また、上述したようなドーピング方法以外に、さらに以下の方法が考えられる。（ＡｌＡｓ）_m 層３０と（ＩｎＡｓ）_n 層３２との接合面たるヘテロ界面３６では、イオン半径の大きく異なるＡｌイオンとＩｎイオンが隣接して大きな隙間を生じ易すく、ここからＦが侵入する可能性がある。そこで、例えば、図２に示すように、Ｎ型不純物を、ここでは例えばＳｉを各（ＡｌＡｓ）_m 層３０および各（ＩｎＡｓ）_n 層３２のそれぞれの層内に中間層３４のように分布させる（第４のドーピング例）。このようにすれば、Ｎ型不純物、例えばＳｉが界面３６に露出しなくなる。すると、界面３６におけるＡｌイオンとＩｎイオンとの隣接によって生ずる原子間の隙間を通って、仮にＦが界面３６に侵入したとしても、ＦはＮ型不純物、例えばＳｉと接触し得ない。この場合、Ｎ型不純物、例えばＳｉは、Ｆが存在する可能性のある界面３６から、できる限り離れた位置に添加されている方がより確実にＦとの接触を避け得る。よって、中間層３４は、各（ＡｌＡｓ）_m 層３０および各（ＩｎＡｓ）_n 層３２のそれぞれの厚み方向の中心付近に偏在していることがより好ましい（第５のドーピング例）。
【００３６】
また、図３に示すように、Ｎ型不純物、例えばＳｉが、各（ＡｌＡｓ）_m 層３０のみのそれぞれの層内に中間層３４として分布している場合も考えられる（第６のドーピング例）。この場合、この中間層３４は、各（ＡｌＡｓ）_m 層３０のそれぞれの厚み方向の中心付近に偏在しているのがより好ましい（第７のドーピング例）。このようにすれば、Ｎ型不純物、例えばＳｉが両界面からより内方に隔離されるので、より確実にＳｉとＦとの接触を断たせることができる。
【００３７】
また、図４に示すように、Ｎ型不純物、例えばＳｉが、各（ＩｎＡｓ）_n 層３２のみのそれぞれの層内に中間層３４として分布している場合も考えられる（第８のドーピング例）。この各（ＩｎＡｓ）_n 層３２のみにドーピングする方法は、上述した説明と同様に、ＤＸセンターの形成を防止することができる。この場合、この中間層３４が、各（ＩｎＡｓ）_n 層３２のそれぞれの厚み方向の中心付近に偏在していることが好ましい（第９のドーピング例）。このようにすれば、Ｎ型不純物、例えばＳｉは、Ｆが存在する界面３６から更に離れた位置となり、Ｆとの接触をより確実に避けることができる。
【００３８】
また、図５に示すように、Ｎ型不純物、例えばＳｉが、各（ＡｌＡｓ）_m 層および各（ＩｎＡｓ）_n 層のそれぞれの層内にデルタドープされていても良い（第１０のドーピング例）。ここで、デルタドープとは、ドーパントだけの中間層と、この中間層を挟む両側層とを形成し、かつこの両側層がアンドープとなるようにするドーピングをいう。例えばＡｌＡｓへのデルタドープを例に説明すると、ある厚さだけＡｌＡｓをエピタキシャル成長させて、次にＡｌＡｓの成長をやめてＳｉのドーピングだけを行い、次にＳｉのドーピングをやめてＡｌＡｓをエピタキシャル成長させ続けることによって、ＡｌＡｓ層にＳｉだけの中間層が形成されることをいう。なお、デルタドープ層は、そもそも通常のドーピング層よりも、ドーパント濃度が高く、より薄い層として形成され得るので、両界面からより内方へ隔離させてＦとの接触を断たせることができる。この場合、Ｎ型不純物、例えばＳｉは、各（ＡｌＡｓ）_m 層および各（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされているのが好適である（第１１のドーピング例）。このようにすれば、Ｓｉが両界面からより内方に隔離されるので、より確実にＳｉとＦとの接触を断たせることができる。
【００３９】
また、図６に示すように、Ｎ型不純物、例えばＳｉが、各（ＡｌＡｓ）_m 層のみにそれぞれにデルタドープされている場合も考えられる（第１２のドーピング例）。この場合、Ｎ型不純物、例えばＳｉは、各（ＡｌＡｓ）_m 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされているのが好適である（第１３のドーピング例）。このようにすれば、Ｓｉが両界面からより内方に隔離されるので、より確実にＳｉとＦとの接触を断たせることができる。
【００４０】
また、図７に示すように、Ｎ型不純物、例えばＳｉが、各（ＩｎＡｓ）_n 層のみにそれぞれデルタドープされている場合も考えられる（第１４のドーピング例）。このようにすれば、既述したように、ＤＸセンターの形成を防止することができる。この場合、Ｎ型不純物、例えばＳｉは、各（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされているのが好適である（第１５のドーピング例）。このようにすれば、Ｓｉが両界面からより内方に隔離されるので、より確実にＳｉとＦとの接触を断たせることができる。
【００４１】
［第２の実施の形態］
図８を参照して、この発明を第２の実施の形態の逆構造高電子移動度トランジスタ（逆構造ＨＥＭＴ）の形成に適用した例につき説明する。図８は、この発明の第２の実施の形態を示す逆構造ＨＥＭＴの主要構造を示す断面図である。
【００４２】
この実施の形態では、Ｇａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ系材料からなる逆構造ＨＥＭＴのキャリア供給層に、この発明が適用されている。以下、この実施の形態の構成について説明する。
【００４３】
図８に示すように、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板４０の上に、バッファ層４２、この発明に係るキャリア供給層４４、スペーサ層４６、チャネル層４８、バリア層５０、およびコンタクト層５２を順次、ＭＢＥ法によりエピタキシャル成長させて積層する。その後、ソース電極５４およびドレイン電極５６を、コンタクト層５２の上に、オーミック接合するように設ける。さらにコンタクト層５２を、バリア層５０に届く深さ相当分だけエッチングする。そして、このエッチングにより露出したバリア層５０の上に、ゲート電極５８をショットキー接合するように設ける。
【００４４】
この構成例では、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板４０として、半絶縁性のＩｎＰ基板を用いている。バッファ層４２は、厚みが例えば１０００ÅのアンドープのＡｌ_y Ｉｎ_1-y Ａｓ混晶層である。キャリア供給層４４は、厚みが例えば１２０Åであって、Ｎ型不純物、例えばＳｉを例えば１×１０¹⁸ｃｍ^-3で不純物濃度が均一になるようにドープした（ＡｌＡｓ）_m 層と（ＩｎＡｓ）_n 層とから構成される（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層である。スペーサ層４６は、厚みが例えば３０ÅのアンドープのＡｌ_y Ｉｎ_1-y Ａｓ混晶層である。チャネル層４８は、厚みが例えば１００ÅのアンドープのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。バリア層５０は、厚みが例えば２００ÅのアンドープのＡｌ_y Ｉｎ_1-y Ａｓ混晶層である。コンタクト層５２は、例えばＳｉを３×１０¹⁸ｃｍ^-3ドープした厚みが例えば１０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。この場合、キャリア供給層４４に対するＳｉのドーピング方法は、第１の実施の形態で述べた第１乃至１５のドーピング例を適用することができ、同様の効果が期待できる。
【００４５】
このようにすれば、第１の実施の形態で述べた順構造ＨＥＭＴにおける超格子構造によるエピ基板表面およびへき開面からのＦの侵入・拡散を防止するという作用効果に加えて、キャリア供給層４４が基板４０とチャネル層４８の間に設けられているので、エピ基板表面からのＦの侵入に対してチャネル層４８が障壁となり、このためにＦの侵入をより確実に防止できるという作用効果がある。したがって、第１の実施の形態に示した場合よりも更に２次元電子ガス濃度を安定的に形成せしめることができる。これにより、第１の実施の形態に示した場合よりも飽和特性およびピンチオフ特性がより向上することが期待できる。
【００４６】
なお、ＦはＮ型キャリア供給層４４の基板４０から離れている側の表面領域から侵入してくるので、Ｎ型キャリア供給層４４は、Ｎ型キャリア供給層４４の少なくとも基板４０から離れている側の表面領域を超格子層で構成してあれば良い。
【００４７】
［第３の実施の形態］
図９を参照して、この発明を第３の実施の形態のダブルヘテロ接合半導体レーザダイオード（ＤＨ−ＬＤ）の形成に適用した例につき説明する。図９は、この発明の第３の実施の形態を示すＤＨ−ＬＤの主要構造を示す図である。
【００４８】
この実施の形態では、Ｇａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ系材料からなるＤＨ−ＬＤのＮ型クラッド層に、この発明が適用されている。以下、この実施の形態の構成について説明する。
【００４９】
図９において、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板６０の上に、バッファ層６２、この発明に係るＮ型クラッド層６４、活性層６６、Ｐ型クラッド層６８、コンタクト層７０を順次、ＭＢＥ法によりエピタキシャル成長させて積層する。その後、Ｎ型オーミック電極７２をＩｎＰ基板６０の下に、また、Ｐ型オーミック電極７４をコンタクト層７０の上にそれぞれ設ける。
【００５０】
この構成例では、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板６０として、３×１０¹⁸ｃｍ^-3のＳｉをドープしたＮ⁺ 型ＩｎＰ基板を用いている。バッファ層６２は、例えば３×１０¹⁸ｃｍ^-3のＳｉをドープした厚みが例えば２００ÅのＡｌ_y Ｉｎ_1-y Ａｓ混晶層である。Ｎ型クラッド層６４は、Ｎ型不純物、例えばＳｉが例えば１×１０¹⁸ｃｍ^-3で不純物濃度が均一になるようにドープされた、厚みが例えば１００００Åの（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層である。活性層６６は、アンドープの厚みが例えば１５００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。Ｐ型クラッド層６８は、例えば５×１０¹⁷ｃｍ^-3のベリリウム（Ｂｅ）をドープした厚みが例えば１００００Åの（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層である。コンタクト層７０は、例えば２×１０¹⁹ｃｍ^-3のＢｅをドープした厚みが例えば２０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。このように、この実施の形態では、ＤＨ−ＬＤ構造において、Ｇａ_x Ｉｎ_1-x Ａｓ混晶の活性層６６に対して、Ｓｉをドープした（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子のＮ型クラッド層６４を接合させた。このため、上述したように第１及び第２の実施の形態と同様に、ＦがＮ型クラッド層６４内に侵入・拡散できないのでＳｉと結合できず、ドーパントの不活性化が起きない。このため、注入した電流が低電流域でもレーザ発振に効率良く寄与し得る。 なお、ＩｎＰ基板に格子整合する組成比、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の値である。
【００５１】
この場合、Ｎ型クラッド層６４に対するＮ型不純物、例えばＳｉのドーピング方法は、第１の実施の形態において既に述べた第１乃至１５のドーピング例を適用することができ、同様の効果が得られる。
【００５２】
なお、ＦはＮ型クラッド層６４の基板６０から離れている側の表面領域から侵入してくるので、Ｎ型クラッド層６４は、Ｎ型クラッド層６４の少なくとも基板６０から離れている側の表面領域を超格子層で構成してあれば良い。
【００５３】
［第４の実施の形態］
図１０を参照して、この発明を第４の実施の形態のヘテロバイポーラトランジスタ（ＨＢＴ）の形成に適用した例につき説明する。図１０は、この発明の第４の実施の形態を示すＨＢＴの主要構造を示す図である。
【００５４】
この実施の形態では、Ｇａ_x Ｉｎ_1-x Ａｓ／Ａｌ_y Ｉｎ_1-y Ａｓ系材料からなるＨＢＴのＮ型エミッタ層に、この発明が適用されている。以下、この実施の形態の構成について説明する。
【００５５】
図１０において、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板８０の上に、コンタクト層８２、コレクタ層８４、ベース層８６、この発明に係るエミッタ層８８、コンタクト層９０、およびコンタクト層９２を順次、ＭＢＥ法によりエピタキシャル成長させて積層する。その後、エミッタ電極９４を、コンタクト層９２の上にオーミック接合するように設ける。次に、エミッタ電極を防護した状態で、コンタクト層９０，９２およびエミッタ層８８を、ベース層８６に届く深さまでエッチングする。そして、このエッチングにより露出したベース層８６の上に、ベース電極９６をショットキー接合するように設ける。最後にベース層８６およびコレクタ層８４を、コンタクト層８２に届く深さまでエッチングする。そして、このエッチングにより露出したコンタクト層８２の上に、コレクタ電極９８をオーミック接合するように設ける。
【００５６】
この構成例では、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板８０として、半絶縁性のＩｎＰ基板を用いている。Ｎ型コンタクトの層８２は、例えば３×１０¹⁸ｃｍ^-3のＳｉをドープした厚みが例えば８０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。Ｎ型コレクタ層８４は、例えば５×１０¹⁶ｃｍ^-3のＳｉをドープした厚みが５０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。Ｐ型べース層８６は、例えば５×１０¹⁸ｃｍ^-3のＢｅをドープした厚みが例えば１０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。Ｎ型エミッタ層８８は、Ｎ型不純物、例えばＳｉが例えば５×１０¹⁷ｃｍ^-3で不純物濃度が均一になるようにドープされた、厚みが例えば３０００Åの（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層である。Ｎ型コンタクト層９０は、例えば３×１０¹⁸ｃｍ^-3のＳｉをドープした厚みが例えば２００Åの（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層である。Ｎ型コンタクト層９２は、例えば３×１０¹⁸ｃｍ^-3のＳｉをドープした厚みが例えば２０００ÅのＧａ_x Ｉｎ_1-x Ａｓ混晶層である。
【００５７】
このように、この実施の形態に係るＨＢＴは、ＨＢＴのＮ型コンタクト層９０およびＮ型エミッタ層８８に、Ｓｉをドープした（ＡｌＡｓ）_m （ＩｎＡｓ）_n 超格子層を適用している。Ｆは超格子層によりＮ型エミッタ層８８内に侵入・拡散できないため、欠陥準位の原因となるＦとＳｉの結合物である不活性不純物は形成されない。このため、再結合電流が減り、コレクタ電流密度が低い領域でも電流増幅が可能となる。したがって、この実施の形態では、第１乃至３の実施の形態と同様に、ＨＢＴの電気特性の劣化を防止する効果の他に、エミッタ接地電流増幅率がコレクタ電流によらず一定であるので、低電流域での増幅率において優れている。
【００５８】
なお、ＩｎＰ基板に格子整合する組成比は、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，ｎ＝４．０の値である。
【００５９】
この場合、エミッタ層に対するＮ型不純物、例えばＳｉのドーピング方法は、第１の実施の形態において既に述べた第１乃至１５のドーピング例を適用することができ、同様の効果が得られる。
【００６０】
なお、ＦはＮ型エミッタ層８８の基板８０から離れている側の表面領域から侵入するので、Ｎ型エミッタ層８８は、Ｎ型エミッタ層８８の少なくとも基板８０から離れている側の表面領域が超格子層で構成されていれば良い。
【００６１】
なお、第１乃至４の実施の形態において、Ｎ型不純物として、Ｓｉを用いて説明してきたが、Ｓｎ（スズ）でも良い。
【００６２】
また、第１乃至４の実施の形態において、化合物半導体基板、ここではIII −Ｖ族化合物半導体基板にＩｎＰ基板を用いてきたが、ＧａＡｓ基板を用いても良い。
【００６３】
また、第１乃至４の実施の形態において適用した超格子層の代わりに、ＩｎＰ基板に対して歪ませるように組成比ｘ，ｙ、層厚ｍ，ｎを変化させて歪超格子層を適用しても良い。
【００６４】
また、第１乃至４の実施の形態において、これら半導体装置をＭＢＥ法で製作しているが、ＭＢＥ法に限らず、その他の薄膜積層法でも良い。
【００６５】
【発明の効果】
上述した説明から明らかなように、この発明によれば、Ａｌ_y Ｉｎ_1-y Ａｓ層に、超格子層を適用したので、熱処理を経ても、エピ基板表面およびまたはへき開面からのＦの侵入を阻止できる。よって、Ｎ型不純物はドーパントとして安定に存在することができ、キャリア濃度は変化しない。よって、半導体装置の電気的特性の劣化を防止することができる。
【００６６】
また、超格子層に、Ｎ型不純物を中間層が形成されるようにドープしたので、Ｎ型不純物は界面から侵入したＦとも結合せず、より確実にＮ型不純物を活性状態に保てる。
【００６７】
また、超格子層に、Ｎ型不純物をデルタドープしたので、さらに確実にＮ型不純物を活性状態に保てる。
【００６８】
また、超格子層において、（ＩｎＡｓ）_n 層のみにＮ型不純物をドープしたので、ＤＸセンターの形成を防止できる。
【００６９】
また、順構造高電子移動度トランジスタのＮ型キャリア層を、超格子層としたので、熱処理を経ても順構造高電子移動度トランジスタの特性の劣化は生じない。
【００７０】
また、逆構造高電子移動度トランジスタのＮ型キャリア層を、超格子層としたので、順構造高電子移動度トランジスタの場合の効果に加えて、チャネル層が障壁となってＦの侵入をより効果的に阻止できる。
【００７１】
また、ダブルヘテロ接合半導体レーザダイオードのＮ型クラッド層を超格子層としたので、電気的特性の劣化を防止する効果の他に、しきい値の低減、発振効率の向上などの効果が期待できる。
【００７２】
また、ヘテロバイポーラトランジスタのＮ型エミッタ層を超格子層としたので、エミッタ接地電流の増幅率がコレクタ電流によらず一定となり、低電流域での増幅率が向上する。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の順構造ＨＥＭＴの構造を説明するために供する構成図である。
【図２】この発明の第１の実施の形態の順構造ＨＥＭＴにおけるＮ型キャリア供給層に対するドーピングの第４例を示す断面図である。
【図３】この発明の第１の実施の形態の順構造ＨＥＭＴにおけるＮ型キャリア供給層に対するドーピングの第６例を示す断面図である。
【図４】この発明の第１の実施の形態の順構造ＨＥＭＴにおけるＮ型キャリア供給層に対するドーピングの第８例を示す断面図である。
【図５】この発明の第１の実施の形態の順構造ＨＥＭＴにおけるＮ型キャリア供給層に対するドーピングの第１０例を示す断面図である。
【図６】この発明の第１の実施の形態の順構造ＨＥＭＴにおけるＮ型キャリア供給層に対するドーピングの第１２例を示す断面図である。
【図７】この発明の第１の実施の形態の順構造ＨＥＭＴにおけるＮ型キャリア供給層に対するドーピングの第１４例を示す断面図である。
【図８】この発明の第２の実施の形態の逆構造ＨＥＭＴの構造を説明するために供する構成図である。
【図９】この発明の第３の実施の形態のＨＤ−ＬＤの構造を説明するために供する構成図である。
【図１０】この発明の第４の実施の形態のＨＢＴの構造を説明するために供する構成図である。
【符号の説明】
１０：半絶縁性ＩｎＰ基板
１２：アンドープＡｌ_y Ｉｎ_1-y Ａｓバッファ層
１４：アンドープＧａ_x Ｉｎ_1-x Ａｓチャネル層
１６：アンドープＡｌ_y Ｉｎ_1-y Ａｓスペーサ層
１８：Ｎ−（ＡｌＡｓ）_m （ＩｎＡｓ）_n キャリア供給層
２０：Ｎ⁺ −Ｇａ_x Ｉｎ_1-x Ａｓコンタクト層
２２、５４：ソース電極
２４、５８：ゲート電極
２６、５６：ドレイン電極
３０：ｍ単原子層のＡｌＡｓ超格子層
３２：ｎ単原子層のＩｎＡｓ超格子層
３４：Ｎ型不純物がドープされた中間層
３６：ヘテロ界面
３８：デルタドープ
４０：半絶縁性ＩｎＰ基板
４２：アンドープＡｌ_y Ｉｎ_1-y Ａｓバッファ層
４４：Ｎ−（ＡｌＡｓ）_m （ＩｎＡｓ）_n キャリア供給層
４６：アンドープＡｌ_y Ｉｎ_1-y Ａｓスペーサ層
４８：アンドープＧａ_x Ｉｎ_1-x Ａｓチャネル層
５０：アンドープＡｌ_y Ｉｎ_1-y Ａｓバリア層
５２：Ｎ⁺ −Ｇａ_x Ｉｎ_1-x Ａｓコンタクト層
６０：Ｎ⁺ 型ＩｎＰ基板
６２：Ｎ−Ａｌ_y Ｉｎ_1-y Ａｓバッファ層
６４：Ｎ−（ＡｌＡｓ）_m （ＩｎＡｓ）_n クラッド層
６６：アンドープＧａ_x Ｉｎ_1-x Ａｓ活性層
６８：Ｐ−（ＡｌＡｓ）_m （ＩｎＡｓ）_n クラッド層
７０：Ｐ−Ｇａ_x Ｉｎ_1-x Ａｓコンタクト層
７２：Ｎ型オーミック電極
７４：Ｐ型オーミック電極
８０：半絶縁性ＩｎＰ基板
８２：Ｎ−Ｇａ_x Ｉｎ_1-x Ａｓコンタクト層
８４：Ｎ−Ｇａ_x Ｉｎ_1-x Ａｓコレクタ層
８６：Ｐ−Ｇａ_x Ｉｎ_1-x Ａｓベース層
８８：Ｎ−（ＡｌＡｓ）_m （ＩｎＡｓ）_n エミッタ層
９０：Ｎ−（ＡｌＡｓ）_m （ＩｎＡｓ）_n コンタクト層
９２：Ｎ−Ｇａ_x Ｉｎ_1-x Ａｓコンタクト層
９４：エミッタ電極
９６：ベース電極
９８：コレクタ電極

Claims (15)

1. 半導体基板の上側に積層された、Ｇａ_x Ｉｎ_1-x Ａｓ層とＡｌ_y Ｉｎ_1-y Ａｓ層（ただし、ｘおよびｙは組成比であって０＜ｘ＜１，および０＜ｙ＜１を満足する正の数）とのヘテロ接合層を有する半導体装置において、
   前記Ａｌ_y Ｉｎ_1-y Ａｓ層をｍ層の単原子層からなるＡｌＡｓ層（（ＡｌＡｓ）_m 層と記す。ただし、ｍは正の数）とｎ層の単原子層からなるＩｎＡｓ層（（ＩｎＡｓ）_n 層と記す。ただし、ｎは正の数）とから構成される、超格子層とし、かつ、前記超格子層は、Ｎ型不純物としてのＳｉ或いはＳｎが前記（ＡｌＡｓ）_m 層及び前記（ＩｎＡｓ）_n 層の少なくとも一方の層内に中間層としてドープされていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記Ａｌ_y Ｉｎ_1-y Ａｓ層を前記超格子層としたとき、前記半導体基板をＩｎＰ基板とし、かつ、前記組成比を、ｘ＝０．４７，ｙ＝０．４８，ｍ＝３．６，およびｎ＝４．０の値としたことを特徴とする半導体装置。
3. 請求項１に記載の半導体装置において、
   前記半導体基板をＧａＡｓ基板としたことを特徴とする半導体装置。
4. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記中間層は、各前記（ＡｌＡｓ）_m 層および各前記（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在していることを特徴とする半導体装置。
5. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記中間層は、各前記（ＡｌＡｓ）_m 層のそれぞれの厚み方向の中心付近に偏在していることを特徴とする半導体装置。
6. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記中間層は、各前記（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在していることを特徴とする半導体装置。
7. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記中間層は、前記Ｎ型不純物が各前記（ＡｌＡｓ）_m 層および各前記（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされている層であることを特徴とする半導体装置。
8. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記中間層は、前記Ｎ型不純物が各前記（ＡｌＡｓ）_m 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされている層であることを特徴とする半導体装置。
9. 請求項１〜３のいずれか一項に記載の半導体装置において、
   前記中間層は、前記Ｎ型不純物が各前記（ＩｎＡｓ）_n 層のそれぞれの厚み方向の中心付近に偏在させてデルタドープされている層であることを特徴とする半導体装置。
10. 請求項１乃至９のいずれかに記載の半導体装置を高電子移動度トランジスタとするとき、該高電子移動度トランジスタのためのＮ型キャリア供給層を具え、該キャリア供給層の、少なくとも前記基板から離れている側の表面領域を、前記超格子層で構成してあることを特徴とする半導体装置。
11. 請求項１０に記載の半導体装置を、前記基板と前記キャリア供給層との間にチャネル層を有する順構造高電子移動度トランジスタとすることを特徴とする半導体装置。
12. 請求項１０に記載の半導体装置を、前記キャリア供給層を中心として前記基板とは反対側にチャネル層を有する逆構造高電子移動度トランジスタとすることを特徴とする半導体装置。
13. 請求項１乃至９のいずれかに記載の半導体装置をダブルヘテロ接合半導体レーザダイオードとするとき、該ダブルヘテロ接合半導体レーザダイオードのための、Ｎ型クラッド層を具え、該クラッド層の、少なくとも前記基板から離れている側の表面領域を、前記超格子層で構成してあることを特徴とする半導体装置。
14. 請求項１乃至９のいずれかに記載の半導体装置をヘテロ接合バイポーラトランジスタとするとき、該ヘテロ接合バイポーラトランジスタのための、Ｎ型エミッタ層を具え、該エミッタ層の、少なくとも前記基板から離れている側の表面領域を、前記超格子層で構成してあることを特徴とする半導体装置。
15. 請求項１３または１４に記載の半導体装置において、
    前記ヘテロ接合層は、ＭＢＥ法によって形成された層としたことを特徴とする半導体装置。

Images