JPH06151850A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH06151850A JPH06151850A JP4295763A JP29576392A JPH06151850A JP H06151850 A JPH06151850 A JP H06151850A JP 4295763 A JP4295763 A JP 4295763A JP 29576392 A JP29576392 A JP 29576392A JP H06151850 A JPH06151850 A JP H06151850A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- insulating
- active layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜中に発生した伝導電子や正孔を半導体
活性層側に拡散させないようにし、ＯＦＦ状態時の電流
を低減させた薄膜トランジスタを提供する。 【構成】 半導体活性層が、それぞれ異なる禁制帯幅を
有する第１絶縁膜及びその外側に形成された第２絶縁膜
の少なくとも２層からなる一対の絶縁膜間に挟持された
薄膜トランジスタであり、該第１絶縁膜は該第２絶縁膜
より広い禁制帯幅を有している。
活性層側に拡散させないようにし、ＯＦＦ状態時の電流
を低減させた薄膜トランジスタを提供する。 【構成】 半導体活性層が、それぞれ異なる禁制帯幅を
有する第１絶縁膜及びその外側に形成された第２絶縁膜
の少なくとも２層からなる一対の絶縁膜間に挟持された
薄膜トランジスタであり、該第１絶縁膜は該第２絶縁膜
より広い禁制帯幅を有している。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイやイ
メージセンサー等にスイッチ素子として用いられる薄膜
トランジスタ（以下「ＴＦＴ」と略称する）に関し、特
にＸ線あるいは放射線等の高エネルギー粒子（以下「高
エネルギー粒子」と略称する）の照射に対して低感度の
ＴＦＴに関する。
メージセンサー等にスイッチ素子として用いられる薄膜
トランジスタ（以下「ＴＦＴ」と略称する）に関し、特
にＸ線あるいは放射線等の高エネルギー粒子（以下「高
エネルギー粒子」と略称する）の照射に対して低感度の
ＴＦＴに関する。
【０００２】
【従来の技術】従来のＴＦＴの代表的な構造を図６ない
し図８に示す。（１０１），（１１１）及び（１２１）
はガラス基板、（１０２），（１１２）及び（１２２）
はゲート電極、（１０３），（１１３）及び（１２３）
はゲート絶縁膜、（１０４），（１１４）及び（１２
４）は半導体活性層、（１０５），（１１５）及び（１
２５）はオーミックコンタクト層、（１０６），（１１
６）及び（１２６）はソース・ドレイン層、（１０
７），（１１７）は保護絶縁膜、（１０８），（１１
８）はバックゲート電極、（１１９）はバック絶縁膜、
（１１０），（１２０）及び（１３０）はソース・ドレ
イン配線である。
し図８に示す。（１０１），（１１１）及び（１２１）
はガラス基板、（１０２），（１１２）及び（１２２）
はゲート電極、（１０３），（１１３）及び（１２３）
はゲート絶縁膜、（１０４），（１１４）及び（１２
４）は半導体活性層、（１０５），（１１５）及び（１
２５）はオーミックコンタクト層、（１０６），（１１
６）及び（１２６）はソース・ドレイン層、（１０
７），（１１７）は保護絶縁膜、（１０８），（１１
８）はバックゲート電極、（１１９）はバック絶縁膜、
（１１０），（１２０）及び（１３０）はソース・ドレ
イン配線である。
【０００３】このうち、図６及び図７に示すＴＦＴは、
ゲート電極（１０２），（１１２）がそれぞれ底部に形
成されていることから「ボトムゲート型」、図８のＴＦ
Ｔはゲート電極（１２２）が上方に形成されていること
から「トップゲート型」と呼ばれる。
ゲート電極（１０２），（１１２）がそれぞれ底部に形
成されていることから「ボトムゲート型」、図８のＴＦ
Ｔはゲート電極（１２２）が上方に形成されていること
から「トップゲート型」と呼ばれる。
【０００４】また、図６のＴＦＴと図７のＴＦＴとは、
チャネルの形成方法が異なる。すなわち、図６のＴＦＴ
はエッチングにより形成され、図７のＴＦＴはバック絶
縁膜（１１９）によりチャネルが形成されている。
チャネルの形成方法が異なる。すなわち、図６のＴＦＴ
はエッチングにより形成され、図７のＴＦＴはバック絶
縁膜（１１９）によりチャネルが形成されている。
【０００５】ＴＦＴは、ゲート電極／ゲート絶縁膜／活
性層／絶縁物を積層してなる半導体構造で、ゲート電極
に電圧を印加することにより、ゲート絶縁膜と活性層と
の界面近傍の活性層内にキャリアが誘起され、電流がソ
ース・ドレイン電極間を流れるＯＮ状態となる。ＯＮ状
態時の電流は、キャリア密度とキャリアの移動度によっ
て決定される。一方、ゲート電極に電圧が印加されない
ＯＦＦ状態のソース・ドレイン電極間を流れる電流は、
主に活性層の抵抗値で決まる。
性層／絶縁物を積層してなる半導体構造で、ゲート電極
に電圧を印加することにより、ゲート絶縁膜と活性層と
の界面近傍の活性層内にキャリアが誘起され、電流がソ
ース・ドレイン電極間を流れるＯＮ状態となる。ＯＮ状
態時の電流は、キャリア密度とキャリアの移動度によっ
て決定される。一方、ゲート電極に電圧が印加されない
ＯＦＦ状態のソース・ドレイン電極間を流れる電流は、
主に活性層の抵抗値で決まる。
【０００６】前述の図６ないし図８に示した３種の構造
は、それぞれ電極の配置等に多少の差異はあるものの、
活性層を絶縁膜で挟み込んでいるという構造において共
通している。
は、それぞれ電極の配置等に多少の差異はあるものの、
活性層を絶縁膜で挟み込んでいるという構造において共
通している。
【０００７】
【発明が解決しようとする課題】ＴＦＴの特性は、ＯＮ
状態時の電流とＯＦＦ状態時の電流との比が大きいこと
が要求される。ＯＮ状態時の電流の増大は、ゲート絶縁
膜や活性層の膜質改善によってなされてきた。他方、Ｏ
ＦＦ状態時の電流を低減させるためには、活性層の膜厚
を薄くして抵抗値をできるだけ大きくしていた。
状態時の電流とＯＦＦ状態時の電流との比が大きいこと
が要求される。ＯＮ状態時の電流の増大は、ゲート絶縁
膜や活性層の膜質改善によってなされてきた。他方、Ｏ
ＦＦ状態時の電流を低減させるためには、活性層の膜厚
を薄くして抵抗値をできるだけ大きくしていた。
【０００８】しかしながら、上述した従来のＴＦＴで
は、高エネルギー粒子の照射によってＯＦＦ状態時の電
流が増加する問題があった。図９に、Ｘ線照射によるＴ
ＦＴのゲート電極に対するソース・ドレイン電極間の電
流変化を示す。図９において、（１４１）は線量率１０
ｍＲ／ｍｉｎのＸ線を照射した際のＴＦＴのゲート電圧
とドレイン電流の関係、（１４２）はＸ線非照射時にお
けるＴＦＴのゲート電圧とドレイン電流の関係を示して
いる。この現象を図１０により説明する。図１０は、図
６のＴＦＴのフラットバンド状態におけるエネルギーバ
ンド図である。同図において、（１５１）はバックゲー
ト電極、（１５２）は保護絶縁膜、（１５３）は活性
層、（１５４）はゲート絶縁膜、（１５５）はゲート電
極、（１５６）は正孔、（１５７）は伝導電子、そして
（１５８）はエネルギーｈνを有する高エネルギー粒子
である。高エネルギー粒子（１５８）のエネルギーｈν
は、保護絶縁膜（１５２）、ゲート絶縁膜（１５４）の
禁制帯幅に比べて十分大きいため、前記両絶縁膜の価電
子帯の電子を伝導帯にまで叩き上げ、電子−正孔対を作
ることが可能である。従って、前記電子−正孔対が拡散
して活性層（１５３）の伝導帯（価電子帯）に達するこ
とにより、ＯＦＦ状態時の電流が増大している。
は、高エネルギー粒子の照射によってＯＦＦ状態時の電
流が増加する問題があった。図９に、Ｘ線照射によるＴ
ＦＴのゲート電極に対するソース・ドレイン電極間の電
流変化を示す。図９において、（１４１）は線量率１０
ｍＲ／ｍｉｎのＸ線を照射した際のＴＦＴのゲート電圧
とドレイン電流の関係、（１４２）はＸ線非照射時にお
けるＴＦＴのゲート電圧とドレイン電流の関係を示して
いる。この現象を図１０により説明する。図１０は、図
６のＴＦＴのフラットバンド状態におけるエネルギーバ
ンド図である。同図において、（１５１）はバックゲー
ト電極、（１５２）は保護絶縁膜、（１５３）は活性
層、（１５４）はゲート絶縁膜、（１５５）はゲート電
極、（１５６）は正孔、（１５７）は伝導電子、そして
（１５８）はエネルギーｈνを有する高エネルギー粒子
である。高エネルギー粒子（１５８）のエネルギーｈν
は、保護絶縁膜（１５２）、ゲート絶縁膜（１５４）の
禁制帯幅に比べて十分大きいため、前記両絶縁膜の価電
子帯の電子を伝導帯にまで叩き上げ、電子−正孔対を作
ることが可能である。従って、前記電子−正孔対が拡散
して活性層（１５３）の伝導帯（価電子帯）に達するこ
とにより、ＯＦＦ状態時の電流が増大している。
【０００９】また、従来のＴＦＴ構造では活性層の膜厚
に比較して絶縁膜の膜厚が大きいため、高エネルギー粒
子によって伝導電子が発生する確率を無視できない。こ
のような問題は、例えば宇宙空間での使用やＸ線像の直
接撮像等の場合に顕著である。
に比較して絶縁膜の膜厚が大きいため、高エネルギー粒
子によって伝導電子が発生する確率を無視できない。こ
のような問題は、例えば宇宙空間での使用やＸ線像の直
接撮像等の場合に顕著である。
【００１０】本発明は、かかる従来の問題点を解決する
ためになされたもので、絶縁膜中に発生した伝導電子や
正孔を活性層側に拡散させないようにし、ＯＦＦ状態時
の電流を低減させたＴＦＴを提供することを目的とす
る。
ためになされたもので、絶縁膜中に発生した伝導電子や
正孔を活性層側に拡散させないようにし、ＯＦＦ状態時
の電流を低減させたＴＦＴを提供することを目的とす
る。
【００１１】
【課題を解決するための手段】すなわち本発明は、半導
体活性層が、それぞれ異なる禁制帯幅を有する第１絶縁
膜及びその外側に形成された第２絶縁膜の少なくとも２
層からなる一対の絶縁膜間に挟持されたＴＦＴであっ
て、該第１絶縁膜が該第２絶縁膜より広い禁制帯幅を有
することを特徴とするＴＦＴである。
体活性層が、それぞれ異なる禁制帯幅を有する第１絶縁
膜及びその外側に形成された第２絶縁膜の少なくとも２
層からなる一対の絶縁膜間に挟持されたＴＦＴであっ
て、該第１絶縁膜が該第２絶縁膜より広い禁制帯幅を有
することを特徴とするＴＦＴである。
【００１２】本発明において、前記第１絶縁膜は、膜厚
が薄い程、伝導電子や正孔の発生を少なくできるので好
ましい。しかしながら、膜厚が１ｎｍ未満の場合には絶
縁膜の均一性を得にくくなる。このため、前記第１絶縁
膜の膜厚は１ｎｍ以上とするのが好ましい。また、前記
第１絶縁膜は、その膜厚を絶縁膜全体の膜厚の１／４以
下とするのが好ましい。このような前記第１絶縁膜とし
ては、例えばＳｉＯ2、Ａｌ2Ｏ3等の禁制帯幅の広い絶
縁物を用いることができる。なお、前記絶縁膜が２層か
らなる場合、第２絶縁膜は半導体活性層と反対側に設け
られる。
が薄い程、伝導電子や正孔の発生を少なくできるので好
ましい。しかしながら、膜厚が１ｎｍ未満の場合には絶
縁膜の均一性を得にくくなる。このため、前記第１絶縁
膜の膜厚は１ｎｍ以上とするのが好ましい。また、前記
第１絶縁膜は、その膜厚を絶縁膜全体の膜厚の１／４以
下とするのが好ましい。このような前記第１絶縁膜とし
ては、例えばＳｉＯ2、Ａｌ2Ｏ3等の禁制帯幅の広い絶
縁物を用いることができる。なお、前記絶縁膜が２層か
らなる場合、第２絶縁膜は半導体活性層と反対側に設け
られる。
【００１３】また、第１絶縁膜と半導体活性層の間に良
好な絶縁膜界面状態を得るため、前記第１絶縁膜と前記
半導体活性層間に第３絶縁膜を設けることもできる。こ
の場合、前記第３絶縁膜の膜厚は前記絶縁膜全体の膜厚
の１／４以下とするのが好ましく、薄くすることで伝導
電子や正孔の発生をより少なくすることができる。ま
た、従来より非晶質シリコン膜（ＳｉＯ2）と非晶質窒
化珪素膜（Ｓｉ3Ｎ4）間においては良好な界面を得られ
ることが知られている。このため、本発明において前記
半導体活性層として非晶質シリコン膜（ＳｉＯ2）を用
いた場合には、第３絶縁膜として窒化珪素膜（Ｓｉ
3Ｎ4）を用いることが好ましい。
好な絶縁膜界面状態を得るため、前記第１絶縁膜と前記
半導体活性層間に第３絶縁膜を設けることもできる。こ
の場合、前記第３絶縁膜の膜厚は前記絶縁膜全体の膜厚
の１／４以下とするのが好ましく、薄くすることで伝導
電子や正孔の発生をより少なくすることができる。ま
た、従来より非晶質シリコン膜（ＳｉＯ2）と非晶質窒
化珪素膜（Ｓｉ3Ｎ4）間においては良好な界面を得られ
ることが知られている。このため、本発明において前記
半導体活性層として非晶質シリコン膜（ＳｉＯ2）を用
いた場合には、第３絶縁膜として窒化珪素膜（Ｓｉ
3Ｎ4）を用いることが好ましい。
【００１４】また、前記第２絶縁膜の外側に任意の禁制
帯幅を有する第４絶縁膜を設けることも可能である。
帯幅を有する第４絶縁膜を設けることも可能である。
【００１５】以下に、代表的な絶縁物の禁制帯幅を挙げ
る。（単位：ｅＶ） ＳｉＯ2 ； ８．０ ＳｒＯ ； ５．８ Ｃ（ダイヤモンド）； ５．４７ Ａｌ2Ｏ3 ； ＞５．０ Ｓｉ3Ｎ4 ； ５．０ Ｇａ2Ｏ3 ； ４．４ ＧａＮ ； ３．４ ＺｎＯ ； ３．２ ＴｉＯ2 ； ３．０ また、各絶縁膜の層構成の組み合わせを例示する。
る。（単位：ｅＶ） ＳｉＯ2 ； ８．０ ＳｒＯ ； ５．８ Ｃ（ダイヤモンド）； ５．４７ Ａｌ2Ｏ3 ； ＞５．０ Ｓｉ3Ｎ4 ； ５．０ Ｇａ2Ｏ3 ； ４．４ ＧａＮ ； ３．４ ＺｎＯ ； ３．２ ＴｉＯ2 ； ３．０ また、各絶縁膜の層構成の組み合わせを例示する。
【００１６】
【表１】
【００１７】
【作用】本発明のＴＦＴは、禁制帯幅の異なる少なくと
も２層からなる絶縁膜で半導体活性層を挟んでおり、該
絶縁膜のうち半導体活性層に近い層が広い禁制帯幅を有
しているので、高エネルギー粒子によって絶縁膜中に生
じた伝導電子や正孔が半導体活性層側に拡散することを
確実に防止し、高エネルギー粒子照射によるＴＦＴ特性
へ及ぼす悪影響を低減することができる。
も２層からなる絶縁膜で半導体活性層を挟んでおり、該
絶縁膜のうち半導体活性層に近い層が広い禁制帯幅を有
しているので、高エネルギー粒子によって絶縁膜中に生
じた伝導電子や正孔が半導体活性層側に拡散することを
確実に防止し、高エネルギー粒子照射によるＴＦＴ特性
へ及ぼす悪影響を低減することができる。
【００１８】
【実施例】 （実施例１）ガラス基板（１）上に厚さ５０ｎｍのＣｒ
をスパッタリング法により成膜し、パターニングしてゲ
ート電極（２）を形成し（図３（ａ））、その上に厚さ
５００ｎｍの非晶質窒化珪素（Ｓｉ3Ｎ4）膜のゲート絶
縁膜（第２絶縁膜）（３）、前記ゲート絶縁膜（第２絶
縁膜）（３）より禁制帯幅が広く、厚さ１０ｎｍの非晶
質二酸化珪素（ＳｉＯ2）膜の第１絶縁膜（１１）をス
パッタリング法で形成し、さらに前記第１絶縁膜（１
１）より禁制帯幅が狭く、厚さ１０ｎｍの非晶質窒化珪
素（Ｓｉ3Ｎ4）膜の第３絶縁膜（１２）、厚さ１００ｎ
ｍの非晶質珪素（Ｓｉ）膜の半導体活性層（４）、厚さ
２０ｎｍのリン添加非晶質珪素膜をプラズマＣＶＤ法で
成膜した。さらに、厚さ３００ｎｍのＣｒをスパッタリ
ング法で成膜した（同図（ｂ））。その後、前記Ｃｒ膜
をパターニングし、さらに前記リン添加非晶質珪素膜を
エッチングしてソース・ドレイン層（６）とオーミック
コンタクト層（５）とを形成した（同図（ｃ））。
をスパッタリング法により成膜し、パターニングしてゲ
ート電極（２）を形成し（図３（ａ））、その上に厚さ
５００ｎｍの非晶質窒化珪素（Ｓｉ3Ｎ4）膜のゲート絶
縁膜（第２絶縁膜）（３）、前記ゲート絶縁膜（第２絶
縁膜）（３）より禁制帯幅が広く、厚さ１０ｎｍの非晶
質二酸化珪素（ＳｉＯ2）膜の第１絶縁膜（１１）をス
パッタリング法で形成し、さらに前記第１絶縁膜（１
１）より禁制帯幅が狭く、厚さ１０ｎｍの非晶質窒化珪
素（Ｓｉ3Ｎ4）膜の第３絶縁膜（１２）、厚さ１００ｎ
ｍの非晶質珪素（Ｓｉ）膜の半導体活性層（４）、厚さ
２０ｎｍのリン添加非晶質珪素膜をプラズマＣＶＤ法で
成膜した。さらに、厚さ３００ｎｍのＣｒをスパッタリ
ング法で成膜した（同図（ｂ））。その後、前記Ｃｒ膜
をパターニングし、さらに前記リン添加非晶質珪素膜を
エッチングしてソース・ドレイン層（６）とオーミック
コンタクト層（５）とを形成した（同図（ｃ））。
【００１９】次に、厚さ１０ｎｍの非晶質窒化珪素（Ｓ
ｉ3Ｎ4）膜、厚さ１０ｎｍの非晶質二酸化珪素（ＳｉＯ
2）膜、厚さ５００ｎｍの非晶質窒化珪素（Ｓｉ3Ｎ4）
膜を、前記ソース・ドレイン層（６）と露出している半
導体活性層（４）上にプラズマＣＶＤ法で連続成膜した
（同図（ｄ））。その後、保護絶縁層（第２絶縁膜）
（７）、第１絶縁膜（１４）、第３絶縁膜（１３）の３
層からなる保護絶縁膜をパターニングし、最後にＡｌ膜
をスパッタリング法で成膜し、前記Ａｌ膜をパターニン
グしてバックゲート電極（８）及びソース・ドレイン配
線（９）を形成した（同図（ｅ））。
ｉ3Ｎ4）膜、厚さ１０ｎｍの非晶質二酸化珪素（ＳｉＯ
2）膜、厚さ５００ｎｍの非晶質窒化珪素（Ｓｉ3Ｎ4）
膜を、前記ソース・ドレイン層（６）と露出している半
導体活性層（４）上にプラズマＣＶＤ法で連続成膜した
（同図（ｄ））。その後、保護絶縁層（第２絶縁膜）
（７）、第１絶縁膜（１４）、第３絶縁膜（１３）の３
層からなる保護絶縁膜をパターニングし、最後にＡｌ膜
をスパッタリング法で成膜し、前記Ａｌ膜をパターニン
グしてバックゲート電極（８）及びソース・ドレイン配
線（９）を形成した（同図（ｅ））。
【００２０】このように形成したＴＦＴを図１に示す。
また、図１のＴＦＴのフラットバンド状態を図２のエネ
ルギーバンド図で説明する。図２において、（２Ａ）は
保護絶縁層であって第２絶縁膜（２２），第１絶縁膜
（２５）及び第３絶縁膜（２６）の３層からなる。ま
た、（２Ｂ）はゲート絶縁層であって第２絶縁膜（２
３），第３絶縁膜（２７）及び第１絶縁膜（２８）の３
層からなる。さらに、（２１）はバックゲート電極、
（２９）は半導体活性層、（２４）はゲート電極、（３
１）は正孔、（３２）は伝導電子、そして（３３）はエ
ネルギーｈνを有する高エネルギー粒子である。
また、図１のＴＦＴのフラットバンド状態を図２のエネ
ルギーバンド図で説明する。図２において、（２Ａ）は
保護絶縁層であって第２絶縁膜（２２），第１絶縁膜
（２５）及び第３絶縁膜（２６）の３層からなる。ま
た、（２Ｂ）はゲート絶縁層であって第２絶縁膜（２
３），第３絶縁膜（２７）及び第１絶縁膜（２８）の３
層からなる。さらに、（２１）はバックゲート電極、
（２９）は半導体活性層、（２４）はゲート電極、（３
１）は正孔、（３２）は伝導電子、そして（３３）はエ
ネルギーｈνを有する高エネルギー粒子である。
【００２１】外部からＴＦＴにエネルギーｈνを及ぼす
と、第２絶縁膜（２２），（２３）において伝導電子
（３２）及び正孔（３１）は、それぞれ半導体活性層
（２９）に向かって拡散しようとするが、禁制帯幅の広
い第１絶縁膜（２５），（２８）の存在により拡散する
ことができない。
と、第２絶縁膜（２２），（２３）において伝導電子
（３２）及び正孔（３１）は、それぞれ半導体活性層
（２９）に向かって拡散しようとするが、禁制帯幅の広
い第１絶縁膜（２５），（２８）の存在により拡散する
ことができない。
【００２２】一方、第１絶縁膜（２５），（２８）及び
第３絶縁膜（２６），（２７）において発生した電子−
正孔対は、拡散して半導体活性層（２９）の伝導帯に達
することができる。しかしながら、実際には第１絶縁膜
（２５），（２８）及び第３絶縁膜（２６），（２７）
の膜厚は、第２絶縁膜（２２），（２３）の膜厚に比較
して非常に小さいので、高エネルギー粒子（３３）によ
って発生した伝導電子（３２）及び正孔（３１）の大部
分が半導体活性層（２９）に向かって拡散せず、この結
果高エネルギー粒子（３３）の照射によるＯＦＦ状態時
の電流増加を抑制することができる。
第３絶縁膜（２６），（２７）において発生した電子−
正孔対は、拡散して半導体活性層（２９）の伝導帯に達
することができる。しかしながら、実際には第１絶縁膜
（２５），（２８）及び第３絶縁膜（２６），（２７）
の膜厚は、第２絶縁膜（２２），（２３）の膜厚に比較
して非常に小さいので、高エネルギー粒子（３３）によ
って発生した伝導電子（３２）及び正孔（３１）の大部
分が半導体活性層（２９）に向かって拡散せず、この結
果高エネルギー粒子（３３）の照射によるＯＦＦ状態時
の電流増加を抑制することができる。
【００２３】なお、本実施例ではボトムゲート／バック
エッチ型ＴＦＴについて説明したが、これに限定される
ものではない。
エッチ型ＴＦＴについて説明したが、これに限定される
ものではない。
【００２４】また、第２絶縁膜（３），（７）／第１絶
縁膜（１１），（１４）／第３絶縁膜（１２），（１
３）の積層構成材料の組み合わせは、第１絶縁膜（１
１），（１４）を構成する絶縁物の禁制帯幅が第２絶縁
膜（３），（７）及び第３絶縁膜（１２），（１３）を
構成する絶縁物の禁制帯幅より広い（数値の大きい）絶
縁材料であれば、本実施例のＳｉ3Ｎ4膜（第２絶縁膜
（３），（７））／ＳｉＯ2膜（第１絶縁膜（１１），
（１４））／Ｓｉ3Ｎ4膜（第３絶縁膜（１２），（１
３））の組み合わせに限定されることなく種々選択可能
である。 （実施例２）実施例１の場合と同様に、ガラス基板
（１）上に厚さ５０ｎｍのＣｒをスパッタリングにより
成膜し、パターニングしてゲート電極（２）を形成し、
その上に厚さ５００ｎｍの非晶質二酸化珪素（Ｓｉ
Ｏ2）膜のゲート絶縁膜（第２絶縁膜）（３）、前記ゲ
ート絶縁層（第２絶縁膜）（３）より禁制帯幅が狭く、
厚さ１０ｎｍの非晶質窒化珪素（Ｓｉ3Ｎ4）膜の第４絶
縁膜（５１）、前記第４絶縁膜（５１）より禁制帯幅が
広く、厚さ１０ｎｍの非晶質二酸化珪素（ＳｉＯ2）膜
の第１絶縁膜（５２）、厚さ１００ｎｍの非晶質珪素
（Ｓｉ）膜の半導体活性層（４）、厚さ２０ｎｍのリン
添加非晶質珪素膜及び厚さ３００ｎｍのＣｒ膜をスパッ
タリング法で連続成膜した。その後、前記Ｃｒ膜をパタ
ーニングし、さらに前記リン添加非晶質珪素膜をエッチ
ングしてソース・ドレイン層（６）とオーミックコンタ
クト層（５）とを形成した。
縁膜（１１），（１４）／第３絶縁膜（１２），（１
３）の積層構成材料の組み合わせは、第１絶縁膜（１
１），（１４）を構成する絶縁物の禁制帯幅が第２絶縁
膜（３），（７）及び第３絶縁膜（１２），（１３）を
構成する絶縁物の禁制帯幅より広い（数値の大きい）絶
縁材料であれば、本実施例のＳｉ3Ｎ4膜（第２絶縁膜
（３），（７））／ＳｉＯ2膜（第１絶縁膜（１１），
（１４））／Ｓｉ3Ｎ4膜（第３絶縁膜（１２），（１
３））の組み合わせに限定されることなく種々選択可能
である。 （実施例２）実施例１の場合と同様に、ガラス基板
（１）上に厚さ５０ｎｍのＣｒをスパッタリングにより
成膜し、パターニングしてゲート電極（２）を形成し、
その上に厚さ５００ｎｍの非晶質二酸化珪素（Ｓｉ
Ｏ2）膜のゲート絶縁膜（第２絶縁膜）（３）、前記ゲ
ート絶縁層（第２絶縁膜）（３）より禁制帯幅が狭く、
厚さ１０ｎｍの非晶質窒化珪素（Ｓｉ3Ｎ4）膜の第４絶
縁膜（５１）、前記第４絶縁膜（５１）より禁制帯幅が
広く、厚さ１０ｎｍの非晶質二酸化珪素（ＳｉＯ2）膜
の第１絶縁膜（５２）、厚さ１００ｎｍの非晶質珪素
（Ｓｉ）膜の半導体活性層（４）、厚さ２０ｎｍのリン
添加非晶質珪素膜及び厚さ３００ｎｍのＣｒ膜をスパッ
タリング法で連続成膜した。その後、前記Ｃｒ膜をパタ
ーニングし、さらに前記リン添加非晶質珪素膜をエッチ
ングしてソース・ドレイン層（６）とオーミックコンタ
クト層（５）とを形成した。
【００２５】次に、厚さ１０ｎｍの非晶質二酸化珪素
（ＳｉＯ2）膜、厚さ１０ｎｍの非晶質窒化珪素（Ｓｉ3
Ｎ4）膜、厚さ５００ｎｍの非晶質二酸化珪素（Ｓｉ
Ｏ2）膜を前記ソース・ドレイン層（６）と露出してい
る半導体活性層（４）上にスパッタリング法で連続成膜
した。その後、保護絶縁膜（第２絶縁膜）（７）、第１
絶縁膜（５３）、第４絶縁膜（５４）の３層からなる保
護絶縁膜をパターニングし、最後にＡｌ膜をスパッタリ
ング法で成膜し、前記Ａｌ膜をパターニングしてバック
ゲート電極（８）及びソース・ドレイン配線（９）を形
成して図４に示すＴＦＴを得た。なお、本実施例におい
ては、第３絶縁膜を設けなかった。
（ＳｉＯ2）膜、厚さ１０ｎｍの非晶質窒化珪素（Ｓｉ3
Ｎ4）膜、厚さ５００ｎｍの非晶質二酸化珪素（Ｓｉ
Ｏ2）膜を前記ソース・ドレイン層（６）と露出してい
る半導体活性層（４）上にスパッタリング法で連続成膜
した。その後、保護絶縁膜（第２絶縁膜）（７）、第１
絶縁膜（５３）、第４絶縁膜（５４）の３層からなる保
護絶縁膜をパターニングし、最後にＡｌ膜をスパッタリ
ング法で成膜し、前記Ａｌ膜をパターニングしてバック
ゲート電極（８）及びソース・ドレイン配線（９）を形
成して図４に示すＴＦＴを得た。なお、本実施例におい
ては、第３絶縁膜を設けなかった。
【００２６】また、図４のＴＦＴのフラットバンド状態
を図５のエネルギーバンド図で説明する。図５におい
て、（６Ａ）は保護絶縁層であって第２絶縁膜（６
２），第４絶縁膜（６５）及び第１絶縁膜（６６）の３
層からなる。また、（６Ｂ）はゲート絶縁層であって第
２絶縁膜（６３），第４絶縁膜（６８）及び第１絶縁膜
（６７）の３層からなる。さらに、（６１）はバックゲ
ート電極、（６９）は半導体活性層、（６４）はゲート
電極、（７１）は正孔、（７２）は伝導電子、そして
（７３）は高エネルギー粒子である。
を図５のエネルギーバンド図で説明する。図５におい
て、（６Ａ）は保護絶縁層であって第２絶縁膜（６
２），第４絶縁膜（６５）及び第１絶縁膜（６６）の３
層からなる。また、（６Ｂ）はゲート絶縁層であって第
２絶縁膜（６３），第４絶縁膜（６８）及び第１絶縁膜
（６７）の３層からなる。さらに、（６１）はバックゲ
ート電極、（６９）は半導体活性層、（６４）はゲート
電極、（７１）は正孔、（７２）は伝導電子、そして
（７３）は高エネルギー粒子である。
【００２７】外部からＴＦＴに高エネルギー粒子（７
３）のエネルギーｈνを及ぼすと、第２絶縁膜（６
２），（６３）において伝導電子（７２）及び正孔（７
１）は、それぞれ半導体活性層（６９）に向かって拡散
しようとするが、禁制帯幅の狭い第４絶縁膜（６５），
（６８）に捕まり拡散することができない。
３）のエネルギーｈνを及ぼすと、第２絶縁膜（６
２），（６３）において伝導電子（７２）及び正孔（７
１）は、それぞれ半導体活性層（６９）に向かって拡散
しようとするが、禁制帯幅の狭い第４絶縁膜（６５），
（６８）に捕まり拡散することができない。
【００２８】一方、第１絶縁膜（６６），（６７）にお
いて発生した電子−正孔対は、拡散して半導体活性層
（６９）の伝導帯に達することができる。
いて発生した電子−正孔対は、拡散して半導体活性層
（６９）の伝導帯に達することができる。
【００２９】しかしながら、実際には第１絶縁膜（６
６），（６７）の膜厚は保護絶縁層（６Ａ），（６Ｂ）
の膜厚に比較して非常に小さいので、高エネルギー粒子
（７３）によって発生した伝導電子（７２）及び正孔
（７１）の大部分は半導体活性層（６９）に向かって拡
散せず、この結果高エネルギー粒子（７３）の照射によ
るＯＦＦ状態時の電流増加を抑制することができる。
６），（６７）の膜厚は保護絶縁層（６Ａ），（６Ｂ）
の膜厚に比較して非常に小さいので、高エネルギー粒子
（７３）によって発生した伝導電子（７２）及び正孔
（７１）の大部分は半導体活性層（６９）に向かって拡
散せず、この結果高エネルギー粒子（７３）の照射によ
るＯＦＦ状態時の電流増加を抑制することができる。
【００３０】なお、本実施例においてもボトムゲート／
バックエッチ型ＴＦＴについて説明したが、これに限定
されるものではない。
バックエッチ型ＴＦＴについて説明したが、これに限定
されるものではない。
【００３１】また、第２絶縁膜（３），（７）／第４絶
縁膜（５１），（５４）／第１絶縁膜（５２），（５
３）の積層構成材料の組み合わせは、第４絶縁膜（５
１），（５４）を構成する絶縁物の禁制帯幅が第１絶縁
膜（５２），（５３）及び第２絶縁膜（３），（７）を
構成する絶縁物の禁制帯幅より狭い（数値の小さい）絶
縁材料であれば、本実施例のＳｉＯ2膜（第２絶縁膜
（３），（７））／Ｓｉ3Ｎ4膜（第４絶縁膜（５１），
（５４））／ＳｉＯ2膜（第１絶縁膜（５２），（５
３））の組み合わせに限定されることなく種々選択可能
である。
縁膜（５１），（５４）／第１絶縁膜（５２），（５
３）の積層構成材料の組み合わせは、第４絶縁膜（５
１），（５４）を構成する絶縁物の禁制帯幅が第１絶縁
膜（５２），（５３）及び第２絶縁膜（３），（７）を
構成する絶縁物の禁制帯幅より狭い（数値の小さい）絶
縁材料であれば、本実施例のＳｉＯ2膜（第２絶縁膜
（３），（７））／Ｓｉ3Ｎ4膜（第４絶縁膜（５１），
（５４））／ＳｉＯ2膜（第１絶縁膜（５２），（５
３））の組み合わせに限定されることなく種々選択可能
である。
【００３２】
【発明の効果】以上説明したように、本発明のＴＦＴ
は、半導体活性層以外の部分において高エネルギー粒子
により発生した伝導電子や正孔（キャリア）が半導体活
性層側に拡散することを防止し、高エネルギー粒子照射
によるＴＦＴ特性へ及ぼす悪影響を低減することができ
る。
は、半導体活性層以外の部分において高エネルギー粒子
により発生した伝導電子や正孔（キャリア）が半導体活
性層側に拡散することを防止し、高エネルギー粒子照射
によるＴＦＴ特性へ及ぼす悪影響を低減することができ
る。
【図１】本発明の第１実施例の断面図
【図２】本発明の第１実施例におけるフラットバンド状
態のエネルギーバンド図
態のエネルギーバンド図
【図３】本発明の第１実施例の概略工程図
【図４】本発明の第２実施例の断面図
【図５】本発明の第２実施例におけるフラットバンド状
態のエネルギーバンド図
態のエネルギーバンド図
【図６】従来のボトムゲート型／バックエッチ型ＴＦＴ
の断面図
の断面図
【図７】従来のボトムゲート型／バック絶縁膜型ＴＦＴ
の断面図
の断面図
【図８】従来のトップゲート型ＴＦＴの断面図
【図９】Ｘ線照射によるＴＦＴのゲート電圧に対するソ
ース・ドレイン電流の変化を示す図
ース・ドレイン電流の変化を示す図
【図１０】Ｘ線照射によるＴＦＴのフラットバンド状態
のエネルギーバンド図
のエネルギーバンド図
１ 絶縁基板 ２ ゲート電極 ３ ゲート絶縁層 ４ 半導体活性層 ５ オーミックコンタクト層 ６ ソース・ドレイン層 ７ 保護絶縁層 ８ バックゲート電極 ９ ソースドレイン配線 １１ 第１絶縁膜 １２ 第３絶縁膜 １３ 第３絶縁膜 １４ 第１絶縁膜
Claims (3)
- 【請求項１】 半導体活性層が、それぞれ異なる禁制帯
幅を有する第１絶縁膜及びその外側に形成された第２絶
縁膜の少なくとも２層からなる一対の絶縁膜間に挟持さ
れた薄膜トランジスタであって、該第１絶縁膜が該第２
絶縁膜より広い禁制帯幅を有することを特徴とする薄膜
トランジスタ。 - 【請求項２】 前記第１絶縁膜の膜厚が１ｎｍ以上であ
り、しかも該第１絶縁膜の膜厚が前記絶縁膜全体の膜厚
の１／４以下である請求項１記載の薄膜トランジスタ。 - 【請求項３】 前記第１絶縁膜より禁制帯幅が狭く、そ
の膜厚が前記絶縁膜全体の膜厚の１／４以下である第３
絶縁膜が、前記半導体活性層と前記第１絶縁膜との間に
形成されている請求項１記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295763A JPH06151850A (ja) | 1992-11-05 | 1992-11-05 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295763A JPH06151850A (ja) | 1992-11-05 | 1992-11-05 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151850A true JPH06151850A (ja) | 1994-05-31 |
Family
ID=17824855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295763A Pending JPH06151850A (ja) | 1992-11-05 | 1992-11-05 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151850A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363320A (ja) * | 2003-06-04 | 2004-12-24 | Sharp Corp | 酸化物半導体発光素子 |
| JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
| JP2011228689A (ja) * | 2010-04-02 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102593164A (zh) * | 2011-01-12 | 2012-07-18 | 索尼公司 | 放射线摄像装置、放射线摄像显示***以及晶体管 |
| JP2018164106A (ja) * | 2010-04-02 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-11-05 JP JP4295763A patent/JPH06151850A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363320A (ja) * | 2003-06-04 | 2004-12-24 | Sharp Corp | 酸化物半導体発光素子 |
| US9905699B2 (en) | 2006-12-05 | 2018-02-27 | Canon Kabushiki Kaisha | Thin film transistor, method of manufacturing the same, and display apparatus |
| JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
| US10714627B2 (en) | 2006-12-05 | 2020-07-14 | Canon Kabushiki Kaisha | Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus |
| JP2018164106A (ja) * | 2010-04-02 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9059295B2 (en) | 2010-04-02 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having an oxide semiconductor and metal oxide films |
| JP2016184746A (ja) * | 2010-04-02 | 2016-10-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9842937B2 (en) | 2010-04-02 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor film and a metal oxide film |
| US10608116B2 (en) | 2010-04-02 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10714626B2 (en) | 2010-04-02 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011228689A (ja) * | 2010-04-02 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US11380800B2 (en) | 2010-04-02 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11411121B2 (en) | 2010-04-02 | 2022-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012146805A (ja) * | 2011-01-12 | 2012-08-02 | Sony Corp | 放射線撮像装置、放射線撮像表示システムおよびトランジスタ |
| CN102593164A (zh) * | 2011-01-12 | 2012-07-18 | 索尼公司 | 放射线摄像装置、放射线摄像显示***以及晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2905032B2 (ja) | 金属配線の製造方法 | |
| GB2148592A (en) | Thin film transistor with metal-diffused regions and method for making the same | |
| JPH0542833B2 (ja) | ||
| US4547789A (en) | High current thin film transistor | |
| US20190051756A1 (en) | Thin film transistor, display apparatus having the same, and fabricating method thereof | |
| JPS6070768A (ja) | 電界効果トランジスタの製造方法 | |
| JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPH06151850A (ja) | 薄膜トランジスタ | |
| JPS6242566A (ja) | 薄膜トランジスタ | |
| US10475822B2 (en) | Array substrate, display panel and display apparatus having the same, and fabricating method thereof | |
| JPH021174A (ja) | 薄膜電界効果素子 | |
| JPH06209010A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04132263A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59205761A (ja) | 半導体装置の製造方法 | |
| JPH0595116A (ja) | 半導体装置及びその製造方法 | |
| JPS59189676A (ja) | 半導体装置 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPH11354796A (ja) | 薄膜トランジスタ | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0575125A (ja) | 薄膜トランジスタ | |
| JPH07211909A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS58124276A (ja) | シヨツトキゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPH0572749B2 (ja) | ||
| JPS60224278A (ja) | Ｎ型トランジスタ |