JPH06151815A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH06151815A JPH06151815A JP32846492A JP32846492A JPH06151815A JP H06151815 A JPH06151815 A JP H06151815A JP 32846492 A JP32846492 A JP 32846492A JP 32846492 A JP32846492 A JP 32846492A JP H06151815 A JPH06151815 A JP H06151815A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- silicon substrate
- tin film
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 低応力でバリア性の高いバリア層を実現す
る。 【構成】 Ｐ型シリコン基板１に半導体素子を構成する
Ｎ型拡散層３１が形成され、基板１の表面を被うＳｉＯ
2膜２には拡散層３１上にコンタクトホール３２が形成
され、コンタクトホール３２にはチタン膜３を介し、そ
の上に３層構造のＴｉＮバリアメタル層４，５，６が形
成され、その上にアルミニウム系配線７が形成されてい
る。バリアメタル層の最下層４は柱状構造で低密度なＴ
ｉＮ膜、その上の第２層目のＴｉＮ膜５は微結晶粒構造
で高密度なＴｉＮ膜、その上の第３層目のＴｉＮ膜６は
柱状構造で低密度なＴｉＮ膜である。
る。 【構成】 Ｐ型シリコン基板１に半導体素子を構成する
Ｎ型拡散層３１が形成され、基板１の表面を被うＳｉＯ
2膜２には拡散層３１上にコンタクトホール３２が形成
され、コンタクトホール３２にはチタン膜３を介し、そ
の上に３層構造のＴｉＮバリアメタル層４，５，６が形
成され、その上にアルミニウム系配線７が形成されてい
る。バリアメタル層の最下層４は柱状構造で低密度なＴ
ｉＮ膜、その上の第２層目のＴｉＮ膜５は微結晶粒構造
で高密度なＴｉＮ膜、その上の第３層目のＴｉＮ膜６は
柱状構造で低密度なＴｉＮ膜である。
Description
【０００１】
【産業上の利用分野】本発明は大規模集積回路に適する
半導体装置とその製造方法に関し、特にシリコン基板と
アルミニウム系メタル配線層との間のコンタクト部分の
構造に特徴をもつ半導体装置とその製造方法に関するも
のである。
半導体装置とその製造方法に関し、特にシリコン基板と
アルミニウム系メタル配線層との間のコンタクト部分の
構造に特徴をもつ半導体装置とその製造方法に関するも
のである。
【０００２】
【従来の技術】シリコン基板を被う絶縁膜にコンタクト
ホールを設け、そのコンタクトホールを介してアルミニ
ウム又はアルミニウムに１％程度のシリコンを含有した
アルミニウム合金などにてなるメタル配線（アルミニウ
ム系配線という）をシリコン基板に接続する場合、基板
のシリコンがアルミニウム中に溶け出してスパイクを発
生し、これが拡散層をつき破る不都合が生じる。そのた
め、シリコン基板とアルミニウム系メタル配線との間に
バリアメタル層として窒化チタン（ＴｉＮ）膜を設ける
ことが行なわれている。バリアメタル層としてＴｉＮ膜
を形成するには反応性スパッタリング法が用いられてい
る。
ホールを設け、そのコンタクトホールを介してアルミニ
ウム又はアルミニウムに１％程度のシリコンを含有した
アルミニウム合金などにてなるメタル配線（アルミニウ
ム系配線という）をシリコン基板に接続する場合、基板
のシリコンがアルミニウム中に溶け出してスパイクを発
生し、これが拡散層をつき破る不都合が生じる。そのた
め、シリコン基板とアルミニウム系メタル配線との間に
バリアメタル層として窒化チタン（ＴｉＮ）膜を設ける
ことが行なわれている。バリアメタル層としてＴｉＮ膜
を形成するには反応性スパッタリング法が用いられてい
る。
【０００３】反応性スパッタリング法により形成された
窒化チタン膜はバリア層として広く利用されているが、
チタンは酸素吸着能力が大きい材料であることから、形
成されたＴｉＮ膜は原子数で３０％程度の酸素を含み、
体積抵抗率が非常に高くなる。また、膜構造はスパッタ
膜の特徴である柱状構造であり、低密度である。柱状構
造で低密度なＴｉＮ膜は、柱状構造の間のボイドを通し
て基板のシリコンが容易に拡散することや高抵抗である
という理由から、半導体装置のシリコン基板とアルミニ
ウム系メタル配線間の拡散防止膜としては問題がある。
窒化チタン膜はバリア層として広く利用されているが、
チタンは酸素吸着能力が大きい材料であることから、形
成されたＴｉＮ膜は原子数で３０％程度の酸素を含み、
体積抵抗率が非常に高くなる。また、膜構造はスパッタ
膜の特徴である柱状構造であり、低密度である。柱状構
造で低密度なＴｉＮ膜は、柱状構造の間のボイドを通し
て基板のシリコンが容易に拡散することや高抵抗である
という理由から、半導体装置のシリコン基板とアルミニ
ウム系メタル配線間の拡散防止膜としては問題がある。
【０００４】この問題を解決するために、従来は反応性
スパッタリング法によりＴｉＮ膜を形成する際、基板に
適当な大きさの負電圧を印加することにより、低抵抗
で、かつ高密度な微結晶粒構造のＴｉＮ膜を形成してい
る。基板に負電圧を印加すると、基板の負電圧により基
板に対して不活性気体の陽イオンが加速されて衝突し、
基板に堆積したＴｉＮに付着した酸素を選択的に脱離
し、また堆積中のＴｉＮ表面を活性化して原子の移動が
可能になるようなエネルギーを与える。そのため、基板
に印加する負電圧は、そのような作用を示すように、通
常−５０〜−３００Ｖの電圧に設定される。
スパッタリング法によりＴｉＮ膜を形成する際、基板に
適当な大きさの負電圧を印加することにより、低抵抗
で、かつ高密度な微結晶粒構造のＴｉＮ膜を形成してい
る。基板に負電圧を印加すると、基板の負電圧により基
板に対して不活性気体の陽イオンが加速されて衝突し、
基板に堆積したＴｉＮに付着した酸素を選択的に脱離
し、また堆積中のＴｉＮ表面を活性化して原子の移動が
可能になるようなエネルギーを与える。そのため、基板
に印加する負電圧は、そのような作用を示すように、通
常−５０〜−３００Ｖの電圧に設定される。
【０００５】
【発明が解決しようとする課題】基板に負電圧を印加し
てＴｉＮ膜を形成すると、アルゴンイオン粒子がＴｉＮ
膜に衝突することにより高い圧縮内部応力が発生する
（J. Vac. Sci. Technol.,A(4), 1850-1854 (1986)参
照）。また、基板に負電圧を印加しながら形成した厚さ
約１０００ÅのＴｉＮ膜は内部応力が高く、５５０℃程
度の高温でＴｉＮ膜が基板から剥離する問題がある（J.
Electrochem. Soc., Vol. 130, 1215-1218 (1983)参
照）。本発明はバリアメタル層としてのＴｉＮ膜の従来
の欠点を解決し、低応力でバリア性の高いバリア層をも
つコンタクトを備えた半導体装置と、そのコンタクトの
形成方法を提供することを目的とするものである。
てＴｉＮ膜を形成すると、アルゴンイオン粒子がＴｉＮ
膜に衝突することにより高い圧縮内部応力が発生する
（J. Vac. Sci. Technol.,A(4), 1850-1854 (1986)参
照）。また、基板に負電圧を印加しながら形成した厚さ
約１０００ÅのＴｉＮ膜は内部応力が高く、５５０℃程
度の高温でＴｉＮ膜が基板から剥離する問題がある（J.
Electrochem. Soc., Vol. 130, 1215-1218 (1983)参
照）。本発明はバリアメタル層としてのＴｉＮ膜の従来
の欠点を解決し、低応力でバリア性の高いバリア層をも
つコンタクトを備えた半導体装置と、そのコンタクトの
形成方法を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置で
は、シリコン基板を被う絶縁膜にシリコン基板の拡散層
上でコンタクトホールが形成され、そのコンタクトホー
ルではシリコン基板とオーミック接触を得るためのメタ
ル低抵抗層及びその上のバリアメタル層を介してアルミ
ニウム系メタル配線層が形成されており、バリアメタル
層は柱状構造の低密度な下層とその上の微結晶粒構造の
高密度な層とを少なくとも含む多層構造である。好まし
い態様では、バリアメタル層は柱状構造で低密度な下層
とその上の微結晶粒構造で高密度な層と、さらにその上
の柱状構造で低密度な層とからなる３層構造である。
は、シリコン基板を被う絶縁膜にシリコン基板の拡散層
上でコンタクトホールが形成され、そのコンタクトホー
ルではシリコン基板とオーミック接触を得るためのメタ
ル低抵抗層及びその上のバリアメタル層を介してアルミ
ニウム系メタル配線層が形成されており、バリアメタル
層は柱状構造の低密度な下層とその上の微結晶粒構造の
高密度な層とを少なくとも含む多層構造である。好まし
い態様では、バリアメタル層は柱状構造で低密度な下層
とその上の微結晶粒構造で高密度な層と、さらにその上
の柱状構造で低密度な層とからなる３層構造である。
【０００７】本発明の製造方法は以下の工程（Ａ）から
（Ｇ）を含んでいる。（Ａ）不純物拡散層が形成された
シリコン基板を被う絶縁膜のうち、シリコン基板とコン
タクトを形成すべき領域にコンタクトホールを形成する
工程、（Ｂ）メタル低抵抗膜を堆積する工程、（Ｃ）そ
のメタル低抵抗膜上に、反応性スパッタリングを行な
い、柱状構造で低密度な第１層目の窒化チタン膜を堆積
する工程、（Ｄ）シリコン基板側に負電圧を印加し、チ
タンをターゲットとしたアルゴンガスと窒素ガスの雰囲
気中での反応性スパッタリングにより微結晶粒構造で高
密度な第２層目の窒化チタン膜を堆積する工程、（Ｅ）
シリコン基板側の電圧印加を停止し、チタンをターゲッ
トとしたアルゴンガスと窒素ガスの雰囲気中での反応性
スパッタリングにより柱状構造で低密度な第３層目の窒
化チタン膜を堆積する工程、（Ｆ）アルミニウム系導電
膜を堆積する工程、（Ｇ）前記導電膜、第１、第２及び
第３層目の窒化シリコン膜、並びに前記メタル低抵抗膜
をパターン化して配線とする工程。
（Ｇ）を含んでいる。（Ａ）不純物拡散層が形成された
シリコン基板を被う絶縁膜のうち、シリコン基板とコン
タクトを形成すべき領域にコンタクトホールを形成する
工程、（Ｂ）メタル低抵抗膜を堆積する工程、（Ｃ）そ
のメタル低抵抗膜上に、反応性スパッタリングを行な
い、柱状構造で低密度な第１層目の窒化チタン膜を堆積
する工程、（Ｄ）シリコン基板側に負電圧を印加し、チ
タンをターゲットとしたアルゴンガスと窒素ガスの雰囲
気中での反応性スパッタリングにより微結晶粒構造で高
密度な第２層目の窒化チタン膜を堆積する工程、（Ｅ）
シリコン基板側の電圧印加を停止し、チタンをターゲッ
トとしたアルゴンガスと窒素ガスの雰囲気中での反応性
スパッタリングにより柱状構造で低密度な第３層目の窒
化チタン膜を堆積する工程、（Ｆ）アルミニウム系導電
膜を堆積する工程、（Ｇ）前記導電膜、第１、第２及び
第３層目の窒化シリコン膜、並びに前記メタル低抵抗膜
をパターン化して配線とする工程。
【０００８】
【作用】本発明の半導体装置のコンタクトでは、バリア
層の最下層が柱状構造の低密度なＴｉＮ膜で、その上に
微結晶粒構造の高密度なＴｉＮ膜を含む少なくとも２層
を含んでいるので、微結晶粒構造のＴｉＮ膜が高いバリ
ア性を有し、最下層の柱状構造のＴｉＮ膜は低応力であ
り、高温印加時にもバリア層の下側界面での膜の剥離を
防止する役割を果たす。柱状構造のＴｉＮ膜のボイドを
通って拡散したシリコンは微結晶粒構造のＴｉＮ膜で止
められる。微結晶粒構造のＴｉＮ膜の高い圧縮応力は下
側の柱状構造のＴｉＮ膜により緩和される。
層の最下層が柱状構造の低密度なＴｉＮ膜で、その上に
微結晶粒構造の高密度なＴｉＮ膜を含む少なくとも２層
を含んでいるので、微結晶粒構造のＴｉＮ膜が高いバリ
ア性を有し、最下層の柱状構造のＴｉＮ膜は低応力であ
り、高温印加時にもバリア層の下側界面での膜の剥離を
防止する役割を果たす。柱状構造のＴｉＮ膜のボイドを
通って拡散したシリコンは微結晶粒構造のＴｉＮ膜で止
められる。微結晶粒構造のＴｉＮ膜の高い圧縮応力は下
側の柱状構造のＴｉＮ膜により緩和される。
【０００９】微結晶粒構造のＴｉＮ膜の上にさらに柱状
構造で低密度なＴｉＮ膜を設けたときは、微結晶粒構造
のＴｉＮ膜の高い圧縮応力が下層の柱状構造のＴｉＮ膜
だけでなく上層の柱状構造のＴｉＮ膜によっても緩和さ
れる。柱状構造で低密度なＴｉＮ膜とするか微結晶粒構
造で高密度なＴｉＮ膜とするかは、基板側に負電圧を印
加しないか印加するかにより切り替えることができるの
で、ＴｉＮ膜の堆積では基板側への負電圧の印加のオン
・オフにより連続して両膜を積層することができる。
構造で低密度なＴｉＮ膜を設けたときは、微結晶粒構造
のＴｉＮ膜の高い圧縮応力が下層の柱状構造のＴｉＮ膜
だけでなく上層の柱状構造のＴｉＮ膜によっても緩和さ
れる。柱状構造で低密度なＴｉＮ膜とするか微結晶粒構
造で高密度なＴｉＮ膜とするかは、基板側に負電圧を印
加しないか印加するかにより切り替えることができるの
で、ＴｉＮ膜の堆積では基板側への負電圧の印加のオン
・オフにより連続して両膜を積層することができる。
【００１０】
【実施例】図１は第１の実施例を表わす。Ｐ型シリコン
基板１に半導体素子を構成するＮ型拡散層３１が形成さ
れており、シリコン基板１の表面を被うＳｉＯ2膜２に
は拡散層３１上にコンタクトホール３２が形成されてい
る。ＳｉＯ2膜２上からはコンタクトホール３２によっ
て露出したシリコン基板１の表面とオーミック接触をす
るためのチタン膜３が約２００Åの厚さに形成されてい
る。チタン膜３上にはシリコン基板１とアルミニウム系
配線とのバリア層として３層構造のＴｉＮバリアメタル
層４，５，６が形成されている。バリアメタル層の最下
層４は厚さが約２５０Åで、柱状構造で低密度なＴｉＮ
膜である。その上の第２層目のＴｉＮ膜５は厚さが約５
００Åで、微結晶粒構造で高密度なＴｉＮ膜であり、そ
のＴｉＮ膜５の結晶粒は直径１００〜１５０Å程度であ
る。その上の第３層目のＴｉＮ膜６は厚さが約２５０Å
で、柱状構造で低密度なＴｉＮ膜である。この３層のＴ
ｉＮ膜４，５，６上にはアルミニウム系配線７がアルミ
ニウム膜又はアルミニウムにシリコンを１％含有したア
ルミニウム合金膜により形成されている。チタン膜３、
ＴｉＮ膜４，５，６及び配線７はパターン化されてい
る。
基板１に半導体素子を構成するＮ型拡散層３１が形成さ
れており、シリコン基板１の表面を被うＳｉＯ2膜２に
は拡散層３１上にコンタクトホール３２が形成されてい
る。ＳｉＯ2膜２上からはコンタクトホール３２によっ
て露出したシリコン基板１の表面とオーミック接触をす
るためのチタン膜３が約２００Åの厚さに形成されてい
る。チタン膜３上にはシリコン基板１とアルミニウム系
配線とのバリア層として３層構造のＴｉＮバリアメタル
層４，５，６が形成されている。バリアメタル層の最下
層４は厚さが約２５０Åで、柱状構造で低密度なＴｉＮ
膜である。その上の第２層目のＴｉＮ膜５は厚さが約５
００Åで、微結晶粒構造で高密度なＴｉＮ膜であり、そ
のＴｉＮ膜５の結晶粒は直径１００〜１５０Å程度であ
る。その上の第３層目のＴｉＮ膜６は厚さが約２５０Å
で、柱状構造で低密度なＴｉＮ膜である。この３層のＴ
ｉＮ膜４，５，６上にはアルミニウム系配線７がアルミ
ニウム膜又はアルミニウムにシリコンを１％含有したア
ルミニウム合金膜により形成されている。チタン膜３、
ＴｉＮ膜４，５，６及び配線７はパターン化されてい
る。
【００１１】図１の実施例では、バリアメタル層が中間
に微結晶粒構造のＴｉＮ膜５を挾んで上下の層が柱状構
造のＴｉＮ膜４，６となっているので、柱状構造のＴｉ
Ｎ膜４，６の結晶粒界及びボイドが微結晶粒構造のＴｉ
Ｎ膜５で中断され、また微結晶粒構造のＴｉＮ膜５のバ
リア性が高いことから、上層のアルミニウム系配線７と
下層のシリコン基板１が結晶粒界を通じて拡散すること
はない。その結果、例えば６００℃で１時間の熱処理を
施した後にもアルミニウムスパイクによる接合破壊はみ
られなかった。
に微結晶粒構造のＴｉＮ膜５を挾んで上下の層が柱状構
造のＴｉＮ膜４，６となっているので、柱状構造のＴｉ
Ｎ膜４，６の結晶粒界及びボイドが微結晶粒構造のＴｉ
Ｎ膜５で中断され、また微結晶粒構造のＴｉＮ膜５のバ
リア性が高いことから、上層のアルミニウム系配線７と
下層のシリコン基板１が結晶粒界を通じて拡散すること
はない。その結果、例えば６００℃で１時間の熱処理を
施した後にもアルミニウムスパイクによる接合破壊はみ
られなかった。
【００１２】また、高圧縮応力をもつ微結晶粒構造のＴ
ｉＮ膜５が低応力の柱状構造のＴｉＮ膜４，６により両
側から挾まれており、バリアメタル層と上層のアルミニ
ウム系配線７との界面及び下層のチタン膜３との界面は
それぞれ応力の低い柱状構造のＴｉＮ層４，６で接して
いるので、６００℃１時間の高温処理によっても膜の剥
離もなかった。
ｉＮ膜５が低応力の柱状構造のＴｉＮ膜４，６により両
側から挾まれており、バリアメタル層と上層のアルミニ
ウム系配線７との界面及び下層のチタン膜３との界面は
それぞれ応力の低い柱状構造のＴｉＮ層４，６で接して
いるので、６００℃１時間の高温処理によっても膜の剥
離もなかった。
【００１３】図２は第２の実施例を表わす。図１の実施
例と比較すると、バリアメタル層が柱状構造の第１層目
のＴｉＮ膜４と微結晶粒構造の第２層のＴｉＮ膜５の２
層構造となっている点で相違する。膜厚は第１層目Ｔｉ
Ｎ膜４が約５００Å、第２層ＴｉＮ膜５が約５００Åで
ある。
例と比較すると、バリアメタル層が柱状構造の第１層目
のＴｉＮ膜４と微結晶粒構造の第２層のＴｉＮ膜５の２
層構造となっている点で相違する。膜厚は第１層目Ｔｉ
Ｎ膜４が約５００Å、第２層ＴｉＮ膜５が約５００Åで
ある。
【００１４】図２の実施例においても微結晶粒構造のＴ
ｉＮ膜５が存在することによって柱状構造のＴｉＮ膜４
の結晶粒界及びボイドがアルミニウム系配線７まで到達
することなく、また微結晶粒構造のＴｉＮ膜５のバリア
性の高いことによりアルミニウム系配線７とシリコン基
板１が結晶粒界を通じて拡散することはなく、６００℃
で１時間の熱処理によってもアルミニウムスパイクによ
る接合破壊はみられなかった。しかも、図１の実施例と
同様に、微結晶粒構造のＴｉＮ膜５とチタン膜３との界
面は応力の低い柱状構造のＴｉＮ膜４で接しているた
め、６００℃で１時間の熱処理時にも応力による膜の剥
離もなかった。
ｉＮ膜５が存在することによって柱状構造のＴｉＮ膜４
の結晶粒界及びボイドがアルミニウム系配線７まで到達
することなく、また微結晶粒構造のＴｉＮ膜５のバリア
性の高いことによりアルミニウム系配線７とシリコン基
板１が結晶粒界を通じて拡散することはなく、６００℃
で１時間の熱処理によってもアルミニウムスパイクによ
る接合破壊はみられなかった。しかも、図１の実施例と
同様に、微結晶粒構造のＴｉＮ膜５とチタン膜３との界
面は応力の低い柱状構造のＴｉＮ膜４で接しているた
め、６００℃で１時間の熱処理時にも応力による膜の剥
離もなかった。
【００１５】次に、図１の実施例の製造方法を図３と図
４により説明する。 （Ａ）表層にＮ型拡散層３１が形成されているＰ型シリ
コン基板１上に、ＣＶＤ法によりＳｉＯ2絶縁膜２を形
成する。 （Ｂ）ホトリソグラフィー法により絶縁膜２のＮ型拡散
層３１に対応する領域に開口３２を設ける。
４により説明する。 （Ａ）表層にＮ型拡散層３１が形成されているＰ型シリ
コン基板１上に、ＣＶＤ法によりＳｉＯ2絶縁膜２を形
成する。 （Ｂ）ホトリソグラフィー法により絶縁膜２のＮ型拡散
層３１に対応する領域に開口３２を設ける。
【００１６】（Ｃ）この開口３２によって露出したシリ
コン基板１の表面と絶縁膜２の表面とに例えばスパッタ
リング層を用いて厚さが約２００Åのチタン膜３を堆積
する。 （Ｄ）続いて、１０-8Torr台のベースプレッシャーの真
空チャンバ内にこのシリコン基板をおき、アルゴンガス
と窒素ガスを流量比で１：１となり、全圧が３．５ｍTo
rrになるように導入し、Ｄ．Ｃ．マグネトロン法により
０．１Ｗ／ｃｍ2の直流電力をチタンターゲットに投入
することにより、第１層目の柱状構造のＴｉＮ膜４を約
５００Å／分の堆積速度で、厚さ約２５０Åに堆積す
る。この工程において、形成されるＴｉＮ膜４の柱の直
径は３００Å程度である。この反応性スパッタリング法
では、真空チャンバ内の全圧が３ｍTorr以上の圧力で成
膜すれば柱状構造のＴｉＮ膜が形成される。
コン基板１の表面と絶縁膜２の表面とに例えばスパッタ
リング層を用いて厚さが約２００Åのチタン膜３を堆積
する。 （Ｄ）続いて、１０-8Torr台のベースプレッシャーの真
空チャンバ内にこのシリコン基板をおき、アルゴンガス
と窒素ガスを流量比で１：１となり、全圧が３．５ｍTo
rrになるように導入し、Ｄ．Ｃ．マグネトロン法により
０．１Ｗ／ｃｍ2の直流電力をチタンターゲットに投入
することにより、第１層目の柱状構造のＴｉＮ膜４を約
５００Å／分の堆積速度で、厚さ約２５０Åに堆積す
る。この工程において、形成されるＴｉＮ膜４の柱の直
径は３００Å程度である。この反応性スパッタリング法
では、真空チャンバ内の全圧が３ｍTorr以上の圧力で成
膜すれば柱状構造のＴｉＮ膜が形成される。
【００１７】（Ｅ）１層目のＴｉＮ膜４の堆積を始めて
から３０秒後に基板側に−８０Ｖの電圧の印加を開始す
る。７５秒間負電圧を印加することにより、１層目のＴ
ｉＮ膜４上に厚さが約５００Åの微結晶粒構造のＴｉＮ
膜５が堆積される。この工程で形成されるＴｉＮ膜５の
結晶粒は直径１００〜１５０Å程度である。 （Ｆ）ＴｉＮ膜５を形成するための負電圧印加を停止し
た後、引続き３０秒間スパッタリングを続けることによ
り、ＴｉＮ膜５上に柱状構造のＴｉＮ膜６が約２５０Å
の厚さに堆積する。
から３０秒後に基板側に−８０Ｖの電圧の印加を開始す
る。７５秒間負電圧を印加することにより、１層目のＴ
ｉＮ膜４上に厚さが約５００Åの微結晶粒構造のＴｉＮ
膜５が堆積される。この工程で形成されるＴｉＮ膜５の
結晶粒は直径１００〜１５０Å程度である。 （Ｆ）ＴｉＮ膜５を形成するための負電圧印加を停止し
た後、引続き３０秒間スパッタリングを続けることによ
り、ＴｉＮ膜５上に柱状構造のＴｉＮ膜６が約２５０Å
の厚さに堆積する。
【００１８】（Ｇ）ＴｉＮ膜６上にアルミニウム又はア
ルミニウムにシリコンを１％含有したアルミニウム合金
にてなるアルミニウム系導電膜７を堆積する。その後、
ホトリソグラフィー法によりチタン膜３、ＴｉＮ膜６，
２，４及び導電膜７にパターン化を施して電極や配線を
形成する。
ルミニウムにシリコンを１％含有したアルミニウム合金
にてなるアルミニウム系導電膜７を堆積する。その後、
ホトリソグラフィー法によりチタン膜３、ＴｉＮ膜６，
２，４及び導電膜７にパターン化を施して電極や配線を
形成する。
【００１９】図２の実施例を製造する方法も図１の実施
例を製造する方法と同様である。ただし、１層目ＴｉＮ
膜４の膜厚を図１のものより厚い約５００Åにするため
にＴｉＮ膜４のためのスパッタリング時間を６０秒間と
長くする点及び、３層目のＴｉＮ膜６を設けないことか
らそのためのスパッタリング工程が不要になる点で異な
っている。
例を製造する方法と同様である。ただし、１層目ＴｉＮ
膜４の膜厚を図１のものより厚い約５００Åにするため
にＴｉＮ膜４のためのスパッタリング時間を６０秒間と
長くする点及び、３層目のＴｉＮ膜６を設けないことか
らそのためのスパッタリング工程が不要になる点で異な
っている。
【００２０】図３及び図４の製造方法では、バリアメタ
ル層を形成する工程では１層目のＴｉＮ膜４を堆積した
後、半導体基板をチャンバから取り出すことなく連続し
て２層目のＴｉＮ膜５を堆積することができ、さらに３
層目のＴｉＮ膜６を設けるときはそれも基板をチャンバ
から取り出すことなく連続して堆積することができるの
で、ＴｉＮ膜４とＴｉＮ膜５の間、ＴｉＮ膜５とＴｉＮ
膜６の間に自然酸化膜が形成されることはなく、電極や
配線の抵抗が不必要に増加することがない。その結果、
例えば０．３μｍサイズのコンタクトホールにおける接
触抵抗も１００Ω以下の低い値であった。
ル層を形成する工程では１層目のＴｉＮ膜４を堆積した
後、半導体基板をチャンバから取り出すことなく連続し
て２層目のＴｉＮ膜５を堆積することができ、さらに３
層目のＴｉＮ膜６を設けるときはそれも基板をチャンバ
から取り出すことなく連続して堆積することができるの
で、ＴｉＮ膜４とＴｉＮ膜５の間、ＴｉＮ膜５とＴｉＮ
膜６の間に自然酸化膜が形成されることはなく、電極や
配線の抵抗が不必要に増加することがない。その結果、
例えば０．３μｍサイズのコンタクトホールにおける接
触抵抗も１００Ω以下の低い値であった。
【００２１】また、反応性スパッタリング法によるＴｉ
Ｎ膜形成に使用するアルゴンと窒素以外のガスを供給し
て結晶粒界及びボイドを遮断する層を形成する必要がな
いことからも、電極配線の抵抗増加を招くことがない。
実施例ではバリアメタル層が３層及び２層である場合に
ついて示しているが、４層以上の場合も柱状構造のＴｉ
Ｎ膜と微結晶粒構造のＴｉＮ膜を交互に積層することに
より、シリコンの粒界拡散を抑制し、かつ圧縮応力を緩
和したバリアメタル層とすることができる。
Ｎ膜形成に使用するアルゴンと窒素以外のガスを供給し
て結晶粒界及びボイドを遮断する層を形成する必要がな
いことからも、電極配線の抵抗増加を招くことがない。
実施例ではバリアメタル層が３層及び２層である場合に
ついて示しているが、４層以上の場合も柱状構造のＴｉ
Ｎ膜と微結晶粒構造のＴｉＮ膜を交互に積層することに
より、シリコンの粒界拡散を抑制し、かつ圧縮応力を緩
和したバリアメタル層とすることができる。
【００２２】
【発明の効果】本発明ではシリコン基板とアルミニウム
系メタル配線との間のバリアメタル層として、柱状構造
の低密度な下層ＴｉＮ膜とその上の微結晶粒構造の高密
度なＴｉＮ膜とを少なくとも含む多層構造としたので、
柱状構造のＴｉＮ膜の結晶粒界及びボイドが微結晶粒構
造のＴｉＮ膜で中断され、また微結晶粒構造のＴｉＮ膜
のバリア性が高いことから、上層のアルミニウム系配線
と下層のシリコン基板が結晶粒界を通じて拡散すること
がなくなり、その結果、例えば６００℃で１時間の熱処
理を施した後にもアルミニウムスパイクによる接合破壊
はみられなかった。
系メタル配線との間のバリアメタル層として、柱状構造
の低密度な下層ＴｉＮ膜とその上の微結晶粒構造の高密
度なＴｉＮ膜とを少なくとも含む多層構造としたので、
柱状構造のＴｉＮ膜の結晶粒界及びボイドが微結晶粒構
造のＴｉＮ膜で中断され、また微結晶粒構造のＴｉＮ膜
のバリア性が高いことから、上層のアルミニウム系配線
と下層のシリコン基板が結晶粒界を通じて拡散すること
がなくなり、その結果、例えば６００℃で１時間の熱処
理を施した後にもアルミニウムスパイクによる接合破壊
はみられなかった。
【００２３】また、高圧縮応力をもつ微結晶粒構造のＴ
ｉＮ膜の少なくとも下層には低応力の柱状構造のＴｉＮ
膜が存在するので、６００℃１時間の高温処理によって
もバリア層の剥離もなかった。高圧縮応力をもつ微結晶
粒構造のＴｉＮ膜の上下を低応力の柱状構造のＴｉＮ膜
で挾む構造にすることにより、さらに応力を緩和するこ
とができる。
ｉＮ膜の少なくとも下層には低応力の柱状構造のＴｉＮ
膜が存在するので、６００℃１時間の高温処理によって
もバリア層の剥離もなかった。高圧縮応力をもつ微結晶
粒構造のＴｉＮ膜の上下を低応力の柱状構造のＴｉＮ膜
で挾む構造にすることにより、さらに応力を緩和するこ
とができる。
【図１】一実施例を示す要部断面図である。
【図２】他の実施例を示す要部断面図である。
【図３】一実施例の製造方法を示す工程前半の断面図で
ある。
ある。
【図４】同実施例の製造方法を示す工程後半の断面図で
ある。
ある。
１ Ｐ型シリコン基板 ２ 絶縁膜 ３ チタン膜 ４，６ 柱状構造のＴｉＮ膜 ５ 微結晶粒構造のＴｉＮ膜 ７ アルミニウム系配線 ３１ Ｎ型拡散層 ３２ コンタクトホール
Claims (3)
- 【請求項１】 シリコン基板を被う絶縁膜にシリコン基
板の拡散層上でコンタクトホールが形成され、そのコン
タクトホールではシリコン基板とオーミック接触を得る
ためのメタル低抵抗層及びその上のバリアメタル層を介
してアルミニウム系メタル配線層が形成されており、前
記バリアメタル層は柱状構造の低密度な下層とその上の
微結晶粒構造の高密度な層とを少なくとも含む多層構造
であることを特徴とする半導体装置。 - 【請求項２】 前記バリアメタル層は柱状構造で低密度
な下層とその上の微結晶粒構造で高密度な層と、さらに
その上の柱状構造で低密度な層とからなる３層構造であ
る請求項１に記載の半導体装置。 - 【請求項３】 以下の工程（Ａ）から（Ｇ）を含んでシ
リコン基板とのコンタクトを形成することを特徴とする
半導体装置の製造方法。 （Ａ）不純物拡散層が形成されたシリコン基板を被う絶
縁膜のうち、シリコン基板とコンタクトを形成すべき領
域にコンタクトホールを形成する工程、（Ｂ）メタル低
抵抗膜を堆積する工程、（Ｃ）そのメタル低抵抗膜上
に、反応性スパッタリングを行ない、柱状構造で低密度
な第１層目の窒化チタン膜を堆積する工程、（Ｄ）シリ
コン基板側に負電圧を印加し、チタンをターゲットとし
たアルゴンガスと窒素ガスの雰囲気中での反応性スパッ
タリングにより微結晶粒構造で高密度な第２層目の窒化
チタン膜を堆積する工程、（Ｅ）シリコン基板側の電圧
印加を停止し、チタンをターゲットとしたアルゴンガス
と窒素ガスの雰囲気中での反応性スパッタリングにより
柱状構造で低密度な第３層目の窒化チタン膜を堆積する
工程、（Ｆ）アルミニウム系導電膜を堆積する工程、
（Ｇ）前記導電膜、第１、第２及び第３層目の窒化シリ
コン膜、並びに前記メタル低抵抗膜をパターン化して配
線とする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32846492A JPH06151815A (ja) | 1992-11-13 | 1992-11-13 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32846492A JPH06151815A (ja) | 1992-11-13 | 1992-11-13 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151815A true JPH06151815A (ja) | 1994-05-31 |
Family
ID=18210564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32846492A Pending JPH06151815A (ja) | 1992-11-13 | 1992-11-13 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151815A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0697729A2 (en) * | 1994-08-18 | 1996-02-21 | Oki Electric Industry Co., Ltd. | Contact structure using barrier metal and method of manufacturing the same |
| US5763948A (en) * | 1994-09-22 | 1998-06-09 | Sony Corporation | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction |
| US5880526A (en) * | 1996-04-15 | 1999-03-09 | Tokyo Electron Limited | Barrier metal layer |
| US6066891A (en) * | 1994-04-28 | 2000-05-23 | Nippondenso Co., Ltd | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| JP2006116837A (ja) * | 2004-10-22 | 2006-05-11 | Sony Corp | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| JP2006237394A (ja) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2010209465A (ja) * | 2009-02-20 | 2010-09-24 | Asm Internatl Nv | 堆積チャンバにおける酸化からの導電体の保護 |
| US7812452B2 (en) | 2006-09-11 | 2010-10-12 | Oki Semiconductor Co., Ltd. | Semiconductor device having barrier layer comprised of dissimilar materials, and method for fabricating the same |
| JP2010267899A (ja) * | 2009-05-18 | 2010-11-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2011044477A (ja) * | 2009-08-19 | 2011-03-03 | Stanley Electric Co Ltd | 光半導体装置及びその製造方法 |
| US7964502B2 (en) * | 2008-11-25 | 2011-06-21 | Freescale Semiconductor, Inc. | Multilayered through via |
| US8889565B2 (en) | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
| KR20160124001A (ko) | 2015-04-16 | 2016-10-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2018050009A (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-11-13 JP JP32846492A patent/JPH06151815A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066891A (en) * | 1994-04-28 | 2000-05-23 | Nippondenso Co., Ltd | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same |
| US6348735B1 (en) | 1994-04-28 | 2002-02-19 | Nippondenso Co., Lt. | Electrode for semiconductor device and method for manufacturing same |
| EP0697729A2 (en) * | 1994-08-18 | 1996-02-21 | Oki Electric Industry Co., Ltd. | Contact structure using barrier metal and method of manufacturing the same |
| EP0697729A3 (en) * | 1994-08-18 | 1996-11-13 | Oki Electric Ind Co Ltd | Contact structure with metallic barrier layer and manufacturing process |
| US5654235A (en) * | 1994-08-18 | 1997-08-05 | Oki Electric Industry Co., Ltd. | Method of manufacturing contact structure using barrier metal |
| US5920122A (en) * | 1994-08-18 | 1999-07-06 | Oki Electric Industry Co., Ltd. | Contact structure using barrier metal and method of manufacturing the same |
| US5763948A (en) * | 1994-09-22 | 1998-06-09 | Sony Corporation | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction |
| US5880526A (en) * | 1996-04-15 | 1999-03-09 | Tokyo Electron Limited | Barrier metal layer |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
| JP2006116837A (ja) * | 2004-10-22 | 2006-05-11 | Sony Corp | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| JP4661162B2 (ja) * | 2004-10-22 | 2011-03-30 | ソニー株式会社 | 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法 |
| JP2006237394A (ja) * | 2005-02-25 | 2006-09-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US7812452B2 (en) | 2006-09-11 | 2010-10-12 | Oki Semiconductor Co., Ltd. | Semiconductor device having barrier layer comprised of dissimilar materials, and method for fabricating the same |
| US7964502B2 (en) * | 2008-11-25 | 2011-06-21 | Freescale Semiconductor, Inc. | Multilayered through via |
| US8178950B2 (en) | 2008-11-25 | 2012-05-15 | Freescale Semiconductor, Inc. | Multilayered through a via |
| US8889565B2 (en) | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
| JP2010209465A (ja) * | 2009-02-20 | 2010-09-24 | Asm Internatl Nv | 堆積チャンバにおける酸化からの導電体の保護 |
| JP2010267899A (ja) * | 2009-05-18 | 2010-11-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2011044477A (ja) * | 2009-08-19 | 2011-03-03 | Stanley Electric Co Ltd | 光半導体装置及びその製造方法 |
| US8597969B2 (en) | 2009-08-19 | 2013-12-03 | Stanley Electric Co., Ltd. | Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion |
| KR20160124001A (ko) | 2015-04-16 | 2016-10-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2018050009A (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06151815A (ja) | 半導体装置とその製造方法 | |
| JPH08232080A (ja) | 新規なタングステン溶着プロセス | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| WO2006093023A1 (ja) | 半導体装置及びその製造方法 | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| JP2001176875A (ja) | 半導体装置 | |
| JP3447922B2 (ja) | 容量素子及びその製造方法 | |
| JPH0594990A (ja) | 多層配線の製造方法 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JP3518110B2 (ja) | 多層配線形成方法 | |
| JPH0472733A (ja) | 半導体装置の製造方法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPH06318591A (ja) | 半導体集積回路の配線構造体 | |
| JPH11284071A (ja) | 半導体装置およびその製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JP2003124216A (ja) | 配線用シード膜および半導体装置の配線方法 | |
| JPH02125431A (ja) | 半導体装置 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
| JPH04278540A (ja) | Ａｌ合金積層配線構造及びその形成方法 |