JPH06148679A - Reflective liquid crystal display device - Google Patents
Reflective liquid crystal display deviceInfo
- Publication number
- JPH06148679A JPH06148679A JP29749292A JP29749292A JPH06148679A JP H06148679 A JPH06148679 A JP H06148679A JP 29749292 A JP29749292 A JP 29749292A JP 29749292 A JP29749292 A JP 29749292A JP H06148679 A JPH06148679 A JP H06148679A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- mos
- data bus
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は反射型液晶表示デバイス
に関する。現在, 表示装置として液晶表示デバイス(LC
D) が注目されているが，アクティブマトリクス型LCD
においては，液晶を駆動するために個々の画素にスイッ
チング素子としてアモルファスシリコン(a-Si)薄膜トラ
ンジスタ(TFT) やポリシリコンTFT が設けられている構
造が主流である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reflective liquid crystal display device. Currently, liquid crystal display devices (LC
D) attracts attention, but active matrix LCD
In this case, the mainstream structure is that each pixel is provided with an amorphous silicon (a-Si) thin film transistor (TFT) or a polysilicon TFT as a switching element to drive the liquid crystal.
【０００２】[0002]
【従来の技術】上記のTFT はオン抵抗が高く, また動作
速度も遅いため，画素数の大きい精細な表示に使用する
には限界があった。さらに，蓄積容量も画素電極とスキ
ャンバスライン間に形成される容量を用いていたため大
容量化ができず，したがって表示品質を向上させること
は難しかった（作用の欄参照）。2. Description of the Related Art The above-mentioned TFT has a high on-resistance and a slow operation speed, so that there is a limit in using it for a fine display with a large number of pixels. Furthermore, since the storage capacitor also uses the capacitance formed between the pixel electrode and the scan bus line, it is not possible to increase the capacity, and thus it is difficult to improve the display quality (see the column of action).
【０００３】[0003]
【発明が解決しようとする課題】本発明は液晶駆動用の
スイッチング素子の高速化を図り, TFT の限界を超えて
動作速度の速い表示ができることおよび表示品質の向上
を目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to increase the speed of a switching element for driving a liquid crystal, to enable display with a high operation speed exceeding the limit of TFT, and to improve the display quality.
【０００４】[0004]
【課題を解決するための手段】上記課題の解決は，１）
マトリクス状に配置されたMOS FET と, 該MOS FET のソ
ースに接続する画素電極 5と, 該MOS FET のドレインを
接続するデータバス 4と, 該MOS FET のゲート電極 3に
接続し該データバスに垂直に配置されたスキャンバスと
がその表面に形成された単結晶シリコン基板 1と，該単
結晶シリコン基板上に液晶層 7を介して該単結晶シリコ
ン基板と一定間隔を隔てて設けられ且つ透明の共通電極
8が被着された透明基板 9と該画素電極または前記MOS
FET のソースとの間に静電容量を構成する蓄積容量電極
10を有するの反射型液晶表示デバイス，あるいは２）前
記蓄積容量電極10が一括して外部に導出されている前記
１）記載の反射型液晶表示デバイス，あるいは３）マト
リクス状に配置されたMOS FET と, 該MOS FET のソース
に接続する画素電極(5) と, 該MOS FET のドレインを接
続するデータバス(4）と, 該MOS FET のゲート電極(3）
に接続し該データバスに垂直に配置されたスキャンバス
とがその表面に形成された単結晶シリコン基板(1) と，
該単結晶シリコン基板上に液晶層(7) を介して該単結晶
シリコン基板と一定間隔を隔てて設けられ且つ透明の共
通電極(8) が被着された透明基板(9) とを有し，該デー
タバス 4と該画素電極 5が該ゲート電極 3上を覆うよう
に形成されている反射型液晶表示デバイス，あるいは
４）前記画素電極 5の表面が平坦化されていることを特
徴とする前記１）あるいは２）あるいは３）記載の反射
型液晶表示デバイスにより達成される。[Means for Solving the Problems] 1)
MOS FETs arranged in a matrix, a pixel electrode 5 connected to the source of the MOS FET, a data bus 4 connected to the drain of the MOS FET, and a gate electrode 3 of the MOS FET connected to the data bus. A scan bus arranged vertically is provided on the surface of a single crystal silicon substrate 1, and a transparent substrate is provided on the single crystal silicon substrate via a liquid crystal layer 7 at a constant interval from the single crystal silicon substrate. Common electrode
A transparent substrate 9 on which the pixel electrode 8 or the MOS
Storage capacitor electrode that forms a capacitance between the FET source
A reflective liquid crystal display device having 10 or 2) the reflective liquid crystal display device according to 1) in which the storage capacitor electrodes 10 are collectively led out, or 3) a MOS FET arranged in a matrix. A pixel electrode (5) connected to the source of the MOS FET, a data bus (4) connected to the drain of the MOS FET, and a gate electrode (3) of the MOS FET
And a scan bus arranged perpendicularly to the data bus and formed on the surface of the single crystal silicon substrate (1),
A transparent substrate (9) provided on the single crystal silicon substrate at a constant distance from the single crystal silicon substrate via a liquid crystal layer (7) and to which a transparent common electrode (8) is attached. A reflective liquid crystal display device in which the data bus 4 and the pixel electrode 5 are formed so as to cover the gate electrode 3, or 4) the surface of the pixel electrode 5 is flattened This is achieved by the reflective liquid crystal display device described in 1), 2) or 3) above.
【０００５】[0005]
【作用】本発明は, 液晶駆動用のスイッチング素子とし
て単結晶シリコン基板上に形成されたMOS FET を用い,
この単結晶シリコン基板をそのまま液晶表示デバイスの
一方の基板として使用することで, 動作速度が速く高速
の書込が可能となり, 且つ成熟した単結晶シリコンプロ
セスが利用できることにより高い製造歩留が得られるよ
うにしている。The present invention uses a MOS FET formed on a single crystal silicon substrate as a switching element for driving a liquid crystal,
By using this single crystal silicon substrate as it is as one of the substrates of the liquid crystal display device, the operation speed is fast and high-speed writing is possible, and the matured single crystal silicon process can be used to obtain a high manufacturing yield. I am trying.
【０００６】さらに，単結晶シリコンプロセスが利用で
きることにより画素内に容易に大容量の蓄積容量が形成
できる。大容量の蓄積容量は以下の理由により画質を向
上させることができる。 (1) MOS FET は種々の原因によりOFF 状態においてもリ
ーク電流が存在し，このリーク電流に依って液晶に書き
込んだ電荷が失われる。従って, 大容量の蓄積容量を付
加できればリーク電流の影響を小さくすることができ
る。 (2) ゲート電極とデータバスおよび表示画素間には寄生
容量が存在するため，スキャンバスへの書込パルスのON
/OFFによるゲート電極の電位変動が, 画素電極の電位に
影響を与えることになり, 液晶に正しく書込電圧を印加
できなくなる。一般には書込電圧の補正が必要となる
が, 蓄積容量によってこの現象の影響を少なくできる。 (3）液晶の容量はON状態とOFF 状態で異なるため残像が
発生することがあるが,蓄積容量によりこの効果を小さ
くできる。Further, since a single crystal silicon process can be used, a large capacity storage capacitor can be easily formed in a pixel. The large storage capacity can improve the image quality for the following reasons. (1) The MOS FET has a leak current even in the OFF state due to various causes, and the charge written in the liquid crystal is lost due to the leak current. Therefore, if a large storage capacity can be added, the effect of leak current can be reduced. (2) Since the parasitic capacitance exists between the gate electrode, the data bus, and the display pixel, the write pulse to the scan bus is turned on.
The change in the potential of the gate electrode due to / OFF affects the potential of the pixel electrode, and the write voltage cannot be applied to the liquid crystal correctly. Generally, it is necessary to correct the write voltage, but the effect of this phenomenon can be reduced by the storage capacitance. (3) Afterimages may occur because the liquid crystal capacity differs between the ON and OFF states, but this effect can be reduced by the storage capacity.
【０００７】[0007]
【実施例】図１は本発明を説明する構成図である。図は
本発明による反射型液晶表示デバイスの断面図を示す。FIG. 1 is a block diagram for explaining the present invention. The figure shows a cross-sectional view of a reflective liquid crystal display device according to the present invention.
【０００８】図において， 1はSi基板, 1Dは n+ 型ドレ
イン領域, 1Sは n+ 型ソース領域,2は基板表面を選択酸
化して形成されたフィールド酸化膜, 3はゲート絶縁膜
を介して基板上に形成されたMOS FET のゲート電極, 4
はMOS FET のドレインに接続するデータバス（データ書
込電極）, 5はMOS FET のソースに接続する画素電極
（表示電極）, 6は層間絶縁および保護用の絶縁膜, 7
は液晶層, 8は共通電極（対向電極）で，例えばITO(イ
ンジウムすずの酸化物) 膜, 9 は共通電極を被着した対
向基板でガラス基板である。In the figure, 1 is a Si substrate, 1D is an n + type drain region, 1S is an n + type source region, 2 is a field oxide film formed by selective oxidation of the substrate surface, and 3 is a gate insulating film. Gate electrode of MOS FET formed on the substrate, 4
Is a data bus (data writing electrode) connected to the drain of the MOS FET, 5 is a pixel electrode (display electrode) connected to the source of the MOS FET, 6 is an insulating film for interlayer insulation and protection, 7
Is a liquid crystal layer, 8 is a common electrode (counter electrode), for example, an ITO (indium tin oxide) film, and 9 is a counter substrate on which a common electrode is deposited, which is a glass substrate.
【０００９】図のように, MOS FET と画素電極 5とから
なる画素部は液晶層 7を介して共通電極 8と対向して構
成されている。この図は特別な蓄積容量は特に設けられ
ていないが, 透過型のLCD と同様に表示電極を隣接する
スキャンバス（ゲートバス）に絶縁膜を介して一部が重
畳するように形成して画素電極／スキャンバス間の容量
を構成しているが，発明１では実施例に示される蓄積容
量電極が付加される。As shown in the figure, the pixel portion composed of the MOS FET and the pixel electrode 5 is configured to face the common electrode 8 with the liquid crystal layer 7 in between. In this figure, no special storage capacitor is provided, but as with a transmissive LCD, the display electrodes are formed so that they partially overlap the adjacent scan bus (gate bus) via an insulating film. Although the capacitance between the electrode and the scan bus is formed, the storage capacitance electrode shown in the embodiment is added in the first aspect of the invention.
【００１０】図２は本発明の実施例１の断面図である。
以下の図２〜６ではSi基板部のみの断面を示す。導電膜
を用いて, 蓄積容量電極10をソース領域1S上に絶縁膜を
介して形成されている。蓄積容量は画素電極と並列に蓄
積容量電極／ソース領域間のMOS 容量が取りつけられた
ことになり，表示品質を向上させている。FIG. 2 is a sectional view of the first embodiment of the present invention.
2 to 6 below show cross sections of only the Si substrate portion. The storage capacitor electrode 10 is formed on the source region 1S with an insulating film using a conductive film. As the storage capacitance, the MOS capacitance between the storage capacitance electrode and the source region was installed in parallel with the pixel electrode, improving the display quality.
【００１１】図３は本発明の実施例２の断面図である。
この例は画素電極と並列にｐｎ接合ダイオードによる容
量が取りつけられており，表示品質を向上させている。FIG. 3 is a sectional view of a second embodiment of the present invention.
In this example, a capacitance by a pn junction diode is attached in parallel with the pixel electrode, and the display quality is improved.
【００１２】この例では，MOS FET の n+ 型ソース領域
を深く形成し，その上に n- 型Si層を成長させ，ガス拡
散またはイオン注入によりｐ型不純物を導入して p+ 型
Si層11を形成し，その上に蓄積容量電極13を形成してい
る。In this example, an n + type source region of a MOS FET is deeply formed, an n − type Si layer is grown thereon, and a p type impurity is introduced by gas diffusion or ion implantation to obtain ap + type region.
The Si layer 11 is formed, and the storage capacitor electrode 13 is formed thereon.
【００１３】この場合, 表示デバイスの動作中はｐｎ接
合ダイオードには逆バイアスが印加されて接合容量が形
成される。なお, 図２，３では蓄積容量電極10は金属膜
で形成してもよいが，ゲートと同一被膜〔例えば，厚さ
1200Åのポリシリコン膜と厚さ1800Åのタングステンシ
リサイド(WSi) 膜の複合膜〕で形成してもよい。In this case, a reverse bias is applied to the pn junction diode during the operation of the display device to form a junction capacitance. 2 and 3, the storage capacitor electrode 10 may be formed of a metal film, but the same film as the gate [eg, thickness
It may be formed of a composite film of a 1200 Å polysilicon film and a 1800 Å thick tungsten silicide (WSi) film].
【００１４】図４は本発明の実施例３の断面図である。
画素電極と並列にMOS 容量を形成するために，MOS FET
のドレイン領域に接続されているドレイン電極12を厚さ
2000Åのポリシリコン膜で図２，３の画素電極と同程度
に大きさで形成し，その表面に厚さ 500Åの熱酸化膜を
形成し，その上に厚さ1200Åのポリシリコン膜と厚さ18
00ÅのWSi 膜の複合膜からなる蓄積容量電極10を形成し
てスタックト容量を形成する。なお, 画素電極 5はドレ
イン電極12に接続して最表面に形成される。FIG. 4 is a sectional view of a third embodiment of the present invention.
In order to form a MOS capacitor in parallel with the pixel electrode, a MOS FET
Thickness of the drain electrode 12 connected to the drain region of
A 2000 Å polysilicon film is formed to have the same size as the pixel electrodes shown in Figs. 2 and 3, and a 500 Å-thick thermal oxide film is formed on the surface, and a 1200 Å polysilicon film and a thickness are formed on top of it. 18
A storage capacitor electrode 10 made of a composite film of 00Å WSi film is formed to form a stacked capacitor. The pixel electrode 5 is connected to the drain electrode 12 and formed on the outermost surface.
【００１５】この構造では, 図２，３の容量より大きい
容量を付加することができ, 一層の表示品質の向上が可
能となる。上記の図２〜４の蓄積容量電極10は, 従来の
ようにスキャンバス（ゲートバス）に接続してもよい
が，蓄積容量電極10を一括して外部に導出し，ここに適
当な電圧を供給することにより，書込電圧による容量の
変化を防止して画質の向上を図ることができる。With this structure, a capacity larger than the capacity shown in FIGS. 2 and 3 can be added, and the display quality can be further improved. The storage capacitor electrode 10 shown in FIGS. 2 to 4 may be connected to a scan bus (gate bus) as in the conventional case, but the storage capacitor electrode 10 is collectively led to the outside and an appropriate voltage is applied to it. By supplying the voltage, it is possible to prevent the capacitance from changing due to the write voltage and improve the image quality.
【００１６】また，MOS FET のゲート電極を単にポリシ
リコン膜だけを用いて形成すると光を通してしまうた
め，光を反射するあるいは不透明な材料を使用すること
で, ゲート下のチャネル領域を光から遮蔽し, MOS FET
のリーク電流を低減し，画質の向上を図ることができ
る。このようなゲート電極材料としては, 金属, 金属珪
化物, 金属珪化物とポリシリコンの複合膜等がある。Further, if the gate electrode of the MOS FET is formed by using only a polysilicon film, light is transmitted therethrough. Therefore, by using a material that reflects light or is opaque, the channel region under the gate is shielded from light. , MOS FET
It is possible to reduce the leakage current and improve the image quality. Such gate electrode materials include metals, metal silicides, and composite films of metal silicides and polysilicon.
【００１７】図５本発明の実施例４の断面図である。画
素電極 5とデータバス（データ書込電極）4 とを重ね合
わすように形成して, MOS FET とその周辺を光から遮蔽
し, 光によるリーク電流を低減し, 表示品質の向上を図
っている。5 is a sectional view of the fourth embodiment of the present invention. The pixel electrode 5 and the data bus (data write electrode) 4 are formed so as to overlap with each other, shielding the MOS FET and its surroundings from light, reducing the leak current due to light, and improving the display quality. .
【００１８】この例では，画素電極 5とデータバス 4は
厚さ 1μｍのアルミニウム(Al)膜を用い, ゲート 3に接
続し且つゲートに垂直に配線されたスキャンバスがデー
タバス 4を跨ぐ部分には, 厚さ1200Åのポリシリコン膜
と厚さ1800ÅのWSi 膜の複合膜を用いれば光の遮断には
十分であり，配線の低抵抗化と表示品質の向上が図られ
る。In this example, the pixel electrode 5 and the data bus 4 are made of an aluminum (Al) film having a thickness of 1 μm, and a scan bus connected to the gate 3 and wired perpendicularly to the gate is provided in a portion straddling the data bus 4. Using a composite film consisting of a 1200 Å thick polysilicon film and a 1800 Å thick WSi film is sufficient for blocking light, and lowers the wiring resistance and improves display quality.
【００１９】図６は本発明の実施例５の断面図である。
MOS FET を覆って画素電極を形成すると，画素電極に凹
凸が生じ，画質が低下するので画素電極として厚さ 3μ
ｍのAl膜で形成し，表面を研磨して平坦化することで画
質の向上が可能となる。FIG. 6 is a sectional view of a fifth embodiment of the present invention.
If the pixel electrode is formed so as to cover the MOS FET, the pixel electrode becomes uneven and the image quality deteriorates.
It is possible to improve the image quality by forming an Al film of m and polishing the surface to flatten it.
【００２０】研磨は粒径50nmのコロイダルシリカ (pH 9
〜10) を砥粒として用い, 90 rpmで13分間行った。ま
た, 画素電極と画素電極との間にも凹凸が発生すると,
液晶層を厚みがその部分だけ変化して画質が低下するた
め，画素電極の上に堆積する保護膜を, 例えば初めに気
相成長(CVD) 成長による二酸化シリコン(SiO2)膜を 3μ
ｍの厚さだけ堆積し，粒径50nmのコロイダルシリカ (pH
9〜10) を使用して，荷重 100 g/cm2, 90 rpmで13分間
行った。この結果, Si基板の表面は平坦化され画質の向
上が可能となった。Polishing is performed with colloidal silica (pH 9) having a particle size of 50 nm.
~ 10) was used as abrasive grains, and it was performed at 90 rpm for 13 minutes. In addition, if unevenness occurs between the pixel electrodes,
Since the thickness of the liquid crystal layer changes only in that part and the image quality deteriorates, a protective film deposited on the pixel electrode, for example, a silicon dioxide (SiO 2 ) film by vapor phase epitaxy (CVD) growth of 3μ
m thickness of colloidal silica (pH: 50 nm)
9 to 10) and a load of 100 g / cm 2 , 90 rpm for 13 minutes. As a result, the surface of the Si substrate was flattened and the image quality could be improved.
【００２１】なお, いずれの実施例においても，表示電
極を駆動するMOS FET は, 場合によってはソース／ドレ
イン間の耐圧が10 V以上必要となるので, ソースドレイ
ン領域のイオン注入をりんイオン(P+ ) 〔エネルギー 1
20 KeV, ドーズ量1E14cm-2〕と砒素イオン (As+ ) 〔エ
ネルギー70 KeV, ドーズ量4E15cm-2〕と２度行うことに
より（DDD 構造),高耐圧化が可能となる。In any of the embodiments, the MOS FET that drives the display electrode requires a withstand voltage between the source and the drain of 10 V or more in some cases. + ) 〔Energy 1
High breakdown voltage can be achieved by performing twice with 20 KeV, dose 1E14cm -2 ] and arsenic ion (As + ) [energy 70 KeV, dose 4E15cm -2 ] (DDD structure).
【００２２】次に，本発明を適用した場合の利点を以下
に列挙する。 (1) 蓄積容量部の形成が容易であり, 反射型で使用する
ため透過型のようにFET部が表示されないということは
なく, 表示部の開口率の低下にはならない。 (2) 駆動素子が単結晶MOS FET であるため，TFT より高
速の駆動ができる。 (3）駆動素子が単結晶MOS FET であるため，周辺回路を
同じプロセスを用いて工程数を増やさないで駆動素子と
一体化して作製できる。 (4）蓄積容量の一方の電極が半導体層によって形成され
ていても, 他方の電極としてシリコン基板等を利用でき
るため極性反転等による容量変化を抑え込むことができ
る。 (5) 蓄積容量をMOS 構造で形成する場合, 誘電体膜とし
て信頼性の高い熱酸化膜が使用できる。Next, the advantages of applying the present invention will be listed below. (1) The storage capacitor is easily formed, and since it is used as a reflective type, the FET is not displayed unlike the transmissive type, and the aperture ratio of the display is not reduced. (2) Since the driving element is a single crystal MOS FET, it can be driven at a higher speed than a TFT. (3) Since the drive element is a single-crystal MOS FET, the peripheral circuit can be manufactured using the same process and integrated with the drive element without increasing the number of steps. (4) Even if one electrode of the storage capacitor is formed of a semiconductor layer, a silicon substrate or the like can be used as the other electrode, so that capacitance change due to polarity reversal or the like can be suppressed. (5) When the storage capacitor is formed with a MOS structure, a highly reliable thermal oxide film can be used as the dielectric film.
【００２３】なお，シリコン基板を用いた反射型LCD の
例として, 液晶（ホスト）に２色性色素（ゲスト）を添
加したゲストホスト(GH)型液晶を用いて形成した視野角
の広い反射型液晶表示装置1)が発表されている。As an example of a reflective LCD using a silicon substrate, a reflective LCD having a wide viewing angle formed by using a guest-host (GH) type liquid crystal in which a dichroic dye (guest) is added to the liquid crystal (host). A liquid crystal display device 1) has been announced.
【００２４】1) NIKKEI ELECTRONICS, 1981.2.16, p16
4. これに対して, 本発明はシリコン基板上に通常のTN (Tw
isted Nematic)型液晶を用いて主として投写用としての
利用を図り, 且つ大きな蓄積容量を付加し，またFET 部
を遮光し，また画素電極面を平坦化して画質を向上させ
ている。1) NIKKEI ELECTRONICS, 1981.2.16, p16
4. On the other hand, the present invention uses a conventional TN (Tw
It is mainly used for projection by using an isted Nematic type liquid crystal, adds a large storage capacity, shields the FET part, and flattens the pixel electrode surface to improve the image quality.
【００２５】[0025]
【発明の効果】本発明によれば, 液晶駆動用のスイッチ
ング素子の高速化が可能となり, TFTの限界を超えて高
速の書込ができるようになった。また, 大容量の蓄積容
量が形成でき且つ画素電極およびシリコン基板の表面を
平坦化することにより表示品質を向上することができ，
さらに，成熟したシリコンプロセスを利用できるため製
造歩留の向上に寄与することができた。According to the present invention, the speed of the switching element for driving the liquid crystal can be increased, and high-speed writing can be performed exceeding the limit of the TFT. In addition, a large storage capacitance can be formed and the display quality can be improved by flattening the surfaces of the pixel electrode and the silicon substrate.
In addition, since a mature silicon process can be used, it was possible to contribute to the improvement of manufacturing yield.
【図１】 本発明を説明する構成図FIG. 1 is a configuration diagram illustrating the present invention.
【図２】 本発明の実施例１の断面図FIG. 2 is a sectional view of the first embodiment of the present invention.
【図３】 本発明の実施例２の断面図FIG. 3 is a sectional view of a second embodiment of the present invention.
【図４】 本発明の実施例３の断面図FIG. 4 is a sectional view of a third embodiment of the present invention.
【図５】 本発明の実施例４の断面図FIG. 5 is a sectional view of a fourth embodiment of the present invention.
【図６】 本発明の実施例５の断面図FIG. 6 is a sectional view of a fifth embodiment of the present invention.
1 Si基板 1D n+ 型ドレイン領域 1S n+ 型ソース領域 2 フィールド酸化膜 3 MOS FET のゲート電極 4 MOS FET のドレインに接続するデータバス（データ
書込電極） 5 MOS FET のソースに接続する画素電極（表示電極） 6 層間絶縁および保護用の絶縁膜 7 液晶層 8 共通電極（対向電極）でITO 膜 9 共通電極を被着した対向基板でガラス基板 10 蓄積容量電極 11 p+ 型Si層 12 ドレイン電極1 Si substrate 1D n + type drain region 1S n + type source region 2 Field oxide film 3 MOS FET gate electrode 4 Data bus connected to MOS FET drain (data write electrode) 5 Pixel connected to MOS FET source Electrode (display electrode) 6 Insulation film for interlayer insulation and protection 7 Liquid crystal layer 8 ITO film on common electrode (counter electrode) 9 Glass substrate on counter substrate with common electrode 10 Storage capacitor electrode 11 p + type Si layer 12 Drain electrode
Claims (4)
該MOS FET のソースに接続する画素電極(5) と, 該MOS
FET のドレインを接続するデータバス(4）と, 該MOS FE
T のゲート電極(3）に接続し該データバスに垂直に配置
されたスキャンバスとがその表面に形成された単結晶シ
リコン基板(1) と，該単結晶シリコン基板上に液晶層
(7) を介して該単結晶シリコン基板と一定間隔を隔てて
設けられ且つ透明の共通電極(8) が被着された透明基板
(9) と，該画素電極または該MOSFET のソースとの間に
静電容量を構成する蓄積容量電極(10)とを有することを
特徴とする請求項１記載の反射型液晶表示デバイス。1. A MOS FET arranged in a matrix,
The pixel electrode (5) connected to the source of the MOS FET and the MOS
The data bus (4) that connects the drain of the FET and the MOS FE
A single crystal silicon substrate (1) on the surface of which a scan bus connected to the gate electrode (3) of T and arranged perpendicular to the data bus is formed, and a liquid crystal layer on the single crystal silicon substrate.
A transparent substrate provided at a constant distance from the single crystal silicon substrate via (7) and having a transparent common electrode (8) adhered thereto.
2. The reflective liquid crystal display device according to claim 1, further comprising: a storage capacitor electrode (10) forming an electrostatic capacitance between the pixel electrode and the source of the MOSFET.
導出されていることを特徴とする請求項１記載の反射型
液晶表示デバイス。2. The reflective liquid crystal display device according to claim 1, wherein the storage capacitor electrodes (10) are collectively led out to the outside.
該MOS FET のソースに接続する画素電極(5) と, 該MOS
FET のドレインを接続するデータバス(4）と, 該MOS FE
T のゲート電極(3）に接続し該データバスに垂直に配置
されたスキャンバスとがその表面に形成された単結晶シ
リコン基板(1) と，該単結晶シリコン基板上に液晶層
(7) を介して該単結晶シリコン基板と一定間隔を隔てて
設けられ且つ透明の共通電極(8) が被着された透明基板
(9) とを有し，該データバス(4）と前記画素電極(5) が
該ゲート電極 (3）上を覆うように形成されていること
を特徴とする反射型液晶表示デバイス。3. MOS FETs arranged in a matrix,
The pixel electrode (5) connected to the source of the MOS FET and the MOS
The data bus (4) that connects the drain of the FET and the MOS FE
A single crystal silicon substrate (1) on the surface of which a scan bus connected to the gate electrode (3) of T and arranged perpendicular to the data bus is formed, and a liquid crystal layer on the single crystal silicon substrate.
A transparent substrate provided at a constant distance from the single crystal silicon substrate via (7) and having a transparent common electrode (8) adhered thereto.
A reflective liquid crystal display device comprising: (9), wherein the data bus (4) and the pixel electrode (5) are formed so as to cover the gate electrode (3).
いることを特徴とする請求項１あるいは２あるいは３記
載の反射型液晶表示デバイス。4. The reflection type liquid crystal display device according to claim 1, wherein the surface of the pixel electrode (5) is flattened.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29749292A JP3156400B2 (en) | 1992-11-09 | 1992-11-09 | Reflective liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29749292A JP3156400B2 (en) | 1992-11-09 | 1992-11-09 | Reflective liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06148679A true JPH06148679A (en) | 1994-05-27 |
| JP3156400B2 JP3156400B2 (en) | 2001-04-16 |
Family
ID=17847210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29749292A Expired - Lifetime JP3156400B2 (en) | 1992-11-09 | 1992-11-09 | Reflective liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156400B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042180A (en) * | 1995-05-30 | 1996-12-21 | ||
| US5990988A (en) * | 1995-09-01 | 1999-11-23 | Pioneer Electric Corporation | Reflection liquid crystal display and a semiconductor device for the display |
| JP2003519394A (en) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | Active semiconductor backplane |
| US6873388B2 (en) * | 2002-01-04 | 2005-03-29 | Fujitsu Display Technologies Corporation | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same |
| US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| JP2007193267A (en) * | 2006-01-23 | 2007-08-02 | Toppan Printing Co Ltd | Thin film transistor device and method for manufacturing the same, thin film transistor array, and thin film transistor display |
| US7612849B2 (en) | 2002-03-01 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8035781B2 (en) | 2002-03-01 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9448432B2 (en) | 2002-03-01 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
-
1992
- 1992-11-09 JP JP29749292A patent/JP3156400B2/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042180A (en) * | 1995-05-30 | 1996-12-21 | ||
| US5990988A (en) * | 1995-09-01 | 1999-11-23 | Pioneer Electric Corporation | Reflection liquid crystal display and a semiconductor device for the display |
| US8107049B2 (en) | 1996-10-22 | 2012-01-31 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8358396B2 (en) | 1996-10-22 | 2013-01-22 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8749748B2 (en) | 1996-10-22 | 2014-06-10 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7158205B2 (en) | 1996-10-22 | 2007-01-02 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7184105B2 (en) | 1996-10-22 | 2007-02-27 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device having the same |
| JP2014013406A (en) * | 1996-10-22 | 2014-01-23 | Seiko Epson Corp | Liquid crystal panel and electronic apparatus using the same, and projection type display device |
| US7324171B2 (en) | 1996-10-22 | 2008-01-29 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7532292B2 (en) | 1996-10-22 | 2009-05-12 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8525968B2 (en) | 1996-10-22 | 2013-09-03 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7868961B2 (en) | 1996-10-22 | 2011-01-11 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| JP2003519394A (en) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | Active semiconductor backplane |
| US6873388B2 (en) * | 2002-01-04 | 2005-03-29 | Fujitsu Display Technologies Corporation | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same |
| US7133113B2 (en) | 2002-01-04 | 2006-11-07 | Sharp Kabushiki Kaisha | Method of manufacturing a LCD using a photoresist with varying thickness |
| US8035781B2 (en) | 2002-03-01 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7612849B2 (en) | 2002-03-01 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9057920B2 (en) | 2002-03-01 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9448432B2 (en) | 2002-03-01 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2007193267A (en) * | 2006-01-23 | 2007-08-02 | Toppan Printing Co Ltd | Thin film transistor device and method for manufacturing the same, thin film transistor array, and thin film transistor display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156400B2 (en) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597305B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2720862B2 (en) | Thin film transistor and thin film transistor array | |
| JP3381718B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| US20030180979A1 (en) | Electrooptical substrate device and manufacturing method for same, electrooptical apparatus, electronic apparatus and manufacturing method for a substrate device | |
| JP3744227B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| US20040114075A1 (en) | Reflective liquid crystal display | |
| TW200411607A (en) | Active matrix substrate, photoelectric apparatus, and electronic machine | |
| JP2000323715A (en) | Thin film semiconductor element for display and display device | |
| JPH06148679A (en) | Reflective liquid crystal display device | |
| JP3127619B2 (en) | Active matrix substrate | |
| US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
| JP3374717B2 (en) | Liquid crystal display panel manufacturing method | |
| JP3663825B2 (en) | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device | |
| JP3812068B2 (en) | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device | |
| JP2002297060A (en) | Active matrix type display device | |
| JPH07248508A (en) | Liquid crystal display device | |
| JP2002296619A (en) | Active matrix type display device | |
| JP2002297058A (en) | Active matrix type display device | |
| JPH11160730A (en) | Liquid crystal device and electronic equipment | |
| JP2000206565A (en) | Semiconductor device for display and liquid crystal display using such device | |
| JP3767204B2 (en) | Electro-optic device | |
| JP2000231118A (en) | Electrooptical device, driving board for electrooptical device and their production | |
| JP3316115B2 (en) | Reflective liquid crystal display | |
| JPH1048660A (en) | Liquid crystal display device | |
| JP3788086B2 (en) | Electro-optical device and display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |