JP3663825B2

JP3663825B2 - Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device

Info

Publication number: JP3663825B2
Application number: JP10370997A
Authority: JP
Inventors: 裕二河内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-04-21
Filing date: 1997-04-21
Publication date: 2005-06-22
Anticipated expiration: 2017-04-21
Also published as: JPH10293323A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板上に形成された絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴという）によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。
【０００２】
【従来の技術】
従来、投射型表示装置のライトバルブに用いられる透過型アクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコン又はポリシリコンを用いたＴＦＴアレーを形成した構造の液晶パネルが実用化されている。
【０００３】
【発明が解決しようとする課題】
上記ＴＦＴを用いたアクティブマトリックス液晶パネルはデバイスサイズが比較的大きいため、例えばこれをライトバルブとして組み込んだプロジェクタのような投写型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたＴＦＴの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がＸＧＡ，ＳＸＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【０００４】
そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成されたＭＯＳＦＥＴアレーで反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルが提案されている。
【０００５】
しかしながら半導体を基板とする液晶パネルにおいては、デバイスサイズの縮小と共にパネル解像度の増加に応じて各画素のサイズも小さくなるため、画素電極のみでは液晶の駆動に必要な電圧を保持するのに充分な容量（１００ｆＦ程度が必要）が得られないという欠点がある。そこで、本発明者は、ゲート絶縁膜を誘電体とする保持容量を各画素に作り込む方法を検討した。
【０００６】
しかし、保持容量の一方の電極は定電位に固定されることが望ましいが、そのような定電位を各保持容量に供給するための配線（以下、容量線と称する）のレイアウトおよびコンタクトホールの形成位置の確保が極めて困難であることを見い出した。
【０００７】
図１０および図１１に、本発明に先立って本発明者が検討した半導体を基板とする反射型液晶パネルにおける保持容量の構造およびこの保持容量の一方の電極に定電位を供給するための容量線のレイアウト方法の例を示す。図１１は図１０におけるＡ−Ａ’，Ｂ−Ｂ’の不連続断面を連続的に示した断面図である。図１０において、４ａはスイッチング用ＭＯＳＦＥＴのゲート電極、９はスイッチング用ＭＯＳＦＥＴに画素に印加すべき信号を供給するデータ線、１２はアルミニウム等からなる反射電極、６は保持容量の一方の電極となる導電層である。
【０００８】
図１０の例では、反射電極１２が接続されるドレイン領域としての拡散層５ｂを広く形成して保持容量の他方の電極となし、その上にゲート絶縁膜３を介して保持容量の一方の電極としての導電層６を例えばゲート電極と同一のポリシリコン層等によって形成する。そして、上記保持容量の一方の電極としての導電層６に定電位を与える方法として、図１１に示すように、上記導電層６と同一のポリシリコン層からなる容量線１６で隣接する画素の保持容量の電極としての導電層に接続し、画素領域の外側において上記容量線１６を接地電位のような定電位を供給する配線に接続するというものである。
【０００９】
しかしながら、図１０および図１１に示すような方式にあっては、各画素の保持容量電極としての導電層の間に容量線が形成されるため、絶縁膜表面の凹凸が大きくなり反射電極の平坦化が困難になるという不都合がある。また、容量線１６とデータ線９とが交差するためデータ線の寄生容量が増加するとともに、容量線１６とデータ線９との間のカップリング容量を介して保持容量にノイズが入り電位が安定しなくなるという問題点がある。
【００１０】
この発明の目的は、半導体を基板とする反射型液晶パネルにおいて、保持容量の一方の電極に定電位を供給するための配線を不要にし歩留まりの向上を可能にする技術を提供することにある。
【００１１】
この発明の他の目的は、半導体を基板とする反射型液晶パネルにおいて、反射電極の平坦化を容易にする技術を提供することにある。
【００１２】
この発明の他の目的は、保持容量に印加される定電圧を安定化させることができる技術を提供することにある。
【００１３】
この発明の他の目的は、プロセスの工程数を増加させることなく必要な保持容量が得られるようにした技術を提供することにある。
【００１４】
【課題を解決するための手段】
この発明は、上記目的を達成するため、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子（ＭＯＳＦＥＴ）の活性領域（ドレイン領域）となる比較的不純物濃度の高い半導体領域を拡張形成して保持容量の一方の電極となし、この半導体領域の上方に絶縁膜を介して保持容量の他方の電極となる導電層を形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において電位を与える給電層に電気的に接続するようにした。
【００１５】
上記した手段によれば、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための容量線が不要となり、画素の構造が簡単になって歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となる。また、各画素電極に印加される信号を供給するデータ線と交差する容量線を形成する必要がなくなり、データ線の寄生容量を減らすことができるとともに、保持容量へのノイズを低減して電位を安定化させることができる。
【００１６】
なお、上記保持容量の誘電体を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにすると良い。
【００１７】
さらに、上記スイッチング素子は、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタとする良い。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００１９】
図１および図２は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施例を示す。なお、図１および図２にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図１は図２におけるＩ−Ｉ線に沿った断面を示す。
【００２０】
図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｐ型ウェルでもよい）、２はこの半導体基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。このフィールド酸化膜２は、選択熱酸化によって５０００〜７０００オングストロームのような厚さに形成される。
【００２１】
上記フィールド酸化膜２には一画素ごとに開口部が形成され、この開口部の内側の基板表面にゲート酸化膜（絶縁膜）３が形成され、このゲート絶縁膜３の上にポリシリコンあるいはメタルシリサイド等からなるゲート電極４ａが形成され、このゲート電極４ａの両側の基板表面には高不純物濃度のＮ型不純物導入層からなるソース、ドレイン領域５ａ，５ｂが形成され、ＭＯＳＦＥＴが構成されている。そして、この実施例では上記ソース、ドレイン領域５ａ，５ｂのうちドレイン領域５ｂが基板表面に沿って画素領域の内側に拡張され、この拡張部５ｂ’の上方にゲート絶縁膜３と同時に形成された絶縁膜３’を介して、保持容量の一方の電極となる導電層６が形成されている。
【００２２】
この導電層６は、特に限定されるものでないが、上記ゲート電極４ａと同一のポリシリコンあるいはメタルシリサイドから形成される。上記ゲート電極４ａは、図２に示すように、基板の一方向（画素行方向）に配設されている走査線４から突出するように形成されている。
【００２３】
また、上記導電層６の一部に対応して基板表面にはオーミック接触を図るための高濃度のＰ型不純物導入層からなるコンタクト領域７が形成され、上記導電層６の一端はこのコンタクト領域７に対応して上記絶縁膜３’に形成された開口部３ａにてコンタクト領域７に接続されている。上記半導体基板１上には、画素領域の外側において定電位（Ｐ型基板／Ｐ型ウェルの場合は接地電位）を与える給電層１９と該給電層１９が電気的に接続される高不純物濃度のＰ型コンタクト領域１７とが設けられ、ＰＮ接合に逆バイアスを与えるための定電位が印加されており、上記導電層６には上記コンタクト領域７を介して上記給電層１９から与えられた基板電位が印加され、電位が固定されるように構成されている。上記給電層１９は、上記データ線９と同一のアルミニウム層等により形成される。
【００２４】
上記絶縁膜３，３’は熱酸化によって上記開口部の内側半導体基板表面に４００〜８００オングストロームのような厚さに形成される。上記ゲート電極４ａおよび導電層６は、ポリシリコン層を１０００〜２０００オングストロームのような厚さに形成しその上にＭｏあるいはＷのような高融点金属のシリサイド層を１０００〜３０００オングストロームのような厚さに形成した構造とされている。上記ソース領域５ａは、上記ゲート電極４ａをマスクとして基板表面にＮ型不純物をイオン打ち込みで注入することで自己整合的に形成される。
【００２５】
また、上記Ｎ型ドレイン領域５ｂおよびＰ型コンタクト領域７は、この実施例では、専用のイオン打込みと熱処理によるドーピング処理で、それぞれゲート電極を形成する前にイオン注入法で形成される。ソース、ドレイン領域５ａ，５ｂの好ましい不純物濃度は１×１０^２０／ｃｍ^３、Ｐ型コンタクト領域７の好ましい不純物濃度は１×１０^１８〜１０^２０／ｃｍ^３である。なお、上記Ｎ型ドレイン領域５ｂおよびＰ型コンタクト領域７は、画素領域の外側に形成される後述の周辺回路を構成するＭＯＳＦＥＴのソース、ドレイン領域となる不純物導入層と同時に形成するようにしても良い。
【００２６】
上記ゲート電極４ａおよび導電層６からフィールド酸化膜２上にかけては第１の層間絶縁膜８が形成され、この絶縁膜８上にはアルミニウムを主体とするメタル層からなるデータ線９が、図２に示すように、上記走査線４と交差する方向に形成され、データ線９は絶縁膜８に形成されたコンタクトホール１０にてソース領域５ａに電気的に接続されている。
【００２７】
上記絶縁膜８は、例えばＨＴＯ膜（高温ＣＶＤ法により形成される酸化シリコン膜）を１０００オングストローム程度堆積した上に、ＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）を８０００〜１００００オングストロームのような厚さに堆積して形成される。上記データ線９構成するメタル層は、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、下層のＴｉが１００〜６００オングストローム、ＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。
【００２８】
上記データ線７から層間絶縁膜８上にかけては第２の層間絶縁膜１１が形成されている。この第２層間絶縁膜１１は、例えばＴＥＯＳ（テトラエチルオルソシリケート）を材料としプラズマＣＶＤ法により形成される酸化シリコン膜（以下、ＴＥＯＳ膜と称する）を３０００〜６０００オングストローム程度堆積した上に、ＳＯＧ膜（スピン・オン・ガラス膜）を堆積し、それをエッチバックで削ってからさらにその上に第２のＴＥＯＳ膜を２０００〜５０００オングストローム程度の厚さに堆積して形成される。
【００２９】
この実施例においては、上記第２層間絶縁膜１１の上に図２に示されているように、ほぼ１画素に対応した矩形状の反射電極としての画素電極１２が形成されている。そして、上記第２層間絶縁膜１１、第１層間絶縁膜８およびゲート絶縁膜２を貫通するコンタクトホール１３が設けられており、このコンタクトホール１３にて上記画素電極１２が上記ドレイン領域５ｂに電気的に接続されている。上記画素電極１２は、特に限定されないが、例えば低温スパッタ法によりアルミニウム層を３００〜５０００オングストロームのような厚さに形成し、パターニングによって一辺が１５〜２０μｍ程度の正方形のような形状とされる。また、上記画素電極１２の上には、パシベーション膜が形成されその上に配向膜が全面的に形成され、ラビング処理される。
【００３０】
図２は図１に示されている反射側の液晶パネル基板の平面レイアウトである。同図に示されているように、この実施例では、ゲート線４に沿ってその近傍に保持容量の一方の電極となる導電層６が設けられている。ただし、この導電層６およびこれに対向して基板表面に設けられる保持容量の他方の電極としてのドレイン拡張部５ｂ’は、ＭＯＳＦＥＴのゲート電極４ａとコンタクトホール１０，１３の形成箇所を除く反射電極１２の下方全体に形成することができる。
【００３１】
この実施例においては、各画素の保持容量の一方の電極となる導電層６間を接続する容量線を設ける必要がないので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜１１の表面の凹凸が小さくなり平坦な反射電極１２を形成し易くなる。また、データ線と交差する容量線がないためデータ線に不要な寄生容量が付いて、ドライバの負荷が増大したりカップリング容量を介して保持容量にノイズが入ったりしにくくなる。さらに、上記保持容量の誘電体を構成する絶縁膜３’はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜３と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層６はＭＯＳＦＥＴのゲート電極４ａと同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく保持容量を構成することができ、プロセスを簡略化することが可能となる。
【００３２】
なお、上記コンタクトホール１３内にはタングステン等の高融点金属からなる柱状の接続プラグを充填し、この接続プラグを介して上記画素電極１２を上記ドレイン領域５ｂに接続するようにしても良い。この場合、上記画素電極１２は、特に限定されないが、接続プラグを構成するタングステン等をＣＶＤ法により被着した後、タングステンと第２層間絶縁膜１１をＣＭＰ（化学的機械研磨）法で削って平坦化してから、アルミニウム層を被着して形成しても良いし、ＣＭＰ法で第２層間絶縁膜を平坦化してから、コンタクトホール１３を開口し、その中にタングステンを充填した後、画素電極１２を構成するアルミニウム層を形成するようにしても良い。
【００３３】
また、上記実施例では、画素スイッチング用ＭＯＳＦＥＴをＮチャネル型とし、保持容量の一方の電極となる半導体領域（５ｂ’）をＮ型不純物導入層とした場合について説明したが、半導体基板１をＮ型基板又はＮ型ウェルとし、画素スイッチング用ＭＯＳＦＥＴをＰチャネル型とし、保持容量の一方の電極となる半導体領域（５ｂ’）をＰ型不純物導入層とすることも可能である。この場合、コンタクト領域７はＮ型不純物導入層となり、ここに供給される電位は高電源電位となる。
【００３４】
また、上記実施例では、画素スイッチング用ＭＯＳＦＥＴを半導体基板表面に形成したものについて説明したが、半導体基板の表面に基板と異なる導電型のウェル領域を形成し、このウェル領域の表面に画素スイッチング用ＭＯＳＦＥＴを形成するようにしたものにも適用することができる。その場合、画素領域のウェル領域は、周辺回路を構成するＭＯＳＦＥＴのウェル領域とは分離されたウェル領域とされるのが良い。
【００３５】
さらに、画素スイッチング用のＭＯＳＦＥＴのゲート電極４ａには、１５Ｖのような大きな電圧が印加されるのに対し、周辺回路は５Ｖのような小さな電圧で駆動されるため、周辺回路を構成するＦＥＴのゲート絶縁膜を画素スイッチング用ＦＥＴのゲート絶縁膜よりも薄く形成してＦＥＴの特性を向上させ周辺回路の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するＦＥＴのゲート絶縁膜の厚みを画素スイッチング用ＦＥＴのゲート絶縁膜の厚みの約３分の１〜５分の１（例えば８０〜２００オングストローム）にすることができる。
【００３６】
ところで、第１の実施例においては、保持容量の電極間に印加される電圧は、図７に示すように、データ線に印加される画像信号電圧Ｖｄと画像信号の中心電位Ｖｃとの差の約５Ｖ（図６の液晶パネルの対向基板３８に設けられる共通電極３７に印加されるＬＣコモン電位ＬＣ−ＣＯＭはＶｃよりΔＶだけシフトされているが、実際に画素電極に印加される電圧もΔＶシフトしたＶｄ−ΔＶとなる）にすぎない。そこで、第１の実施例においては、保持容量の一方の電極６を構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜３を、画素スイッチング用ＦＥＴのゲート絶縁膜でなく周辺回路を構成するＦＥＴのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を３分の１〜５分の１にすることができ、これによって容量値を３〜５倍にすることもできる。なお、図７のＶGは画素スイッチング用ＦＥＴのゲート電極４ａにゲート線４を介して供給されるゲート信号である。
【００３７】
また、上記保持容量の一方の電極となる導電層６を、画素スイッチング用ＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層でなく、周辺回路を構成するＭＯＳＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層で構成するようにしても良い。
【００３８】
図３および図４は、本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施例を示す。図３は画素スイッチング用ＭＯＳＦＥＴの断面図である。本実施例は第１の実施例におけるスイッチング用ＭＯＳＦＥＴをＣＭＯＳとしたものである。５ａ，５ｂはＮチャネルＭＯＳＦＥＴのソース、ドレイン領域、４ａはそのゲート電極である。これらは、半導体基板１に形成されたＰウェル領域２１の表面に形成されている点を除いて第１の実施例におけるスイッチング用ＭＯＳＦＥＴと同じ構成である。
【００３９】
一方、この実施例では、上記ＮチャネルＭＯＳＦＥＴと並行してその近傍に、ＰチャネルＭＯＳＦＥＴのソース、ドレイン領域２５ａ，２５ｂと、そのゲート電極２４ａが形成されている。ソース、ドレイン領域２５ａ，２５ｂはＰ型不純物導入層であり、基板表面に形成されたＮウェル領域２２上に形成されている。Ｐウェル領域２１およびＮウェル領域２２は、各々画素行方向（ゲート線方向）に隣接する画素と連続するように形成されている。ＰチャネルＭＯＳＦＥＴのゲート電極２４ａは、ＮチャネルＭＯＳＦＥＴ側の第１ゲート線４と平行に配設された第２ゲート線２４から突出するように形成され、第２ゲート線２４に第１ゲート線４に印加される信号と逆相の信号が印加されることにより、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとは同時にオン、オフ制御される。
【００４０】
上記ＰチャネルＭＯＳＦＥＴのソース、ドレイン領域２５ａ，２５ｂは、ＮチャネルＭＯＳＦＥＴの上をレジスト等で覆った状態でゲート電極２４ａをマスクとしてＰ型不純物のイオン打込みを行なうことで自己整合的に形成される。図の実施例では、ＮチャネルＭＯＳＦＥＴのドレイン領域を構成する不純物導入層５ｂを拡張してその拡張部５ｂ’の上に絶縁膜３’を介して導電層６を形成し、この導電層６をコンタクトホール３ａおよび高不純物濃度のＰ型コンタクト領域７を介してＰ型ウェル領域２１に接続することにより、その電位を固定するように構成されている。ＰチャネルＭＯＳＦＥＴ側は、そのドレイン領域２５ｂが単にコンタクトホール１３を介して反射電極１２に接続された構成とされている。
【００４１】
上記Ｐウェル領域２１およびＮウェル領域２２は、各々上記ゲート線４，２４の配設方向（走査方向）に沿って隣接する画素領域のウェル領域と連続するように形成され、画素領域の外側にて、Ｐウェル領域２１は接地電位を供給するグランドラインに、またＮウェル領域２２は高電源電圧Ｖｃｃを供給する電源ラインにそれぞれ接続される。なお、図３において、１４はチャネルストッパ層である。
【００４２】
また、特に限定されるものでないが、この実施例の周辺回路を構成するＭＯＳＦＥＴのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのＭＯＳＦＥＴのソース・ドレイン領域もＬＤＤ（ライトリー・ドープト・ドレイン）構造とするようにしても良い。なお、画素スイッチング用ＦＥＴは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット（ゲート電極とソース・ドレイン領域間に距離を持たせた構造）とするとよい。
【００４３】
また、図３，図４では保持容量はＮ型不純物導入層５ｂ’と導入層６により構成しているが、同様にＰ型不純物導入層２５ｂを拡張して拡張部２５ｂ’を形成し、絶縁膜３を介してＮウェル２２から電位を与えられた導電層を形成するようにして、Ｐウェル及びＮウェルの両方に容量を形成してもよい。
【００４４】
図５は上記実施例を適用した液晶パネル用基板（反射電極側基板）の全体の平面レイアウト構成を示す。
【００４５】
図５に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜２６が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、上記データ線８に画像データに応じた画像信号を供給するデータ線駆動回路３１やゲート線４を順番に走査するゲート線駆動回路３２、パッド領域３３を介して外部から入力される画像データを取り込む入力回路３４、これらの回路を制御するタイミング制御回路３５等の回路であり、これらの回路は画素電極スイッチング用ＭＯＳＦＥＴと同一工程で形成されるＭＯＳＦＥＴを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。
【００４６】
この実施例においては、上記遮光膜２６は、図１に示されている画素電極１２と同一工程で形成されるアルミニウム層で構成され、電源電圧や画像信号の中心電位あるいはＬＣコモン電位等の所定電位が印加されるように構成されている。遮光膜２６に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。
【００４７】
図６は上記液晶パネル用基板を適用した反射型液晶パネル３０の断面構成を示す。図６に示すように、液晶パネル３０は、半導体基板１の裏面にガラスもしくはセラミック等からなる支持基板３６が接着剤により接着されている。これとともに、その表面側には、ＬＣコモン電位が印加される透明導電膜（ＩＴＯ）からなる対向電極３７を有する入射側のガラス基板３８が適当な間隔をおいて配置され、周囲をシール材３９で封止された間隙内に周知のＴＮ（Twisted Nematic）型液晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶４０などが充填されて液晶パネルとして構成されている。なお、外部から信号を入力したり、パッド領域３３は上記シール材３９の外側に来るようにシール材を設ける位置が設定されている。
【００４８】
周辺回路上の遮光膜２６は、液晶４０を介在して対向電極３７と対向されるように構成されている。そして、遮光膜２６にＬＣコモン電位を印加すれば、対向電極３７にはＬＣコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００４９】
この実施例においては、半導体基板からなる上記液晶パネル基板３０は、その裏面にガラスもしくはセラミック等からなる支持基板３６が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３０に支持基板３６を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたってギャップが均一になるという利点がある。
【００５０】
図８は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図８は、光学要素１３０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。
【００５１】
光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶ライトバルブ３００Ｂによって変調される。また、ダイクロイックミラー４１１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶ライトバルブ３００Ｒによって変調される。
【００５２】
一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ３００Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂによって変調反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。
【００５３】
ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【００５４】
また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【００５５】
これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。従って、投射される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投射光学系５００に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投射光学系に至らずＯＮ画素の反射光が投射光学系５００に至るのでノーマリーブラック表示となる。
【００５６】
反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。
【００５７】
図６にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電圧（例えばＬＣコモン電位。同じ電位であればこれと異なる電位でも構わない。但し、画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【００５８】
上記実施例に従うと、反射型液晶パネル１１１〜１１３の各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【００５９】
図９は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【００６０】
図９（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００６１】
図９（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００６２】
図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【００６３】
【発明の効果】
以上説明したように、この発明は、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子（ＭＯＳＦＥＴ）の活性領域（ドレイン領域）となる比較的不純物濃度の高い半導体領域を拡張して形成し、この半導体領域の上方に絶縁膜を介して保持容量の一方の電極となる導電層を各画素毎に形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において定電位を与える給電層に電気的に接続させて電位を固定するようにしたので、画素電極下に保持容量を形成することにより、比較的小さな面積で大きな容量を得ることができ、これによって、素子の縮小化が可能となるとともに、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための配線が不要となるので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となるという効果がある。
【００６４】
また、各画素電極に印加される信号を供給するデータ線と交差する容量線がないため、データ線の寄生容量を減らしてドライバの負荷を軽減することができるとともに、保持容量にノイズが入りにくくなって保持容量の電位が安定するという効果がある。
【００６５】
さらに、上記保持容量の誘電体を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく、上記構成の保持容量を有する液晶パネル用基板を製造することができるという効果がある。
【００６６】
また、上記スイッチング素子を、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタとすることにより、データ線から画素電極へ印加する信号のレベル落ちが低減され、低いゲート電圧でスイッチング用トランジスタをオンさせることができるようになり、その分トランジスタの耐圧を下げることができ低耐圧プロセスにより基板を製造することも可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例を示す断面図。
【図２】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例の平面レイアウト図。
【図３】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第２の実施例を示す断面図。
【図４】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第２の実施例の平面レイアウト図。
【図５】実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図６】実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
【図７】本発明を適用した反射型液晶パネルの画素電極スイッチング用ＦＥＴのゲート駆動波形およびデータ線駆動波形例を示す波形図。
【図８】実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図である。
【図９】（ａ），（ｂ），（ｃ）は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【図１０】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例を示す断面図。
【図１１】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例の平面レイアウト図。
【符号の説明】
１半導体基板
２フィールド酸化膜
３ゲート絶縁膜
３’ 保持容量の誘電体となる絶縁膜
４ゲート線
４ａゲート電極
５ａ，５ｂソース・ドレイン領域
６保持容量の電極（導電層）
７コンタクト領域
８第１層間絶縁膜
９データ線
１０コンタクトホール
１１第２層間絶縁膜
１２反射電極（画素電極）
１３コンタクトホール
１７給電部コンタクト領域
A １９給電層
２０画素領域
２１Ｐ型ウェル領域
２２Ｎ型ウェル領域
２４第２ゲート線
２５ａ，２５ｂＰチャネルＭＯＳＦＥＴのソース・ドレイン領域
２６遮光膜
３０液晶パネル
３１データ線駆動回路
３２ゲート線駆動回路
３３パッド領域
３４入力回路
３５タイミング制御回路
３６支持基板
３７対向電極
３８入射側のガラス基板
３９シール材
４０液晶
１１０光源部
２００偏光ビームスプリッタ
３００ライトバルブ（反射型液晶パネル）
４１２，４１３ダイクロイックミラー
５００投射光学系
６００スクリーン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal panel and further to a reflective liquid crystal panel, and is particularly suitable for use in an active matrix liquid crystal panel in which pixel electrodes are switched by an insulated gate field effect transistor (hereinafter referred to as MOSFET) formed on a semiconductor substrate. Technology.
[0002]
[Prior art]
Conventionally, as a transmissive active matrix liquid crystal panel used for a light valve of a projection display device, a liquid crystal panel having a structure in which a TFT array using amorphous silicon or polysilicon is formed on a glass substrate has been put into practical use.
[0003]
[Problems to be solved by the invention]
Since the active matrix liquid crystal panel using the TFT has a relatively large device size, for example, in a projection display device such as a projector in which the active matrix liquid crystal panel is incorporated as a light valve, there is a problem that the entire device becomes large. . In the case of a transmissive liquid crystal panel, the area of the TFT provided in each pixel does not become the transmission area of the pixel that transmits light, so that the aperture ratio decreases as the panel resolution increases to XGA and SXGA. Have certain flaws.
[0004]
Therefore, a reflection type active matrix liquid crystal panel in which a pixel electrode serving as a reflection electrode is switched by a MOSFET array formed on a semiconductor substrate has been proposed as a liquid crystal panel having a size smaller than that of a transmission type active matrix liquid crystal panel. Yes.
[0005]
However, in a liquid crystal panel using a semiconductor as a substrate, the size of each pixel also decreases as the device size decreases and the panel resolution increases, so that the pixel electrode alone is sufficient to hold the voltage necessary for driving the liquid crystal. There is a drawback that a capacity (about 100 fF is necessary) cannot be obtained. Therefore, the present inventor has studied a method of forming a storage capacitor using a gate insulating film as a dielectric in each pixel.
[0006]
However, it is desirable that one electrode of the storage capacitor is fixed to a constant potential. However, a layout of wiring (hereinafter referred to as a capacitor line) for supplying such a constant potential to each storage capacitor and formation of a contact hole I found it very difficult to secure the position.
[0007]
FIG. 10 and FIG. 11 show the structure of a storage capacitor in a reflection type liquid crystal panel using a semiconductor as a substrate studied by the inventor prior to the present invention, and a capacitor line for supplying a constant potential to one electrode of the storage capacitor. An example of the layout method is shown. 11 is a cross-sectional view continuously showing the discontinuous cross sections AA ′ and BB ′ in FIG. In FIG. 10, 4a is a gate electrode of a switching MOSFET, 9 is a data line for supplying a signal to be applied to the pixel to the switching MOSFET, 12 is a reflective electrode made of aluminum or the like, and 6 is one electrode of a storage capacitor. It is a conductive layer.
[0008]
In the example of FIG. 10, the diffusion layer 5 b as a drain region to which the reflective electrode 12 is connected is widely formed to form the other electrode of the storage capacitor, and one electrode of the storage capacitor is formed thereon via the gate insulating film 3. The conductive layer 6 is formed of, for example, the same polysilicon layer as the gate electrode. Then, as a method of applying a constant potential to the conductive layer 6 as one electrode of the storage capacitor, as shown in FIG. 11, holding of adjacent pixels by a capacitor line 16 made of the same polysilicon layer as the conductive layer 6 is performed. The capacitor line 16 is connected to a conductive layer as a capacitor electrode, and the capacitor line 16 is connected to a wiring for supplying a constant potential such as a ground potential outside the pixel region.
[0009]
However, in the methods as shown in FIGS. 10 and 11, since the capacitor line is formed between the conductive layers as the storage capacitor electrode of each pixel, the unevenness on the surface of the insulating film becomes large, and the reflective electrode becomes flat. There is an inconvenience that it becomes difficult. In addition, since the capacitance line 16 and the data line 9 intersect, the parasitic capacitance of the data line increases, and noise enters the storage capacitor via the coupling capacitance between the capacitance line 16 and the data line 9, and the potential is stabilized. There is a problem that it will not.
[0010]
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of improving the yield by eliminating the need for wiring for supplying a constant potential to one electrode of a storage capacitor in a reflective liquid crystal panel using a semiconductor as a substrate.
[0011]
Another object of the present invention is to provide a technique for facilitating flattening of a reflective electrode in a reflective liquid crystal panel using a semiconductor as a substrate.
[0012]
Another object of the present invention is to provide a technique capable of stabilizing a constant voltage applied to a storage capacitor.
[0013]
Another object of the present invention is to provide a technique capable of obtaining a necessary storage capacity without increasing the number of process steps.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a semiconductor region having a relatively high impurity concentration as an active region (drain region) of an element (MOSFET) for switching a pixel electrode on the surface of a semiconductor substrate below the pixel electrode as a reflective electrode. And forming a conductive layer to be the other electrode of the storage capacitor via an insulating film above the semiconductor region, and the conductive layer is formed on the surface of the semiconductor substrate. The semiconductor substrate is electrically connected to a semiconductor substrate through a high-concentration semiconductor region of the same conductivity type, and the semiconductor substrate is electrically connected to a power feeding layer for applying a potential outside the pixel region.
[0015]
According to the above-described means, the substrate potential is applied to one electrode of the storage capacitor, so that the capacitor line for supplying the potential to one electrode of the storage capacitor becomes unnecessary, and the structure of the pixel is simplified. The yield is improved and the unevenness on the surface of the insulating film is reduced, so that the reflective electrode can be easily flattened. In addition, it is not necessary to form a capacitor line that intersects with a data line that supplies a signal applied to each pixel electrode, the parasitic capacitance of the data line can be reduced, and noise to the storage capacitor is reduced to reduce the potential. Can be stabilized.
[0016]
The insulating film constituting the dielectric of the storage capacitor is an insulating film formed at the same time as the gate insulating film provided between the gate electrode and the channel region of the MOSFET, and constitutes one electrode of the storage capacitor. As the conductive layer, a conductive layer formed simultaneously with the gate electrode of the MOSFET is preferably used.
[0017]
Further, the switching element may be a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings.
[0019]
1 and 2 show a first embodiment of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied. 1 and 2 show a cross-sectional view and a planar layout of one pixel portion among pixels arranged in a matrix. FIG. 1 shows a cross section taken along line II in FIG.
[0020]
In FIG. 1, reference numeral 1 denotes a P-type semiconductor substrate such as single crystal silicon (may be a P-type well), and 2 denotes a field oxide film (so-called LOCOS) for element isolation formed on the surface of the semiconductor substrate 1. This field oxide film 2 is formed to a thickness of 5000 to 7000 angstroms by selective thermal oxidation.
[0021]
An opening is formed in the field oxide film 2 for each pixel, and a gate oxide film (insulating film) 3 is formed on the substrate surface inside the opening. Polysilicon or metal is formed on the gate insulating film 3. A gate electrode 4a made of silicide or the like is formed, and source and drain regions 5a and 5b made of a high impurity concentration N-type impurity introduction layer are formed on the substrate surface on both sides of the gate electrode 4a to constitute a MOSFET. . In this embodiment, of the source / drain regions 5a and 5b, the drain region 5b is extended inside the pixel region along the substrate surface, and is formed simultaneously with the gate insulating film 3 above the extended portion 5b ′. A conductive layer 6 serving as one electrode of the storage capacitor is formed via the insulating film 3 ′.
[0022]
The conductive layer 6 is not particularly limited, but is formed of the same polysilicon or metal silicide as the gate electrode 4a. As shown in FIG. 2, the gate electrode 4a is formed so as to protrude from the scanning line 4 disposed in one direction (pixel row direction) of the substrate.
[0023]
A contact region 7 made of a high-concentration P-type impurity introduction layer for ohmic contact is formed on the substrate surface corresponding to a part of the conductive layer 6, and one end of the conductive layer 6 is connected to the contact region. 7 is connected to the contact region 7 through an opening 3 a formed in the insulating film 3 ′. On the semiconductor substrate 1, a power supply layer 19 for applying a constant potential (a ground potential in the case of a P-type substrate / P-type well) outside the pixel region and a high impurity concentration at which the power supply layer 19 is electrically connected. A P-type contact region 17 is provided, and a constant potential for applying a reverse bias to the PN junction is applied. The substrate potential supplied from the power feeding layer 19 to the conductive layer 6 through the contact region 7 is applied. Is applied and the potential is fixed. The power feeding layer 19 is formed of the same aluminum layer as the data line 9 or the like.
[0024]
The insulating films 3 and 3 ′ are formed to a thickness of 400 to 800 Å on the inner semiconductor substrate surface of the opening by thermal oxidation. In the gate electrode 4a and the conductive layer 6, a polysilicon layer is formed to a thickness of 1000 to 2000 angstroms, and a refractory metal silicide layer such as Mo or W is formed thereon to a thickness of 1000 to 3000 angstroms. This is the structure formed. The source region 5a is formed in a self-aligned manner by implanting N-type impurities into the substrate surface by ion implantation using the gate electrode 4a as a mask.
[0025]
Further, in this embodiment, the N-type drain region 5b and the P-type contact region 7 are formed by ion implantation before forming the gate electrode by dedicated ion implantation and doping treatment by heat treatment. The preferred impurity concentration of the source / drain regions 5a, 5b is 1 × 10 ²⁰ / Cm ³ The preferred impurity concentration of the P-type contact region 7 is 1 × 10 ¹⁸ -10 ²⁰ / Cm ³ It is. Note that the N-type drain region 5b and the P-type contact region 7 may be formed at the same time as the impurity introduction layers serving as the source and drain regions of a MOSFET constituting a peripheral circuit described later formed outside the pixel region. good.
[0026]
A first interlayer insulating film 8 is formed from the gate electrode 4a and the conductive layer 6 to the field oxide film 2, and a data line 9 made of a metal layer mainly composed of aluminum is formed on the insulating film 8 as shown in FIG. As shown in FIG. 3, the data line 9 is formed in a direction intersecting with the scanning line 4 and is electrically connected to the source region 5 a through a contact hole 10 formed in the insulating film 8.
[0027]
As the insulating film 8, for example, an HTO film (silicon oxide film formed by a high-temperature CVD method) is deposited to about 1000 angstroms, and a BPSG film (silicate glass film containing boron and phosphorus) is 8000 to 10,000 angstroms. It is deposited to a thickness. The metal layer constituting the data line 9 has, for example, a four-layer structure of Ti / TiN / Al / TiN from the lower layer. Each layer has a thickness such that the lower Ti layer is 100 to 600 angstroms, the TiN layer is about 1000 angstroms, the Al layer is 4000 to 10000 angstroms, and the upper TiN layer is 300 to 600 angstroms.
[0028]
A second interlayer insulating film 11 is formed from the data line 7 to the interlayer insulating film 8. The second interlayer insulating film 11 is formed, for example, by depositing a silicon oxide film (hereinafter referred to as a TEOS film) formed by plasma CVD using TEOS (tetraethyl orthosilicate) as a material to a thickness of about 3000 to 6000 angstroms. (Spin-on-glass film) is deposited, etched by etchback, and then a second TEOS film is deposited thereon to a thickness of about 2000 to 5000 angstroms.
[0029]
In this embodiment, as shown in FIG. 2, a pixel electrode 12 as a rectangular reflective electrode corresponding to approximately one pixel is formed on the second interlayer insulating film 11. A contact hole 13 penetrating the second interlayer insulating film 11, the first interlayer insulating film 8, and the gate insulating film 2 is provided, and the pixel electrode 12 is electrically connected to the drain region 5b through the contact hole 13. Connected. The pixel electrode 12 is not particularly limited, but for example, an aluminum layer is formed to a thickness of 300 to 5000 angstroms by a low temperature sputtering method, and is formed into a square shape having a side of about 15 to 20 μm by patterning. A passivation film is formed on the pixel electrode 12, and an alignment film is formed on the entire surface of the passivation film.
[0030]
FIG. 2 is a plan layout of the liquid crystal panel substrate on the reflection side shown in FIG. As shown in the figure, in this embodiment, a conductive layer 6 serving as one electrode of a storage capacitor is provided in the vicinity of the gate line 4. However, the conductive layer 6 and the drain extension portion 5b 'as the other electrode of the storage capacitor provided on the substrate surface facing the conductive layer 6 are reflective electrodes excluding the formation positions of the gate electrode 4a and the contact holes 10 and 13 of the MOSFET. 12 can be formed in the entire lower part.
[0031]
In this embodiment, since it is not necessary to provide a capacitor line for connecting the conductive layers 6 serving as one electrode of the storage capacitor of each pixel, the pixel structure is simplified and the yield is improved, and the surface of the insulating film 11 is improved. Accordingly, the flat reflective electrode 12 can be easily formed. Further, since there is no capacitor line intersecting with the data line, an unnecessary parasitic capacitance is added to the data line, so that it is difficult for the load of the driver to increase or noise to enter the holding capacitor via the coupling capacitor. Further, the insulating film 3 ′ constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film 3 provided between the gate electrode and the channel region of the MOSFET, and one electrode of the storage capacitor. Since the conductive layer 6 constituting each of the conductive layers formed simultaneously with the gate electrode 4a of the MOSFET is used, the storage capacitor can be constructed without increasing the number of process steps, thereby simplifying the process. It becomes possible to do.
[0032]
The contact hole 13 may be filled with a columnar connection plug made of a refractory metal such as tungsten, and the pixel electrode 12 may be connected to the drain region 5b through the connection plug. In this case, the pixel electrode 12 is not particularly limited, but after tungsten or the like constituting the connection plug is deposited by the CVD method, the tungsten and the second interlayer insulating film 11 are shaved by the CMP (chemical mechanical polishing) method. The planarization may be performed by depositing an aluminum layer, or the second interlayer insulating film may be planarized by CMP, the contact hole 13 is opened, tungsten is filled therein, and then the pixel is formed. An aluminum layer constituting the electrode 12 may be formed.
[0033]
In the above embodiment, the pixel switching MOSFET is an N-channel type, and the semiconductor region (5b ′) serving as one electrode of the storage capacitor is an N-type impurity introduction layer. It is also possible to use a type substrate or an N-type well, a pixel switching MOSFET to be a P-channel type, and a semiconductor region (5b ′) serving as one electrode of a storage capacitor to be a P-type impurity introduction layer. In this case, the contact region 7 becomes an N-type impurity introduction layer, and the potential supplied thereto is a high power supply potential.
[0034]
In the above embodiment, the pixel switching MOSFET is formed on the surface of the semiconductor substrate. However, a well region having a conductivity type different from that of the substrate is formed on the surface of the semiconductor substrate, and the pixel switching MOSFET is formed on the surface of the well region. The present invention can also be applied to a device in which a MOSFET is formed. In that case, the well region of the pixel region is preferably a well region separated from the well region of the MOSFET constituting the peripheral circuit.
[0035]
Further, a large voltage such as 15V is applied to the gate electrode 4a of the pixel switching MOSFET, whereas the peripheral circuit is driven with a small voltage such as 5V. A technique is conceivable in which the gate insulating film is formed thinner than the gate insulating film of the pixel switching FET to improve the FET characteristics and increase the operation speed of the peripheral circuit. When such a technique is applied, the thickness of the gate insulating film of the FET constituting the peripheral circuit is set to about 1/3 to 1/5 of the thickness of the gate insulating film of the pixel switching FET due to the breakdown voltage of the gate insulating film. (For example, 80 to 200 angstroms).
[0036]
By the way, in the first embodiment, the voltage applied between the electrodes of the storage capacitor is the difference between the image signal voltage Vd applied to the data line and the center potential Vc of the image signal, as shown in FIG. About 5V (The LC common potential LC-COM applied to the common electrode 37 provided on the counter substrate 38 of the liquid crystal panel of FIG. 6 is shifted by ΔV from Vc, but the voltage actually applied to the pixel electrode is also ΔV. (Shifted Vd−ΔV). Therefore, in the first embodiment, the insulating film 3 immediately below the polysilicon or metal silicide layer constituting one electrode 6 of the storage capacitor is not a gate insulating film of a pixel switching FET but an FET constituting a peripheral circuit. By forming it at the same time as the gate insulating film, the insulating film thickness of the storage capacitor can be reduced to 1/3 to 1/5 compared to the above embodiment, thereby increasing the capacitance value 3-5 times. You can also. Note that VG in FIG. 7 is a gate signal supplied via the gate line 4 to the gate electrode 4a of the pixel switching FET.
[0037]
In addition, the conductive layer 6 serving as one electrode of the storage capacitor is not polysilicon or metal silicide layer constituting the gate electrode of the pixel switching FET, but polysilicon constituting the gate electrode of the MOSFET constituting the peripheral circuit or You may make it comprise a metal silicide layer.
[0038]
3 and 4 show a second embodiment of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied. FIG. 3 is a cross-sectional view of the pixel switching MOSFET. In this embodiment, the switching MOSFET in the first embodiment is a CMOS. Reference numerals 5a and 5b denote source and drain regions of the N-channel MOSFET, and 4a denotes a gate electrode thereof. These are the same as the switching MOSFET in the first embodiment except that they are formed on the surface of the P well region 21 formed in the semiconductor substrate 1.
[0039]
On the other hand, in this embodiment, the source and drain regions 25a and 25b of the P-channel MOSFET and the gate electrode 24a are formed in the vicinity thereof in parallel with the N-channel MOSFET. The source / drain regions 25a and 25b are P-type impurity introduction layers and are formed on the N well region 22 formed on the substrate surface. The P well region 21 and the N well region 22 are formed so as to be continuous with adjacent pixels in the pixel row direction (gate line direction). The gate electrode 24 a of the P-channel MOSFET is formed so as to protrude from the second gate line 24 disposed in parallel with the first gate line 4 on the N-channel MOSFET side, and the first gate line 4 is connected to the second gate line 24. By applying a signal having a phase opposite to that applied to the P-channel MOSFET, the P-channel MOSFET and the N-channel MOSFET are simultaneously turned on and off.
[0040]
The source and drain regions 25a and 25b of the P-channel MOSFET are formed in a self-aligned manner by performing ion implantation of P-type impurities using the gate electrode 24a as a mask while the N-channel MOSFET is covered with a resist or the like. . In the illustrated embodiment, the impurity introduction layer 5b constituting the drain region of the N-channel MOSFET is expanded to form a conductive layer 6 on the expanded portion 5b ′ via an insulating film 3 ′. By connecting to the P-type well region 21 via the contact hole 3a and the P-type contact region 7 having a high impurity concentration, the potential is fixed. On the P channel MOSFET side, the drain region 25 b is simply connected to the reflective electrode 12 through the contact hole 13.
[0041]
The P well region 21 and the N well region 22 are formed so as to be continuous with the well regions of adjacent pixel regions along the arrangement direction (scanning direction) of the gate lines 4 and 24, respectively, and outside the pixel region. The P well region 21 is connected to a ground line for supplying a ground potential, and the N well region 22 is connected to a power supply line for supplying a high power supply voltage Vcc. In FIG. 3, reference numeral 14 denotes a channel stopper layer.
[0042]
Although not particularly limited, the source / drain regions of the MOSFET constituting the peripheral circuit of this embodiment may be formed by a self-alignment technique. Furthermore, the source / drain regions of any MOSFET may have an LDD (lightly doped drain) structure. In consideration of the fact that the pixel switching FET is driven with a large voltage and that leakage current must be prevented, it is preferable to use an offset (a structure in which a distance is provided between the gate electrode and the source / drain regions). .
[0043]
3 and 4, the storage capacitor is constituted by the N-type impurity introduction layer 5b 'and the introduction layer 6. Similarly, the P-type impurity introduction layer 25b is expanded to form an extended portion 25b' to provide insulation. Capacitors may be formed in both the P well and the N well by forming a conductive layer to which a potential is applied from the N well 22 through the film 3.
[0044]
FIG. 5 shows an overall planar layout configuration of a liquid crystal panel substrate (reflection electrode side substrate) to which the above embodiment is applied.
[0045]
As shown in FIG. 5, in this embodiment, a light shielding film 26 for preventing light from entering a peripheral circuit provided on the peripheral edge of the substrate is provided. The peripheral circuit is provided around the pixel region 20 in which the pixel electrodes are arranged in a matrix, and the data line driving circuit 31 and the gate line 4 for supplying an image signal corresponding to the image data to the data line 8 are sequentially arranged. A gate line driving circuit 32 for scanning, an input circuit 34 for capturing image data input from the outside via the pad region 33, a timing control circuit 35 for controlling these circuits, and the like. These circuits are pixel electrode switching. The MOSFET formed in the same process as the power MOSFET is used as an active element or a switching element, and is combined with a load element such as a resistor or a capacitor.
[0046]
In this embodiment, the light shielding film 26 is made of an aluminum layer formed in the same process as the pixel electrode 12 shown in FIG. 1, and has a predetermined power supply voltage, center potential of an image signal, LC common potential, or the like. An electric potential is applied. By applying a predetermined potential to the light shielding film 26, reflection can be reduced as compared with the case of floating or other potential.
[0047]
FIG. 6 shows a cross-sectional configuration of a reflective liquid crystal panel 30 to which the liquid crystal panel substrate is applied. As shown in FIG. 6, in the liquid crystal panel 30, a support substrate 36 made of glass or ceramic is bonded to the back surface of the semiconductor substrate 1 with an adhesive. At the same time, an incident-side glass substrate 38 having a counter electrode 37 made of a transparent conductive film (ITO) to which an LC common potential is applied is arranged on the surface side at an appropriate interval. A well-known TN (Twisted Nematic) type liquid crystal or SH (Super Homeotropic) type liquid crystal 40 in which liquid crystal molecules are substantially vertically aligned in a state in which no voltage is applied is filled in the gap sealed with a liquid crystal panel. ing . The position where the seal material is provided is set so that a signal is input from the outside or the pad region 33 is located outside the seal material 39.
[0048]
The light shielding film 26 on the peripheral circuit is configured to face the counter electrode 37 with the liquid crystal 40 interposed therebetween. When the LC common potential is applied to the light shielding film 26, the LC common potential is applied to the counter electrode 37, so that no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, the liquid crystal molecules always remain twisted by about 90 ° in the case of the TN liquid crystal, and the liquid crystal molecules are always kept in the vertically aligned state in the case of the SH type liquid crystal.
[0049]
In this embodiment, the strength of the liquid crystal panel substrate 30 made of a semiconductor substrate is remarkably increased because the support substrate 36 made of glass, ceramic, or the like is bonded to the back surface thereof with an adhesive. As a result, when the support substrate 36 is bonded to the liquid crystal panel substrate 30 and then bonded to the counter substrate, there is an advantage that the gap becomes uniform over the entire panel.
[0050]
FIG. 8 is an example of an electronic apparatus using the liquid crystal panel of the present invention, and is a schematic configuration in plan view of the main part of a projector (projection display device) using the reflective liquid crystal panel of the present invention as a light valve. FIG. FIG. 8 is a cross-sectional view in the XZ plane passing through the center of the optical element 130. The projector according to the present embodiment includes a polarized light illumination device 100 schematically including a light source unit 110, an integrator lens 120, and a polarization conversion element 130 arranged along the system optical axis L, and an S-polarized light beam emitted from the polarization illumination device 100 as S. Of the light reflected from the S-polarized light reflecting surface 201 of the polarizing beam splitter 200 and the polarized beam splitter 200 that is reflected by the polarized light beam reflecting surface 201, the dichroic mirror 412 that separates the blue light (B) component, and the separated blue light. (B) is a reflective liquid crystal light valve 300B that modulates blue light, a dichroic mirror 413 that reflects and separates red light (R) component of the luminous flux after blue light is separated, and separated red light ( R) reflective liquid crystal light valve 300R that modulates the remaining green light that passes through the dichroic mirror 413 The light modulated by the reflective liquid crystal light valve 300G that modulates (G) and the three reflective liquid crystal light valves 300R, 300G, and 300B are synthesized by the dichroic mirrors 412, 413, and the polarization beam splitter 200, and this synthesized light The projection optical system 500 includes a projection lens that projects the image onto the screen 600. The liquid crystal panels described above are used for the three reflective liquid crystal light valves 300R, 300G, and 300B, respectively.
[0051]
The random polarized light beam emitted from the light source unit 110 is divided into a plurality of intermediate light beams by the integrator lens 120, and then the polarization direction is substantially aligned by the polarization conversion element 130 having the second integrator lens on the light incident side. After being converted into a polarized light beam (S-polarized light beam), the light beam reaches the polarizing beam splitter 200. The S-polarized light beam emitted from the polarization conversion element 130 is reflected by the S-polarized light beam reflecting surface 201 of the polarization beam splitter 200, and among the reflected light beams, the blue light (B) light beam is reflected by the dichroic mirror 412. Reflected by the layer and modulated by the reflective liquid crystal light valve 300B. Of the light beams transmitted through the blue light reflection layer of the dichroic mirror 411, the red light (R) light beam is reflected by the red light reflection layer of the dichroic mirror 413 and modulated by the reflective liquid crystal light valve 300R.
[0052]
On the other hand, the luminous flux of green light (G) transmitted through the red light reflection layer of the dichroic mirror 413 is modulated by the reflective liquid crystal light valve 300G. In this way, the reflective liquid crystal panels that are modulated reflective liquid crystal light valves 300R, 300G, and 300B by the reflective liquid crystal light valves 300R, 300G, and 300B are TN liquid crystals (the major axis of the liquid crystal molecules is applied with no voltage applied). Sometimes, a liquid crystal aligned in parallel with the panel substrate) or an SH type liquid crystal (liquid crystal in which the major axis of the liquid crystal molecules is aligned substantially perpendicular to the panel substrate when no voltage is applied) is employed.
[0053]
When a TN type liquid crystal is adopted, in a pixel (OFF pixel) in which the voltage applied to the liquid crystal layer sandwiched between the reflective electrode of the pixel and the common electrode of the opposing substrate is lower than the threshold voltage of the liquid crystal The incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and reflected through the liquid crystal layer as light in a state close to elliptically polarized light with a large amount of polarization axis component shifted by approximately 90 degrees from the polarization axis of the incident color light. -It is emitted. On the other hand, in a pixel (ON pixel) to which a voltage is applied to the liquid crystal layer, the incident color light reaches the reflection electrode, is reflected, and is reflected and emitted with the same polarization axis as that at the time of incidence. Since the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the reflective electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the pixel transistor. Variable.
[0054]
Further, when the SH type liquid crystal is adopted, in the pixel (OFF pixel) where the applied voltage of the liquid crystal layer is lower than the threshold voltage of the liquid crystal (OFF pixel), the incident color light reaches the reflective electrode and is reflected, Reflected and emitted with the same polarization axis. On the other hand, in a pixel (ON pixel) in which a voltage is applied to the liquid crystal layer, the incident color light is elliptically polarized in the liquid crystal layer, reflected by the reflective electrode, and the polarization axis with respect to the polarization axis of the incident light via the liquid crystal layer. Is reflected and emitted as elliptically polarized light with a large polarization axis component shifted by approximately 90 degrees. As in the case of the TN type liquid crystal, the alignment angle of the liquid crystal molecules of the TN type liquid crystal changes according to the voltage applied to the reflective electrode, and therefore the angle of the polarization axis of the reflected light with respect to the incident light is determined via the pixel transistor. The voltage is varied according to the voltage applied to the reflective electrode.
[0055]
Of the color light reflected from the pixels of these liquid crystal panels, the S-polarized component does not pass through the polarizing beam splitter 200 that reflects S-polarized light, while the P-polarized component passes through. An image is formed by the light transmitted through the polarization beam splitter 200. Therefore, when the TN type liquid crystal is used for the liquid crystal panel, the projected image is normally white display because the reflected light of the OFF pixel reaches the projection optical system 500 and the reflected light of the ON pixel does not reach the lens. Is used, the reflected light of the OFF pixel does not reach the projection optical system, and the reflected light of the ON pixel reaches the projection optical system 500, so that normally black display is achieved.
[0056]
The reflective liquid crystal panel can be formed with a larger number of pixels and the panel size can be reduced because pixels are formed using semiconductor technology compared to an active matrix liquid crystal panel in which a TFT array is formed on a glass substrate. A high-definition image can be projected and the projector can be miniaturized.
[0057]
As described with reference to FIG. 6, the peripheral circuit portion of the liquid crystal panel is covered with a light shielding film, and the same voltage (for example, LC common potential. However, since the potential is different from that of the counter electrode of the pixel portion, in this case, the counter electrode of the pixel portion is a peripheral counter electrode separated from each other. Almost 0 V is applied to the liquid crystal, and the liquid crystal becomes the same as the OFF state. Therefore, in the TN liquid crystal panel, the entire periphery of the image area can be displayed in white according to the normally white display, and in the SH liquid crystal panel, the periphery of the image area is completely black in accordance with the normally black display. Can be displayed.
[0058]
According to the above embodiment, the voltage applied to each pixel electrode of the reflective liquid crystal panels 111 to 113 is sufficiently held, and a clear image is obtained because the reflectance of the pixel electrode is very high.
[0059]
FIG. 9 is an external view showing an example of an electronic apparatus using the reflective liquid crystal panel of the present invention.
[0060]
FIG. 9A is a perspective view showing a mobile phone. Reference numeral 1000 denotes a mobile phone main body, and 1001 of the main body is a liquid crystal display unit using the reflective liquid crystal panel of the present invention.
[0061]
FIG. 9B shows a wristwatch type electronic device. 1100 is a perspective view showing a watch body. Reference numeral 1101 denotes a liquid crystal display unit using the reflective liquid crystal panel of the present invention. Since this liquid crystal panel has high-definition pixels as compared with a conventional clock display unit, it can also display a television image and can realize a watch-type television.
[0062]
FIG. 9C illustrates a portable information processing apparatus such as a word processor or a personal computer. Reference numeral 1200 denotes an information processing apparatus, 1202 denotes an input unit such as a keyboard, 1206 denotes a display unit using the reflective liquid crystal panel of the present invention, and 1204 denotes an information processing apparatus main body. Since each electronic device is an electronic device driven by a battery, the life of the battery can be extended by using a reflective liquid crystal panel having no light source lamp. Further, since the peripheral circuit can be built in the panel substrate as in the present invention, the number of parts is greatly reduced, and the weight and size can be further reduced.
[0063]
【The invention's effect】
As described above, according to the present invention, a semiconductor region having a relatively high impurity concentration serving as an active region (drain region) of an element (MOSFET) for switching a pixel electrode is formed on the surface of the semiconductor substrate below the pixel electrode serving as a reflective electrode. An expanded conductive layer is formed for each pixel above the semiconductor region via an insulating film, and the conductive layer is the same as that formed on the surface of the semiconductor substrate. The semiconductor substrate is electrically connected to the semiconductor substrate through the conductive type high concentration semiconductor region, and the potential is fixed to the semiconductor substrate by being electrically connected to a power feeding layer that gives a constant potential outside the pixel region. Therefore, by forming a storage capacitor under the pixel electrode, it is possible to obtain a large capacitance with a relatively small area, which enables the device to be reduced and the storage capacitance. By applying the substrate potential to one electrode of the quantity, wiring for supplying the potential to one electrode of the storage capacitor becomes unnecessary, so that the structure of the pixel is simplified and the yield is improved, and the insulating film surface As a result, the unevenness of the electrode becomes small, and the reflective electrode can be easily flattened.
[0064]
In addition, since there is no capacitor line that intersects the data line that supplies the signal applied to each pixel electrode, the parasitic capacitance of the data line can be reduced, the driver load can be reduced, and noise can hardly enter the storage capacitor Thus, there is an effect that the potential of the storage capacitor is stabilized.
[0065]
Furthermore, the insulating film constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode and the channel region of the MOSFET, and also constitutes one electrode of the storage capacitor. Since the conductive layers are formed at the same time as the gate electrodes of the MOSFETs, a liquid crystal panel substrate having a storage capacitor with the above configuration can be manufactured without increasing the number of process steps. There is an effect.
[0066]
Further, by making the switching element a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel, a drop in the level of a signal applied from the data line to the pixel electrode is reduced. Since the switching transistor can be turned on with a low gate voltage, the withstand voltage of the transistor can be lowered correspondingly, and the substrate can be manufactured by a low withstand voltage process.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
FIG. 2 is a plan layout view of a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
FIG. 3 is a cross-sectional view showing a second embodiment of the pixel region of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied.
FIG. 4 is a plan layout view of a second embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
FIG. 5 is a plan view showing a layout configuration example of a reflective electrode side substrate of the liquid crystal panel of the embodiment.
FIG. 6 is a cross-sectional view showing an example of a reflective liquid crystal panel to which the liquid crystal panel substrate of the embodiment is applied.
FIG. 7 is a waveform diagram showing an example of a gate drive waveform and a data line drive waveform of a pixel electrode switching FET of a reflective liquid crystal panel to which the present invention is applied.
FIG. 8 is a schematic configuration diagram of a video projector as an example of a projection display device in which the reflective liquid crystal panel of the embodiment is applied as a light valve.
FIGS. 9A, 9B, and 9C are external views showing examples of electronic devices using the reflective liquid crystal panel of the present invention, respectively.
FIG. 10 is a cross-sectional view showing a configuration example of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel examined prior to the present invention.
FIG. 11 is a plan layout diagram of a configuration example of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel examined prior to the present invention.
[Explanation of symbols]
1 Semiconductor substrate
2 Field oxide film
3 Gate insulation film
3 'Insulating film that serves as a dielectric for the storage capacitor
4 Gate lines
4a Gate electrode
5a, 5b Source / drain regions
6 Retention capacitance electrode (conductive layer)
7 Contact area
8 First interlayer insulating film
9 Data line
10 Contact hole
11 Second interlayer insulating film
12 Reflective electrode (pixel electrode)
13 Contact hole
17 Contact area of power feeding section
A 19 Feeding layer
20 pixel area
21 P-type well region
22 N-type well region
24 Second gate line
25a, 25b Source / drain region of P-channel MOSFET
26 Shading film
30 LCD panel
31 Data line drive circuit
32 Gate line drive circuit
33 Pad area
34 Input circuit
35 Timing control circuit
36 Support substrate
37 Counter electrode
38 Incident side glass substrate
39 Sealing material
40 liquid crystal
110 Light source
200 Polarizing beam splitter
300 Light valve (Reflective LCD panel)
412 413 Dichroic mirror
500 Projection optical system
600 screens

Claims

半導体基板上に反射電極がマトリックス状に形成されるとともに各反射電極に対応して各々スイッチング素子が形成され、前記スイッチング素子を介して前記反射電極に電圧が印加されるように構成されるとともに、上記スイッチング素子のオン時に電荷が蓄積される保持容量が各画素ごとに設けられてなる液晶パネル用基板において、
上記反射電極の下方の半導体基板表面に上記スイッチング素子を構成する半導体領域と連続し保持容量の一方の電極となり、上記反射電極に電気的に接続されていて、前記半導体基板と逆導電型の比較的不純物濃度の高い半導体領域が形成され、この半導体領域の上方に絶縁膜を介して上記保持容量の他方の電極となる導電層が各画素毎に形成され、前記導電層は、上記半導体基板の表面に形成された、前記半導体基板と同一導電型の高不純物濃度のコンタクト領域に接続され、該コンタクト領域を介して上記導電層に上記半導体基板と同一の電位が印加されるように構成されていることを特徴とする液晶パネル用基板。Reflective electrodes are formed in a matrix on the semiconductor substrate, and switching elements are formed corresponding to the reflective electrodes, and a voltage is applied to the reflective electrodes through the switching elements. In a liquid crystal panel substrate in which a storage capacitor for storing charges when the switching element is turned on is provided for each pixel.
A comparison between the semiconductor substrate and the opposite conductivity type is one electrode of a storage capacitor that is continuous with the semiconductor region constituting the switching element on the surface of the semiconductor substrate below the reflective electrode, and is electrically connected to the reflective electrode. A semiconductor region having a high impurity concentration is formed, and a conductive layer serving as the other electrode of the storage capacitor is formed above the semiconductor region via an insulating film for each pixel. The conductive layer is formed on the semiconductor substrate. The semiconductor substrate is connected to a contact region having a high impurity concentration and having the same conductivity type as that of the semiconductor substrate, and the same potential as that of the semiconductor substrate is applied to the conductive layer through the contact region. A substrate for a liquid crystal panel.

上記スイッチング素子は絶縁ゲート型電界効果トランジスタであり、上記保持容量の誘電体を構成する絶縁膜は上記トランジスタのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜であることを特徴とする請求項１に記載の液晶パネル用基板。 The switching element is an insulated gate field effect transistor, and the insulating film constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode and the channel region of the transistor. The liquid crystal panel substrate according to claim 1, wherein the substrate is a liquid crystal panel substrate.

上記スイッチング素子は絶縁ゲート型電界効果トランジスタであり、上記保持容量の他方の電極を構成する導電層は、上記トランジスタのゲート電極と同時に形成される導電層であることを特徴とする請求項１または２に記載の液晶パネル用基板。 2. The switching element is an insulated gate field effect transistor, and the conductive layer constituting the other electrode of the storage capacitor is a conductive layer formed simultaneously with the gate electrode of the transistor. 2. A substrate for a liquid crystal panel according to 2.

上記スイッチング素子は絶縁ゲート型電界効果トランジスタであり、上記保持容量の一方の電極を構成する半導体領域は、上記トランジスタのドレインもしくはソース領域となる不純物導入層と同時に形成される不純物導入層であることを特徴とする請求項１、２または３に記載の液晶パネル用基板。 The switching element is an insulated gate field effect transistor, and the semiconductor region constituting one electrode of the storage capacitor is an impurity introduction layer formed simultaneously with the impurity introduction layer serving as the drain or source region of the transistor. The liquid crystal panel substrate according to claim 1, 2 or 3.

上記スイッチング素子は、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタであり、上記保持容量の一方の電極を構成する半導体領域は、上記相補型トランジスタのうちの一方のトランジスタのドレインもしくはソース領域となる不純物導入層と同時に形成される不純物導入層であることを特徴とする請求項１、２、３または４に記載の液晶パネル用基板。 The switching element is a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel, and a semiconductor region that constitutes one electrode of the storage capacitor is the complementary transistor 5. The liquid crystal panel substrate according to claim 1, wherein the substrate is an impurity introduction layer formed simultaneously with the impurity introduction layer serving as a drain or source region of one of the transistors.

請求項１〜５のいすれかに記載の液晶パネル用基板と、対向電極を有する入射側の透明基板とが適当な間隔をおいて配置されるとともに、上記液晶パネル用基板と上記透明基板との間隙内に液晶が封入されていることを特徴とする液晶パネル。 The liquid crystal panel substrate according to any one of claims 1 to 5 and an incident-side transparent substrate having a counter electrode are disposed at an appropriate interval, and the liquid crystal panel substrate and the transparent substrate A liquid crystal panel characterized in that liquid crystal is sealed in the gap.

請求項６に記載の液晶パネルを表示部として備えていることを特徴とする電子機器。 An electronic apparatus comprising the liquid crystal panel according to claim 6 as a display unit.

光源と、前記光源からの光を変調する請求項５に記載の構成の反射型液晶パネルと、該液晶パネルにより変調された光を集光し投写する投写レンズとを備えていることを特徴とする投写型表示装置。 A light source, a reflective liquid crystal panel configured as claimed in claim 5 that modulates light from the light source, and a projection lens that condenses and projects the light modulated by the liquid crystal panel. Projection display device.