JP3663825B2 - Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device - Google Patents
Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device Download PDFInfo
- Publication number
- JP3663825B2 JP3663825B2 JP10370997A JP10370997A JP3663825B2 JP 3663825 B2 JP3663825 B2 JP 3663825B2 JP 10370997 A JP10370997 A JP 10370997A JP 10370997 A JP10370997 A JP 10370997A JP 3663825 B2 JP3663825 B2 JP 3663825B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- electrode
- substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板上に形成された絶縁ゲート型電界効果トランジスタ(以下、MOSFETという)によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。
【0002】
【従来の技術】
従来、投射型表示装置のライトバルブに用いられる透過型アクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコン又はポリシリコンを用いたTFTアレーを形成した構造の液晶パネルが実用化されている。
【0003】
【発明が解決しようとする課題】
上記TFTを用いたアクティブマトリックス液晶パネルはデバイスサイズが比較的大きいため、例えばこれをライトバルブとして組み込んだプロジェクタのような投写型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたTFTの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がXGA,SXGAと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【0004】
そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成されたMOSFETアレーで反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルが提案されている。
【0005】
しかしながら半導体を基板とする液晶パネルにおいては、デバイスサイズの縮小と共にパネル解像度の増加に応じて各画素のサイズも小さくなるため、画素電極のみでは液晶の駆動に必要な電圧を保持するのに充分な容量(100fF程度が必要)が得られないという欠点がある。そこで、本発明者は、ゲート絶縁膜を誘電体とする保持容量を各画素に作り込む方法を検討した。
【0006】
しかし、保持容量の一方の電極は定電位に固定されることが望ましいが、そのような定電位を各保持容量に供給するための配線(以下、容量線と称する)のレイアウトおよびコンタクトホールの形成位置の確保が極めて困難であることを見い出した。
【0007】
図10および図11に、本発明に先立って本発明者が検討した半導体を基板とする反射型液晶パネルにおける保持容量の構造およびこの保持容量の一方の電極に定電位を供給するための容量線のレイアウト方法の例を示す。図11は図10におけるA−A’,B−B’の不連続断面を連続的に示した断面図である。図10において、4aはスイッチング用MOSFETのゲート電極、9はスイッチング用MOSFETに画素に印加すべき信号を供給するデータ線、12はアルミニウム等からなる反射電極、6は保持容量の一方の電極となる導電層である。
【0008】
図10の例では、反射電極12が接続されるドレイン領域としての拡散層5bを広く形成して保持容量の他方の電極となし、その上にゲート絶縁膜3を介して保持容量の一方の電極としての導電層6を例えばゲート電極と同一のポリシリコン層等によって形成する。そして、上記保持容量の一方の電極としての導電層6に定電位を与える方法として、図11に示すように、上記導電層6と同一のポリシリコン層からなる容量線16で隣接する画素の保持容量の電極としての導電層に接続し、画素領域の外側において上記容量線16を接地電位のような定電位を供給する配線に接続するというものである。
【0009】
しかしながら、図10および図11に示すような方式にあっては、各画素の保持容量電極としての導電層の間に容量線が形成されるため、絶縁膜表面の凹凸が大きくなり反射電極の平坦化が困難になるという不都合がある。また、容量線16とデータ線9とが交差するためデータ線の寄生容量が増加するとともに、容量線16とデータ線9との間のカップリング容量を介して保持容量にノイズが入り電位が安定しなくなるという問題点がある。
【0010】
この発明の目的は、半導体を基板とする反射型液晶パネルにおいて、保持容量の一方の電極に定電位を供給するための配線を不要にし歩留まりの向上を可能にする技術を提供することにある。
【0011】
この発明の他の目的は、半導体を基板とする反射型液晶パネルにおいて、反射電極の平坦化を容易にする技術を提供することにある。
【0012】
この発明の他の目的は、保持容量に印加される定電圧を安定化させることができる技術を提供することにある。
【0013】
この発明の他の目的は、プロセスの工程数を増加させることなく必要な保持容量が得られるようにした技術を提供することにある。
【0014】
【課題を解決するための手段】
この発明は、上記目的を達成するため、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子(MOSFET)の活性領域(ドレイン領域)となる比較的不純物濃度の高い半導体領域を拡張形成して保持容量の一方の電極となし、この半導体領域の上方に絶縁膜を介して保持容量の他方の電極となる導電層を形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において電位を与える給電層に電気的に接続するようにした。
【0015】
上記した手段によれば、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための容量線が不要となり、画素の構造が簡単になって歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となる。また、各画素電極に印加される信号を供給するデータ線と交差する容量線を形成する必要がなくなり、データ線の寄生容量を減らすことができるとともに、保持容量へのノイズを低減して電位を安定化させることができる。
【0016】
なお、上記保持容量の誘電体を構成する絶縁膜はMOSFETのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はMOSFETのゲート電極と同時に形成される導電層を、それぞれ用いるようにすると良い。
【0017】
さらに、上記スイッチング素子は、1つの画素にPチャネル型トランジスタとNチャネル型トランジスタとが形成されてなる相補型トランジスタとする良い。
【0018】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【0019】
図1および図2は、本発明を適用した反射型液晶パネルの反射電極側基板の第1の実施例を示す。なお、図1および図2にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図1は図2におけるI−I線に沿った断面を示す。
【0020】
図1において、1は単結晶シリコンのようなP型半導体基板(P型ウェルでもよい)、2はこの半導体基板1の表面に形成された素子分離用のフィールド酸化膜(いわゆるLOCOS)である。このフィールド酸化膜2は、選択熱酸化によって5000〜7000オングストロームのような厚さに形成される。
【0021】
上記フィールド酸化膜2には一画素ごとに開口部が形成され、この開口部の内側の基板表面にゲート酸化膜(絶縁膜)3が形成され、このゲート絶縁膜3の上にポリシリコンあるいはメタルシリサイド等からなるゲート電極4aが形成され、このゲート電極4aの両側の基板表面には高不純物濃度のN型不純物導入層からなるソース、ドレイン領域5a,5bが形成され、MOSFETが構成されている。そして、この実施例では上記ソース、ドレイン領域5a,5bのうちドレイン領域5bが基板表面に沿って画素領域の内側に拡張され、この拡張部5b’の上方にゲート絶縁膜3と同時に形成された絶縁膜3’を介して、保持容量の一方の電極となる導電層6が形成されている。
【0022】
この導電層6は、特に限定されるものでないが、上記ゲート電極4aと同一のポリシリコンあるいはメタルシリサイドから形成される。上記ゲート電極4aは、図2に示すように、基板の一方向(画素行方向)に配設されている走査線4から突出するように形成されている。
【0023】
また、上記導電層6の一部に対応して基板表面にはオーミック接触を図るための高濃度のP型不純物導入層からなるコンタクト領域7が形成され、上記導電層6の一端はこのコンタクト領域7に対応して上記絶縁膜3’に形成された開口部3aにてコンタクト領域7に接続されている。上記半導体基板1上には、画素領域の外側において定電位(P型基板/P型ウェルの場合は接地電位)を与える給電層19と該給電層19が電気的に接続される高不純物濃度のP型コンタクト領域17とが設けられ、PN接合に逆バイアスを与えるための定電位が印加されており、上記導電層6には上記コンタクト領域7を介して上記給電層19から与えられた基板電位が印加され、電位が固定されるように構成されている。上記給電層19は、上記データ線9と同一のアルミニウム層等により形成される。
【0024】
上記絶縁膜3,3’は熱酸化によって上記開口部の内側半導体基板表面に400〜800オングストロームのような厚さに形成される。上記ゲート電極4aおよび導電層6は、ポリシリコン層を1000〜2000オングストロームのような厚さに形成しその上にMoあるいはWのような高融点金属のシリサイド層を1000〜3000オングストロームのような厚さに形成した構造とされている。上記ソース領域5aは、上記ゲート電極4aをマスクとして基板表面にN型不純物をイオン打ち込みで注入することで自己整合的に形成される。
【0025】
また、上記N型ドレイン領域5bおよびP型コンタクト領域7は、この実施例では、専用のイオン打込みと熱処理によるドーピング処理で、それぞれゲート電極を形成する前にイオン注入法で形成される。ソース、ドレイン領域5a,5bの好ましい不純物濃度は1×1020/cm3、P型コンタクト領域7の好ましい 不純物濃度は1×1018〜1020/cm3である。なお、上記N型ドレイン領域 5bおよびP型コンタクト領域7は、画素領域の外側に形成される後述の周辺回路を構成するMOSFETのソース、ドレイン領域となる不純物導入層と同時に形成するようにしても良い。
【0026】
上記ゲート電極4aおよび導電層6からフィールド酸化膜2上にかけては第1の層間絶縁膜8が形成され、この絶縁膜8上にはアルミニウムを主体とするメタル層からなるデータ線9が、図2に示すように、上記走査線4と交差する方向に形成され、データ線9は絶縁膜8に形成されたコンタクトホール10にてソース領域5aに電気的に接続されている。
【0027】
上記絶縁膜8は、例えばHTO膜(高温CVD法により形成される酸化シリコン膜)を1000オングストローム程度堆積した上に、BPSG膜(ボロンおよびリンを含むシリケートガラス膜)を8000〜10000オングストロームのような厚さに堆積して形成される。上記データ線9構成するメタル層は、例えば下層からTi/TiN/Al/TiNの4層構造とされる。各層は、下層のTiが100〜600オングストローム、TiNが1000オングストローム程度、Alが4000〜10000オングストローム、上層のTiNが300〜600オングストロームのような厚さとされる。
【0028】
上記データ線7から層間絶縁膜8上にかけては第2の層間絶縁膜11が形成されている。この第2層間絶縁膜11は、例えばTEOS(テトラエチルオルソシリケート)を材料としプラズマCVD法により形成される酸化シリコン膜(以下、TEOS膜と称する)を3000〜6000オングストローム程度堆積した上に、SOG膜(スピン・オン・ガラス膜)を堆積し、それをエッチバックで削ってからさらにその上に第2のTEOS膜を2000〜5000オングストローム程度の厚さに堆積して形成される。
【0029】
この実施例においては、上記第2層間絶縁膜11の上に図2に示されているように、ほぼ1画素に対応した矩形状の反射電極としての画素電極12が形成されている。そして、上記第2層間絶縁膜11、第1層間絶縁膜8およびゲート絶縁膜2を貫通するコンタクトホール13が設けられており、このコンタクトホール13にて上記画素電極12が上記ドレイン領域5bに電気的に接続されている。上記画素電極12は、特に限定されないが、例えば低温スパッタ法によりアルミニウム層を300〜5000オングストロームのような厚さに形成し、パターニングによって一辺が15〜20μm程度の正方形のような形状とされる。また、上記画素電極12の上には、パシベーション膜が形成されその上に配向膜が全面的に形成され、ラビング処理される。
【0030】
図2は図1に示されている反射側の液晶パネル基板の平面レイアウトである。同図に示されているように、この実施例では、ゲート線4に沿ってその近傍に保持容量の一方の電極となる導電層6が設けられている。ただし、この導電層6およびこれに対向して基板表面に設けられる保持容量の他方の電極としてのドレイン拡張部5b’は、MOSFETのゲート電極4aとコンタクトホール10,13の形成箇所を除く反射電極12の下方全体に形成することができる。
【0031】
この実施例においては、各画素の保持容量の一方の電極となる導電層6間を接続する容量線を設ける必要がないので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜11の表面の凹凸が小さくなり平坦な反射電極12を形成し易くなる。また、データ線と交差する容量線がないためデータ線に不要な寄生容量が付いて、ドライバの負荷が増大したりカップリング容量を介して保持容量にノイズが入ったりしにくくなる。さらに、上記保持容量の誘電体を構成する絶縁膜3’はMOSFETのゲート電極とチャネル領域との間に設けられるゲート絶縁膜3と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層6はMOSFETのゲート電極4aと同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく保持容量を構成することができ、プロセスを簡略化することが可能となる。
【0032】
なお、上記コンタクトホール13内にはタングステン等の高融点金属からなる柱状の接続プラグを充填し、この接続プラグを介して上記画素電極12を上記ドレイン領域5bに接続するようにしても良い。この場合、上記画素電極12は、特に限定されないが、接続プラグを構成するタングステン等をCVD法により被着した後、タングステンと第2層間絶縁膜11をCMP(化学的機械研磨)法で削って平坦化してから、アルミニウム層を被着して形成しても良いし、CMP法で第2層間絶縁膜を平坦化してから、コンタクトホール13を開口し、その中にタングステンを充填した後、画素電極12を構成するアルミニウム層を形成するようにしても良い。
【0033】
また、上記実施例では、画素スイッチング用MOSFETをNチャネル型とし、保持容量の一方の電極となる半導体領域(5b’)をN型不純物導入層とした場合について説明したが、半導体基板1をN型基板又はN型ウェルとし、画素スイッチング用MOSFETをPチャネル型とし、保持容量の一方の電極となる半導体領域(5b’)をP型不純物導入層とすることも可能である。この場合、コンタクト領域7はN型不純物導入層となり、ここに供給される電位は高電源電位となる。
【0034】
また、上記実施例では、画素スイッチング用MOSFETを半導体基板表面に形成したものについて説明したが、半導体基板の表面に基板と異なる導電型のウェル領域を形成し、このウェル領域の表面に画素スイッチング用MOSFETを形成するようにしたものにも適用することができる。その場合、画素領域のウェル領域は、周辺回路を構成するMOSFETのウェル領域とは分離されたウェル領域とされるのが良い。
【0035】
さらに、画素スイッチング用のMOSFETのゲート電極4aには、15Vのような大きな電圧が印加されるのに対し、周辺回路は5Vのような小さな電圧で駆動されるため、周辺回路を構成するFETのゲート絶縁膜を画素スイッチング用FETのゲート絶縁膜よりも薄く形成してFETの特性を向上させ周辺回路の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するFETのゲート絶縁膜の厚みを画素スイッチング用FETのゲート絶縁膜の厚みの約3分の1〜5分の1(例えば80〜200オングストローム)にすることができる。
【0036】
ところで、第1の実施例においては、保持容量の電極間に印加される電圧は、図7に示すように、データ線に印加される画像信号電圧Vdと画像信号の中心電位Vcとの差の約5V(図6の液晶パネルの対向基板38に設けられる共通電極37に印加されるLCコモン電位LC−COMはVcよりΔVだけシフトされているが、実際に画素電極に印加される電圧もΔVシフトしたVd−ΔVとなる)にすぎない。そこで、第1の実施例においては、保持容量の一方の電極6を構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜3を、画素スイッチング用FETのゲート絶縁膜でなく周辺回路を構成するFETのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を3分の1〜5分の1にすることができ、これによって容量値を3〜5倍にすることもできる。なお、図7のVGは画素スイッチング用FETのゲート電極4aにゲート線4を 介して供給されるゲート信号である。
【0037】
また、上記保持容量の一方の電極となる導電層6を、画素スイッチング用FETのゲート電極を構成するポリシリコンあるいはメタルシリサイド層でなく、周辺回路を構成するMOSFETのゲート電極を構成するポリシリコンあるいはメタルシリサイド層で構成するようにしても良い。
【0038】
図3および図4は、本発明を適用した反射型液晶パネルの反射電極側基板の第2の実施例を示す。図3は画素スイッチング用MOSFETの断面図である。 本実施例は第1の実施例におけるスイッチング用MOSFETをCMOSとしたものである。5a,5bはNチャネルMOSFETのソース、ドレイン領域、4aはそのゲート電極である。これらは、半導体基板1に形成されたPウェル領域21の表面に形成されている点を除いて第1の実施例におけるスイッチング用MOSFETと同じ構成である。
【0039】
一方、この実施例では、上記NチャネルMOSFETと並行してその近傍に、PチャネルMOSFETのソース、ドレイン領域25a,25bと、そのゲート電極24aが形成されている。ソース、ドレイン領域25a,25bはP型不純物導入層であり、基板表面に形成されたNウェル領域22上に形成されている。Pウェル領域21およびNウェル領域22は、各々画素行方向(ゲート線方向)に隣接する画素と連続するように形成されている。PチャネルMOSFETのゲート電極24aは、NチャネルMOSFET側の第1ゲート線4と平行に配設された第2ゲート線24から突出するように形成され、第2ゲート線24に第1ゲート線4に印加される信号と逆相の信号が印加されることにより、PチャネルMOSFETとNチャネルMOSFETとは同時にオン、オフ制御される。
【0040】
上記PチャネルMOSFETのソース、ドレイン領域25a,25bは、NチャネルMOSFETの上をレジスト等で覆った状態でゲート電極24aをマスクとしてP型不純物のイオン打込みを行なうことで自己整合的に形成される。図の実施例では、NチャネルMOSFETのドレイン領域を構成する不純物導入層5bを拡張してその拡張部5b’の上に絶縁膜3’を介して導電層6を形成し、この導電層6をコンタクトホール3aおよび高不純物濃度のP型コンタクト領域7を介してP型ウェル領域21に接続することにより、その電位を固定するように構成されている。PチャネルMOSFET側は、そのドレイン領域25bが単にコンタクトホール13を介して反射電極12に接続された構成とされている。
【0041】
上記Pウェル領域21およびNウェル領域22は、各々上記ゲート線4,24の配設方向(走査方向)に沿って隣接する画素領域のウェル領域と連続するように形成され、画素領域の外側にて、Pウェル領域21は接地電位を供給するグランドラインに、またNウェル領域22は高電源電圧Vccを供給する電源ラインにそれぞれ接続される。なお、図3において、14はチャネルストッパ層である。
【0042】
また、特に限定されるものでないが、この実施例の周辺回路を構成するMOSFETのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのMOSFETのソース・ドレイン領域もLDD(ライトリー・ドープト・ドレイン)構造とするようにしても良い。なお、画素スイッチング用FETは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット(ゲート電極とソース・ドレイン領域間に距離を持たせた構造)とするとよい。
【0043】
また、図3,図4では保持容量はN型不純物導入層5b’と導入層6により構成しているが、同様にP型不純物導入層25bを拡張して拡張部25b’を形成し、絶縁膜3を介してNウェル22から電位を与えられた導電層を形成するようにして、Pウェル及びNウェルの両方に容量を形成してもよい。
【0044】
図5は上記実施例を適用した液晶パネル用基板(反射電極側基板)の全体の平面レイアウト構成を示す。
【0045】
図5に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜26が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域20の周辺に設けられ、上記データ線8に画像データに応じた画像信号を供給するデータ線駆動回路31やゲート線4を順番に走査するゲート線駆動回路32、パッド領域33を介して外部から入力される画像データを取り込む入力回路34、これらの回路を制御するタイミング制御回路35等の回路であり、これらの回路は画素電極スイッチング用MOSFETと同一工程で形成されるMOSFETを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。
【0046】
この実施例においては、上記遮光膜26は、図1に示されている画素電極12と同一工程で形成されるアルミニウム層で構成され、電源電圧や画像信号の中心電位あるいはLCコモン電位等の所定電位が印加されるように構成されている。遮光膜26に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。
【0047】
図6は上記液晶パネル用基板を適用した反射型液晶パネル30の断面構成を示す。図6に示すように、液晶パネル30は、半導体基板1の裏面にガラスもしくはセラミック等からなる支持基板36が接着剤により接着されている。これとともに、その表面側には、LCコモン電位が印加される透明導電膜(ITO)からなる対向電極37を有する入射側のガラス基板38が適当な間隔をおいて配置され、周囲をシール材39で封止された間隙内に周知のTN(Twisted Nematic) 型液晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたSH(Super Homeotropic)型液晶40などが充填されて液晶パネルとして構成されている 。なお、外部から信号を入力したり、パッド領域33は上記シール材39の外側に来るようにシール材を設ける位置が設定されている。
【0048】
周辺回路上の遮光膜26は、液晶40を介在して対向電極37と対向されるように構成されている。そして、遮光膜26にLCコモン電位を印加すれば、対向電極37にはLCコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってTN型液晶であれば常に液晶分子がほぼ90°ねじれたままとなり、SH型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【0049】
この実施例においては、半導体基板からなる上記液晶パネル基板30は、その裏面にガラスもしくはセラミック等からなる支持基板36が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板30に支持基板36を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたってギャップが均一になるという利点がある。
【0050】
図8は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ(投射型表示装置)の要部を平面的に見た概略構成図である。この図8は、光学要素130の中心を通るXZ平面における断面図である。本例のプロジェクタは、システム光軸Lに沿って配置した光源部110、インテグレータレンズ120、偏光変換素子130から概略構成される偏光照明装置100、偏光照明装置100から出射されたS偏光光束をS偏光光束反射面201により反射させる偏光ビームスプリッタ200、偏光ビームスプリッタ200のS偏光反射面201から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー412、分離された青色光(B)を青色光を変調する反射型液晶ライトバルブ300B、青色光が分離された後の光束のうち赤色光(R)の成分を反射させて分離するダイクロイックミラー413、分離された赤色光(R)を変調する反射型液晶ライトバルブ300R、ダイクロイックミラー413を透過する残りの緑色光(G)を変調する反射型液晶ライトバルブ300G、3つの反射型液晶ライトバルブ300R、300G、300Bにて変調された光をダイクロイックミラー412,413,偏光ビームスプリッタ200にて合成し、この合成光をスクリーン600に投射する投射レンズからなる投射光学系500から構成されている。上記3つの反射型液晶ライトバルブ300R、300G、300Bには、それぞれ前述の液晶パネルが用いられている。
【0051】
光源部110から出射されたランダムな偏光光束は、インテグレータレンズ120により複数の中間光束に分割された後、第2のインテグレータレンズを光入射側に有する偏光変換素子130により偏光方向がほぼ揃った一種類の偏光光束(S偏光光束)に変換されてから偏光ビームスプリッタ200に至るようになっている。偏光変換素子130から出射されたS偏光光束は、偏光ビームスプリッタ200のS偏光光束反射面201によって反射され、反射された光束のうち、青色光(B)の光束がダイクロイックミラー412の青色光反射層にて反射され、反射型液晶ライトバルブ300Bによって変調される。また、ダイクロイックミラー411の青色光反射層を透過した光束のうち、赤色光(R)の光束はダイクロイックミラー413の赤色光反射層にて反射され、反射型液晶ライトバルブ300Rによって変調される。
【0052】
一方、ダイクロイックミラー413の赤色光反射層を透過した緑色光(G)の光束は反射型液晶ライトバルブ300Gによって変調される。このようにして、それぞれの反射型液晶ライトバルブ300R、300G、300Bによって変調反射型液晶ライトバルブ300R、300G、300Bとなる反射型液晶パネルは、TN型液晶(液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶)またはSH型液晶(液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶)を採用している。
【0053】
TN型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素(OFF画素)では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ90度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素(ON画素)では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてTN型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【0054】
また、SH型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素(OFF画素)では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素(ON画素)では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ90度ずれた偏光軸成分の多い楕円偏光として反射・出射する。TN型液晶の場合と同様に、反射電極に印加された電圧に応じてTN型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【0055】
これらの液晶パネルの画素から反射された色光のうち、S偏光成分はS偏光を反射する偏光ビームスプリッタ200を透過せず、一方、P偏光成分は透過する。この偏光ビームスプリッタ200を透過した光により画像が形成される。従って、投射される画像は、TN型液晶を液晶パネルに用いた場合はOFF画素の反射光が投射光学系500に至りON画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、SH液晶を用いた場合はOFF画素の反射光は投射光学系に至らずON画素の反射光が投射光学系500に至るのでノーマリーブラック表示となる。
【0056】
反射型液晶パネルは、ガラス基板にTFTアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。
【0057】
図6にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電圧(例えばLCコモン電位。同じ電位であればこれと異なる電位でも構わない。但し、画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。)が印加されるので、両者間に介在する液晶にはほぼ0Vが印加され、液晶はOFF状態と同じになる。従って、TN型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、SH型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【0058】
上記実施例に従うと、反射型液晶パネル111〜113の各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【0059】
図9は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【0060】
図9(a)は携帯電話を示す斜視図である。1000は携帯電話本体を示し、そのうちの1001は本発明の反射型液晶パネルを用いた液晶表示部である。
【0061】
図9(b)は、腕時計型電子機器を示す図である。1100は時計本体を示す斜視図である。1101は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【0062】
図9(c)は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。1200は情報処理装置を示し、1202はキーボード等の入力部、1206は本発明の反射型液晶パネルを用いた表示部、1204は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【0063】
【発明の効果】
以上説明したように、この発明は、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子(MOSFET)の活性領域(ドレイン領域)となる比較的不純物濃度の高い半導体領域を拡張して形成し、この半導体領域の上方に絶縁膜を介して保持容量の一方の電極となる導電層を各画素毎に形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において定電位を与える給電層に電気的に接続させて電位を固定するようにしたので、画素電極下に保持容量を形成することにより、比較的小さな面積で大きな容量を得ることができ、これによって、素子の縮小化が可能となるとともに、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための配線が不要となるので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となるという効果がある。
【0064】
また、各画素電極に印加される信号を供給するデータ線と交差する容量線がないため、データ線の寄生容量を減らしてドライバの負荷を軽減することができるとともに、保持容量にノイズが入りにくくなって保持容量の電位が安定するという効果がある。
【0065】
さらに、上記保持容量の誘電体を構成する絶縁膜はMOSFETのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はMOSFETのゲート電極と同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく、上記構成の保持容量を有する液晶パネル用基板を製造することができるという効果がある。
【0066】
また、上記スイッチング素子を、1つの画素にPチャネル型トランジスタとNチャネル型トランジスタとが形成されてなる相補型トランジスタとすることにより、データ線から画素電極へ印加する信号のレベル落ちが低減され、低いゲート電圧でスイッチング用トランジスタをオンさせることができるようになり、その分トランジスタの耐圧を下げることができ低耐圧プロセスにより基板を製造することも可能になるという効果がある。
【図面の簡単な説明】
【図1】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第1の実施例を示す断面図。
【図2】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第1の実施例の平面レイアウト図。
【図3】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第2の実施例を示す断面図。
【図4】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第2の実施例の平面レイアウト図。
【図5】実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図6】実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
【図7】本発明を適用した反射型液晶パネルの画素電極スイッチング用FETのゲート駆動波形およびデータ線駆動波形例を示す波形図。
【図8】実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図である。
【図9】(a),(b),(c)は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【図10】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例を示す断面図。
【図11】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例の平面レイアウト図。
【符号の説明】
1 半導体基板
2 フィールド酸化膜
3 ゲート絶縁膜
3’ 保持容量の誘電体となる絶縁膜
4 ゲート線
4a ゲート電極
5a,5b ソース・ドレイン領域
6 保持容量の電極(導電層)
7 コンタクト領域
8 第1層間絶縁膜
9 データ線
10 コンタクトホール
11 第2層間絶縁膜
12 反射電極(画素電極)
13 コンタクトホール
17 給電部コンタクト領域
A 19 給電層
20 画素領域
21 P型ウェル領域
22 N型ウェル領域
24 第2ゲート線
25a,25b PチャネルMOSFETのソース・ドレイン領域
26 遮光膜
30 液晶パネル
31 データ線駆動回路
32 ゲート線駆動回路
33 パッド領域
34 入力回路
35 タイミング制御回路
36 支持基板
37 対向電極
38 入射側のガラス基板
39 シール材
40 液晶
110 光源部
200 偏光ビームスプリッタ
300 ライトバルブ(反射型液晶パネル)
412,413 ダイクロイックミラー
500 投射光学系
600 スクリーン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal panel and further to a reflective liquid crystal panel, and is particularly suitable for use in an active matrix liquid crystal panel in which pixel electrodes are switched by an insulated gate field effect transistor (hereinafter referred to as MOSFET) formed on a semiconductor substrate. Technology.
[0002]
[Prior art]
Conventionally, as a transmissive active matrix liquid crystal panel used for a light valve of a projection display device, a liquid crystal panel having a structure in which a TFT array using amorphous silicon or polysilicon is formed on a glass substrate has been put into practical use.
[0003]
[Problems to be solved by the invention]
Since the active matrix liquid crystal panel using the TFT has a relatively large device size, for example, in a projection display device such as a projector in which the active matrix liquid crystal panel is incorporated as a light valve, there is a problem that the entire device becomes large. . In the case of a transmissive liquid crystal panel, the area of the TFT provided in each pixel does not become the transmission area of the pixel that transmits light, so that the aperture ratio decreases as the panel resolution increases to XGA and SXGA. Have certain flaws.
[0004]
Therefore, a reflection type active matrix liquid crystal panel in which a pixel electrode serving as a reflection electrode is switched by a MOSFET array formed on a semiconductor substrate has been proposed as a liquid crystal panel having a size smaller than that of a transmission type active matrix liquid crystal panel. Yes.
[0005]
However, in a liquid crystal panel using a semiconductor as a substrate, the size of each pixel also decreases as the device size decreases and the panel resolution increases, so that the pixel electrode alone is sufficient to hold the voltage necessary for driving the liquid crystal. There is a drawback that a capacity (about 100 fF is necessary) cannot be obtained. Therefore, the present inventor has studied a method of forming a storage capacitor using a gate insulating film as a dielectric in each pixel.
[0006]
However, it is desirable that one electrode of the storage capacitor is fixed to a constant potential. However, a layout of wiring (hereinafter referred to as a capacitor line) for supplying such a constant potential to each storage capacitor and formation of a contact hole I found it very difficult to secure the position.
[0007]
FIG. 10 and FIG. 11 show the structure of a storage capacitor in a reflection type liquid crystal panel using a semiconductor as a substrate studied by the inventor prior to the present invention, and a capacitor line for supplying a constant potential to one electrode of the storage capacitor. An example of the layout method is shown. 11 is a cross-sectional view continuously showing the discontinuous cross sections AA ′ and BB ′ in FIG. In FIG. 10, 4a is a gate electrode of a switching MOSFET, 9 is a data line for supplying a signal to be applied to the pixel to the switching MOSFET, 12 is a reflective electrode made of aluminum or the like, and 6 is one electrode of a storage capacitor. It is a conductive layer.
[0008]
In the example of FIG. 10, the
[0009]
However, in the methods as shown in FIGS. 10 and 11, since the capacitor line is formed between the conductive layers as the storage capacitor electrode of each pixel, the unevenness on the surface of the insulating film becomes large, and the reflective electrode becomes flat. There is an inconvenience that it becomes difficult. In addition, since the
[0010]
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of improving the yield by eliminating the need for wiring for supplying a constant potential to one electrode of a storage capacitor in a reflective liquid crystal panel using a semiconductor as a substrate.
[0011]
Another object of the present invention is to provide a technique for facilitating flattening of a reflective electrode in a reflective liquid crystal panel using a semiconductor as a substrate.
[0012]
Another object of the present invention is to provide a technique capable of stabilizing a constant voltage applied to a storage capacitor.
[0013]
Another object of the present invention is to provide a technique capable of obtaining a necessary storage capacity without increasing the number of process steps.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a semiconductor region having a relatively high impurity concentration as an active region (drain region) of an element (MOSFET) for switching a pixel electrode on the surface of a semiconductor substrate below the pixel electrode as a reflective electrode. And forming a conductive layer to be the other electrode of the storage capacitor via an insulating film above the semiconductor region, and the conductive layer is formed on the surface of the semiconductor substrate. The semiconductor substrate is electrically connected to a semiconductor substrate through a high-concentration semiconductor region of the same conductivity type, and the semiconductor substrate is electrically connected to a power feeding layer for applying a potential outside the pixel region.
[0015]
According to the above-described means, the substrate potential is applied to one electrode of the storage capacitor, so that the capacitor line for supplying the potential to one electrode of the storage capacitor becomes unnecessary, and the structure of the pixel is simplified. The yield is improved and the unevenness on the surface of the insulating film is reduced, so that the reflective electrode can be easily flattened. In addition, it is not necessary to form a capacitor line that intersects with a data line that supplies a signal applied to each pixel electrode, the parasitic capacitance of the data line can be reduced, and noise to the storage capacitor is reduced to reduce the potential. Can be stabilized.
[0016]
The insulating film constituting the dielectric of the storage capacitor is an insulating film formed at the same time as the gate insulating film provided between the gate electrode and the channel region of the MOSFET, and constitutes one electrode of the storage capacitor. As the conductive layer, a conductive layer formed simultaneously with the gate electrode of the MOSFET is preferably used.
[0017]
Further, the switching element may be a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings.
[0019]
1 and 2 show a first embodiment of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied. 1 and 2 show a cross-sectional view and a planar layout of one pixel portion among pixels arranged in a matrix. FIG. 1 shows a cross section taken along line II in FIG.
[0020]
In FIG. 1,
[0021]
An opening is formed in the
[0022]
The
[0023]
A
[0024]
The insulating
[0025]
Further, in this embodiment, the N-
[0026]
A first
[0027]
As the insulating
[0028]
A second
[0029]
In this embodiment, as shown in FIG. 2, a
[0030]
FIG. 2 is a plan layout of the liquid crystal panel substrate on the reflection side shown in FIG. As shown in the figure, in this embodiment, a
[0031]
In this embodiment, since it is not necessary to provide a capacitor line for connecting the
[0032]
The
[0033]
In the above embodiment, the pixel switching MOSFET is an N-channel type, and the semiconductor region (5b ′) serving as one electrode of the storage capacitor is an N-type impurity introduction layer. It is also possible to use a type substrate or an N-type well, a pixel switching MOSFET to be a P-channel type, and a semiconductor region (5b ′) serving as one electrode of a storage capacitor to be a P-type impurity introduction layer. In this case, the
[0034]
In the above embodiment, the pixel switching MOSFET is formed on the surface of the semiconductor substrate. However, a well region having a conductivity type different from that of the substrate is formed on the surface of the semiconductor substrate, and the pixel switching MOSFET is formed on the surface of the well region. The present invention can also be applied to a device in which a MOSFET is formed. In that case, the well region of the pixel region is preferably a well region separated from the well region of the MOSFET constituting the peripheral circuit.
[0035]
Further, a large voltage such as 15V is applied to the gate electrode 4a of the pixel switching MOSFET, whereas the peripheral circuit is driven with a small voltage such as 5V. A technique is conceivable in which the gate insulating film is formed thinner than the gate insulating film of the pixel switching FET to improve the FET characteristics and increase the operation speed of the peripheral circuit. When such a technique is applied, the thickness of the gate insulating film of the FET constituting the peripheral circuit is set to about 1/3 to 1/5 of the thickness of the gate insulating film of the pixel switching FET due to the breakdown voltage of the gate insulating film. (For example, 80 to 200 angstroms).
[0036]
By the way, in the first embodiment, the voltage applied between the electrodes of the storage capacitor is the difference between the image signal voltage Vd applied to the data line and the center potential Vc of the image signal, as shown in FIG. About 5V (The LC common potential LC-COM applied to the
[0037]
In addition, the
[0038]
3 and 4 show a second embodiment of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied. FIG. 3 is a cross-sectional view of the pixel switching MOSFET. In this embodiment, the switching MOSFET in the first embodiment is a CMOS.
[0039]
On the other hand, in this embodiment, the source and
[0040]
The source and
[0041]
The
[0042]
Although not particularly limited, the source / drain regions of the MOSFET constituting the peripheral circuit of this embodiment may be formed by a self-alignment technique. Furthermore, the source / drain regions of any MOSFET may have an LDD (lightly doped drain) structure. In consideration of the fact that the pixel switching FET is driven with a large voltage and that leakage current must be prevented, it is preferable to use an offset (a structure in which a distance is provided between the gate electrode and the source / drain regions). .
[0043]
3 and 4, the storage capacitor is constituted by the N-type
[0044]
FIG. 5 shows an overall planar layout configuration of a liquid crystal panel substrate (reflection electrode side substrate) to which the above embodiment is applied.
[0045]
As shown in FIG. 5, in this embodiment, a
[0046]
In this embodiment, the
[0047]
FIG. 6 shows a cross-sectional configuration of a reflective
[0048]
The
[0049]
In this embodiment, the strength of the liquid
[0050]
FIG. 8 is an example of an electronic apparatus using the liquid crystal panel of the present invention, and is a schematic configuration in plan view of the main part of a projector (projection display device) using the reflective liquid crystal panel of the present invention as a light valve. FIG. FIG. 8 is a cross-sectional view in the XZ plane passing through the center of the
[0051]
The random polarized light beam emitted from the light source unit 110 is divided into a plurality of intermediate light beams by the
[0052]
On the other hand, the luminous flux of green light (G) transmitted through the red light reflection layer of the
[0053]
When a TN type liquid crystal is adopted, in a pixel (OFF pixel) in which the voltage applied to the liquid crystal layer sandwiched between the reflective electrode of the pixel and the common electrode of the opposing substrate is lower than the threshold voltage of the liquid crystal The incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and reflected through the liquid crystal layer as light in a state close to elliptically polarized light with a large amount of polarization axis component shifted by approximately 90 degrees from the polarization axis of the incident color light. -It is emitted. On the other hand, in a pixel (ON pixel) to which a voltage is applied to the liquid crystal layer, the incident color light reaches the reflection electrode, is reflected, and is reflected and emitted with the same polarization axis as that at the time of incidence. Since the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the reflective electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the pixel transistor. Variable.
[0054]
Further, when the SH type liquid crystal is adopted, in the pixel (OFF pixel) where the applied voltage of the liquid crystal layer is lower than the threshold voltage of the liquid crystal (OFF pixel), the incident color light reaches the reflective electrode and is reflected, Reflected and emitted with the same polarization axis. On the other hand, in a pixel (ON pixel) in which a voltage is applied to the liquid crystal layer, the incident color light is elliptically polarized in the liquid crystal layer, reflected by the reflective electrode, and the polarization axis with respect to the polarization axis of the incident light via the liquid crystal layer. Is reflected and emitted as elliptically polarized light with a large polarization axis component shifted by approximately 90 degrees. As in the case of the TN type liquid crystal, the alignment angle of the liquid crystal molecules of the TN type liquid crystal changes according to the voltage applied to the reflective electrode, and therefore the angle of the polarization axis of the reflected light with respect to the incident light is determined via the pixel transistor. The voltage is varied according to the voltage applied to the reflective electrode.
[0055]
Of the color light reflected from the pixels of these liquid crystal panels, the S-polarized component does not pass through the
[0056]
The reflective liquid crystal panel can be formed with a larger number of pixels and the panel size can be reduced because pixels are formed using semiconductor technology compared to an active matrix liquid crystal panel in which a TFT array is formed on a glass substrate. A high-definition image can be projected and the projector can be miniaturized.
[0057]
As described with reference to FIG. 6, the peripheral circuit portion of the liquid crystal panel is covered with a light shielding film, and the same voltage (for example, LC common potential. However, since the potential is different from that of the counter electrode of the pixel portion, in this case, the counter electrode of the pixel portion is a peripheral counter electrode separated from each other. Almost 0 V is applied to the liquid crystal, and the liquid crystal becomes the same as the OFF state. Therefore, in the TN liquid crystal panel, the entire periphery of the image area can be displayed in white according to the normally white display, and in the SH liquid crystal panel, the periphery of the image area is completely black in accordance with the normally black display. Can be displayed.
[0058]
According to the above embodiment, the voltage applied to each pixel electrode of the reflective liquid crystal panels 111 to 113 is sufficiently held, and a clear image is obtained because the reflectance of the pixel electrode is very high.
[0059]
FIG. 9 is an external view showing an example of an electronic apparatus using the reflective liquid crystal panel of the present invention.
[0060]
FIG. 9A is a perspective view showing a mobile phone.
[0061]
FIG. 9B shows a wristwatch type electronic device. 1100 is a perspective view showing a watch body.
[0062]
FIG. 9C illustrates a portable information processing apparatus such as a word processor or a personal computer.
[0063]
【The invention's effect】
As described above, according to the present invention, a semiconductor region having a relatively high impurity concentration serving as an active region (drain region) of an element (MOSFET) for switching a pixel electrode is formed on the surface of the semiconductor substrate below the pixel electrode serving as a reflective electrode. An expanded conductive layer is formed for each pixel above the semiconductor region via an insulating film, and the conductive layer is the same as that formed on the surface of the semiconductor substrate. The semiconductor substrate is electrically connected to the semiconductor substrate through the conductive type high concentration semiconductor region, and the potential is fixed to the semiconductor substrate by being electrically connected to a power feeding layer that gives a constant potential outside the pixel region. Therefore, by forming a storage capacitor under the pixel electrode, it is possible to obtain a large capacitance with a relatively small area, which enables the device to be reduced and the storage capacitance. By applying the substrate potential to one electrode of the quantity, wiring for supplying the potential to one electrode of the storage capacitor becomes unnecessary, so that the structure of the pixel is simplified and the yield is improved, and the insulating film surface As a result, the unevenness of the electrode becomes small, and the reflective electrode can be easily flattened.
[0064]
In addition, since there is no capacitor line that intersects the data line that supplies the signal applied to each pixel electrode, the parasitic capacitance of the data line can be reduced, the driver load can be reduced, and noise can hardly enter the storage capacitor Thus, there is an effect that the potential of the storage capacitor is stabilized.
[0065]
Furthermore, the insulating film constituting the dielectric of the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode and the channel region of the MOSFET, and also constitutes one electrode of the storage capacitor. Since the conductive layers are formed at the same time as the gate electrodes of the MOSFETs, a liquid crystal panel substrate having a storage capacitor with the above configuration can be manufactured without increasing the number of process steps. There is an effect.
[0066]
Further, by making the switching element a complementary transistor in which a P-channel transistor and an N-channel transistor are formed in one pixel, a drop in the level of a signal applied from the data line to the pixel electrode is reduced. Since the switching transistor can be turned on with a low gate voltage, the withstand voltage of the transistor can be lowered correspondingly, and the substrate can be manufactured by a low withstand voltage process.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
FIG. 2 is a plan layout view of a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
FIG. 3 is a cross-sectional view showing a second embodiment of the pixel region of the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied.
FIG. 4 is a plan layout view of a second embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied.
FIG. 5 is a plan view showing a layout configuration example of a reflective electrode side substrate of the liquid crystal panel of the embodiment.
FIG. 6 is a cross-sectional view showing an example of a reflective liquid crystal panel to which the liquid crystal panel substrate of the embodiment is applied.
FIG. 7 is a waveform diagram showing an example of a gate drive waveform and a data line drive waveform of a pixel electrode switching FET of a reflective liquid crystal panel to which the present invention is applied.
FIG. 8 is a schematic configuration diagram of a video projector as an example of a projection display device in which the reflective liquid crystal panel of the embodiment is applied as a light valve.
FIGS. 9A, 9B, and 9C are external views showing examples of electronic devices using the reflective liquid crystal panel of the present invention, respectively.
FIG. 10 is a cross-sectional view showing a configuration example of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel examined prior to the present invention.
FIG. 11 is a plan layout diagram of a configuration example of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel examined prior to the present invention.
[Explanation of symbols]
1 Semiconductor substrate
2 Field oxide film
3 Gate insulation film
3 'Insulating film that serves as a dielectric for the storage capacitor
4 Gate lines
4a Gate electrode
5a, 5b Source / drain regions
6 Retention capacitance electrode (conductive layer)
7 Contact area
8 First interlayer insulating film
9 Data line
10 Contact hole
11 Second interlayer insulating film
12 Reflective electrode (pixel electrode)
13 Contact hole
17 Contact area of power feeding section
A 19 Feeding layer
20 pixel area
21 P-type well region
22 N-type well region
24 Second gate line
25a, 25b Source / drain region of P-channel MOSFET
26 Shading film
30 LCD panel
31 Data line drive circuit
32 Gate line drive circuit
33 Pad area
34 Input circuit
35 Timing control circuit
36 Support substrate
37 Counter electrode
38 Incident side glass substrate
39 Sealing material
40 liquid crystal
110 Light source
200 Polarizing beam splitter
300 Light valve (Reflective LCD panel)
412 413 Dichroic mirror
500 Projection optical system
600 screens
Claims (8)
上記反射電極の下方の半導体基板表面に上記スイッチング素子を構成する半導体領域と連続し保持容量の一方の電極となり、上記反射電極に電気的に接続されていて、前記半導体基板と逆導電型の比較的不純物濃度の高い半導体領域が形成され、この半導体領域の上方に絶縁膜を介して上記保持容量の他方の電極となる導電層が各画素毎に形成され、前記導電層は、上記半導体基板の表面に形成された、前記半導体基板と同一導電型の高不純物濃度のコンタクト領域に接続され、該コンタクト領域を介して上記導電層に上記半導体基板と同一の電位が印加されるように構成されていることを特徴とする液晶パネル用基板。Reflective electrodes are formed in a matrix on the semiconductor substrate, and switching elements are formed corresponding to the reflective electrodes, and a voltage is applied to the reflective electrodes through the switching elements. In a liquid crystal panel substrate in which a storage capacitor for storing charges when the switching element is turned on is provided for each pixel.
A comparison between the semiconductor substrate and the opposite conductivity type is one electrode of a storage capacitor that is continuous with the semiconductor region constituting the switching element on the surface of the semiconductor substrate below the reflective electrode, and is electrically connected to the reflective electrode. A semiconductor region having a high impurity concentration is formed, and a conductive layer serving as the other electrode of the storage capacitor is formed above the semiconductor region via an insulating film for each pixel. The conductive layer is formed on the semiconductor substrate. The semiconductor substrate is connected to a contact region having a high impurity concentration and having the same conductivity type as that of the semiconductor substrate, and the same potential as that of the semiconductor substrate is applied to the conductive layer through the contact region. A substrate for a liquid crystal panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10370997A JP3663825B2 (en) | 1997-04-21 | 1997-04-21 | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10370997A JP3663825B2 (en) | 1997-04-21 | 1997-04-21 | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10293323A JPH10293323A (en) | 1998-11-04 |
JP3663825B2 true JP3663825B2 (en) | 2005-06-22 |
Family
ID=14361270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10370997A Expired - Lifetime JP3663825B2 (en) | 1997-04-21 | 1997-04-21 | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3663825B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3807230B2 (en) * | 2000-03-17 | 2006-08-09 | セイコーエプソン株式会社 | Electro-optical device and projector |
JP3753613B2 (en) | 2000-03-17 | 2006-03-08 | セイコーエプソン株式会社 | Electro-optical device and projector using the same |
JP2002196700A (en) * | 2000-12-22 | 2002-07-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor, liquid crystal display device using the same, and electroluminescent display device |
CN100354741C (en) * | 2002-06-11 | 2007-12-12 | 索尼株式会社 | Semiconductor device, reflective liquid crystal display device and reflective liquid crystal projector |
JP4501362B2 (en) * | 2002-06-11 | 2010-07-14 | ソニー株式会社 | Semiconductor device, reflective liquid crystal display device, and reflective liquid crystal projector |
WO2007108181A1 (en) | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | Active matrix substrate, display device and television receiver |
-
1997
- 1997-04-21 JP JP10370997A patent/JP3663825B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10293323A (en) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5682679B2 (en) | Liquid crystal panel, electronic apparatus using the same, and projection display device | |
US7339567B2 (en) | Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same | |
JP3541650B2 (en) | Liquid crystal panel substrate, liquid crystal panel, electronic device using the same, and projection display device | |
JP3663825B2 (en) | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device | |
JP3812068B2 (en) | Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device | |
JP3803436B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device | |
JP3690405B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device | |
JPH10325949A (en) | Substrate for liquid crystal panel, its production, liquid crystal panel and electronic appliance using liquid crystal panel | |
JP4222326B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device | |
JP4222311B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device | |
JP4222312B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device | |
JP3680851B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device | |
JP3654295B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, and electronic device using the same | |
JP2004206134A (en) | Substrate for liquid crystal panel, liquid crystal panel, and electronic appliance and projection display apparatus using the same | |
JP2008009459A (en) | Liquid crystal panel substrate, liquid crystal panel, electronic equipment and projection type display device | |
JP3632698B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device | |
JP3632699B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device | |
JP4270157B2 (en) | Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus using the same, and projection display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |