JPH07248508A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH07248508A JPH07248508A JP4236694A JP4236694A JPH07248508A JP H07248508 A JPH07248508 A JP H07248508A JP 4236694 A JP4236694 A JP 4236694A JP 4236694 A JP4236694 A JP 4236694A JP H07248508 A JPH07248508 A JP H07248508A
- Authority
- JP
- Japan
- Prior art keywords
- silicon thin
- thin film
- crystalline silicon
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特にＴＦＴアレイ基板の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to the structure of a TFT array substrate.
【０００２】[0002]
【従来の技術】近年、液晶ディスプレイは高解像度化
（多画素化）が進み、開口率の低下が問題になってい
る。開口率の低下には主に以下の要因が考えられる。 ｉ）突き抜け電圧を抑えるための保持容量の画素面積に
占める割合が増加するため。 ii）信号線電圧、ゲート電圧が画素電圧と異なることに
起因して生じる電界により、画素周辺の液晶が影響を受
けるエッジリバース現象をブラックマトリックスで隠す
必要があるため。2. Description of the Related Art In recent years, the resolution of liquid crystal displays has increased (the number of pixels has increased), and the reduction of the aperture ratio has become a problem. The following factors are mainly considered to decrease the aperture ratio. i) Since the ratio of the storage capacitor for suppressing the punch-through voltage to the pixel area increases. ii) It is necessary to hide the edge reverse phenomenon in which a liquid crystal around a pixel is affected by a black matrix by an electric field generated due to a difference in signal line voltage and gate voltage from the pixel voltage.
【０００３】従来では、これを解決するために、ＩＴＯ
透明電極自体を保持容量およびシールドとして用いるＣ
ｓシールド構造が提案されている。その一例として、図
５に上記構造を有する液晶表示装置の１画素構成を示
す。図のように、画素電極１１４の存在する層と信号線
の存在する層１１３との間のほぼ全面に、新たにシール
ド電極１３５を設けている。このような構造を採用すれ
ば、上記問題点ｉは、透明電極１１４を保持容量として
用いることにより画素全体を保持容量としても開口率を
殆ど落とさない構造にすることで解決でき、また、上記
問題点iiについては、透明電極１１４を画素−信号線間
と画素−ゲート線間の電界に対するシールドとして使う
ことにより解決できる。Conventionally, in order to solve this, ITO is used.
C using transparent electrode itself as storage capacitor and shield
An s-shield structure has been proposed. As an example, FIG. 5 shows a one-pixel configuration of the liquid crystal display device having the above structure. As shown in the figure, a shield electrode 135 is newly provided on almost the entire surface between the layer where the pixel electrode 114 exists and the layer 113 where the signal line exists. If such a structure is adopted, the above problem i can be solved by using the transparent electrode 114 as a storage capacitor so that the aperture ratio is hardly reduced even if the entire pixel is used as a storage capacitor. The point ii can be solved by using the transparent electrode 114 as a shield against an electric field between the pixel and the signal line and between the pixel and the gate line.
【０００４】しかしながら、この構造は３次元的に積層
していくものであるため、最終的にできあがるマトリク
ス・アレイの表面に凹凸が生じ、セルを完成するために
液晶を配向させるラビング処理が困難になるだけでな
く、ラビング不良による画素エッジでの光抜けやむらが
生じる欠点がある。また、反射型液晶表示装置を作成す
る場合、全面にアルミ電極などの反射電極を平坦に作成
しなければならないので、表面が平らでないと反射電極
を平坦に作成することが困難になる。さらに、画素が高
密度化した場合には、画素を駆動するドライバーと画像
信号を画素に書き込むための信号線とを接続することが
難しくなる。However, since this structure is three-dimensionally laminated, irregularities are formed on the surface of the finally formed matrix array, which makes it difficult to perform a rubbing process for aligning liquid crystals to complete the cell. In addition to this, there is a drawback that light leakage or unevenness occurs at the pixel edge due to rubbing failure. Further, when a reflective liquid crystal display device is produced, it is necessary to make a reflective electrode such as an aluminum electrode flat over the entire surface. Therefore, if the surface is not flat, it becomes difficult to make the reflective electrode flat. Further, when the density of pixels is increased, it becomes difficult to connect a driver for driving the pixels and a signal line for writing an image signal to the pixels.
【０００５】[0005]
【発明が解決しようとする課題】以上のように、従来の
液晶表示装置は、ラビング不良による光抜けやむらが生
じ、コントラストの低下や画質が劣化するという問題が
あった。また、反射型液晶表示装置として用いる場合
は、反射電極に凹凸ができるため反射効率が悪くなり、
輝度の低下を生じるという問題があった。本発明は、上
記問題点に鑑みてなされたもので、良好なコントラスト
で高画質な画像を再現できる液晶表示装置を提供するこ
とを目的とする。As described above, the conventional liquid crystal display device has a problem that light leakage or unevenness occurs due to a rubbing failure, resulting in deterioration of contrast and deterioration of image quality. Further, when used as a reflection type liquid crystal display device, since the reflection electrode has irregularities, reflection efficiency deteriorates,
There is a problem that the brightness is lowered. The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal display device capable of reproducing a high-quality image with good contrast.
【０００６】[0006]
【課題を解決するための手段】本発明に係る液晶表示装
置は、行方向または列方向に複数本配列された信号線
と、これらの信号線と直交する方向に複数本配列された
走査線と、前記信号線および前記走査線で囲まれる領域
にそれぞれ配置された画素電極と、前記画素電極と前記
信号線および前記走査線との間に位置する領域に設けら
れた第１の結晶シリコン薄膜領域に形成され、かつ、前
記画素電極および前記信号線にソース・ドレイン端が接
続され、前記走査線に制御端が接続された薄膜トランジ
スタと、前記第１の結晶シリコン薄膜領域と同一面内で
前記第１の結晶シリコン薄膜領域を囲むように形成され
た、前記第１の結晶シリコン薄膜領域とは電気的に分離
された第２の結晶シリコン薄膜領域とを具備してなるこ
とを特徴とする。A liquid crystal display device according to the present invention comprises a plurality of signal lines arranged in a row direction or a column direction, and a plurality of scanning lines arranged in a direction orthogonal to these signal lines. A pixel electrode disposed in a region surrounded by the signal line and the scanning line, and a first crystalline silicon thin film region provided in a region located between the pixel electrode and the signal line and the scanning line. And a thin film transistor having a source / drain end connected to the pixel electrode and the signal line and a control end connected to the scanning line, and the thin film transistor in the same plane as the first crystalline silicon thin film region. It is characterized in that it comprises a second crystalline silicon thin film region electrically isolated from the first crystalline silicon thin film region formed so as to surround one crystalline silicon thin film region.
【０００７】また、本発明に係る液晶表示装置の製造方
法は、ＴＦＴアレイを単結晶シリコン基板上に形成され
たシリコン酸化膜上に形成する工程と、このＴＦＴアレ
イ上に表面が平坦なシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に透過型絶縁性基板を熱処理によ
り直接接着する工程と、前記単結晶シリコン基板を除去
する工程と、表示電極を形成する工程とを有することを
特徴とする。Further, the method of manufacturing a liquid crystal display device according to the present invention comprises a step of forming a TFT array on a silicon oxide film formed on a single crystal silicon substrate, and a silicon oxide film having a flat surface on the TFT array. A step of forming a film,
The method is characterized by including a step of directly adhering a transparent insulating substrate on the silicon oxide film by heat treatment, a step of removing the single crystal silicon substrate, and a step of forming a display electrode.
【０００８】[0008]
【作用】本発明に係る液晶表示装置によれば、表面が平
坦な前記第１の結晶シリコン薄膜領域および第２の結晶
シリコン薄膜領域と基板との間に、凹凸を生じるマトリ
クス・アレイ部分を形成しているので、前記第１の結晶
シリコン薄膜領域および第２の結晶シリコン薄膜領域の
上に平坦な絶縁膜層を介して形成される画素電極は、表
面が極めて平坦になる。According to the liquid crystal display device of the present invention, a matrix array portion which forms irregularities is formed between the substrate and the first and second crystalline silicon thin film regions having flat surfaces. Therefore, the pixel electrode formed on the first crystalline silicon thin film region and the second crystalline silicon thin film region via the flat insulating film layer has a very flat surface.
【０００９】従って、画素電極表面が平坦になることか
ら、均一なラビング処理を容易に施すことができ、その
結果配向不良が生じないので、コントラストが高く、中
間調の階調表示の均一性の高い、良好な表示画面を実現
することができる。さらに、画素周辺でも均一にラビン
グ処理ができるので、画素周辺ぎりぎりまで開口部とし
て用いることが可能となり、より高開口率化することが
できる。Therefore, since the surface of the pixel electrode becomes flat, uniform rubbing treatment can be easily performed, and as a result, no alignment failure occurs, so that the contrast is high and the uniformity of gray scale display in the halftone is maintained. A high and good display screen can be realized. Further, since the rubbing process can be performed even around the pixels, it can be used as an opening even at the edge of the pixels, and the aperture ratio can be increased.
【００１０】また、結晶シリコン薄膜領域は、画素電極
と信号線および走査線との静電遮蔽のための電位面とし
て機能するので、信号線および走査線からの電源ノイズ
の影響を受けない良好な表示画面を実現することができ
る。Further, since the crystalline silicon thin film region functions as a potential surface for electrostatic shielding between the pixel electrode and the signal line and the scanning line, it is preferable that the crystalline silicon thin film region is not affected by the power source noise from the signal line and the scanning line. A display screen can be realized.
【００１１】また、反射型液晶表示装置では、反射型電
極を平坦に作成することができるので、散乱などによる
損失を最小限に抑えることができ、良好な反射効率と高
輝度を得ることができる。Further, in the reflection type liquid crystal display device, since the reflection type electrode can be made flat, loss due to scattering or the like can be minimized, and good reflection efficiency and high brightness can be obtained. .
【００１２】また、結晶シリコン薄膜領域を周辺駆動回
路用の薄膜トランジスタとして用いることができるた
め、駆動回路を内蔵して形成できることから、狭ピッチ
の小型・高密度液晶表示装置も容易に実現することがで
きる。Further, since the crystalline silicon thin film region can be used as a thin film transistor for a peripheral drive circuit, a drive circuit can be built in and formed, so that a small-pitch, compact, high-density liquid crystal display device can be easily realized. it can.
【００１３】[0013]
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図１は、本発明の一実施例に係る透過
型液晶ディスプレイのアレイ基板の１画素構成を示すも
のであり、（ａ）は平面図、（ｂ）は（ａ）の矢視Ａ−
Ａ′断面図である。Embodiments of the present invention will be described below with reference to the drawings. 1A and 1B show a one-pixel configuration of an array substrate of a transmissive liquid crystal display according to an embodiment of the present invention. FIG. 1A is a plan view and FIG. 1B is an arrow A- of FIG.
It is an A'cross section figure.
【００１４】図１（ａ）に示すように、アレイ基板上に
は互いに平行に配線された信号線１（１ａ，１ｂ）と、
これと直交し互いに平行に配線された複数のアドレス線
（走査線）２（２ａ，２ｂ）が配列されているととも
に、その交点に対応する部分に画素が形成されている。
各画素は、薄膜トランジスタ（ＴＦＴ）と画素電極１０
から構成されている。ＴＦＴのドレイン領域５は信号線
１ａに接続され、ソース領域６は配線電極８から酸化膜
１３およびシリコン酸化膜１６に開口したコンタクトホ
ール９を介して画素電極１０に接続されている。ＴＦＴ
のゲート電極３は、アドレス配線２ａによって与えられ
ている。As shown in FIG. 1A, on the array substrate, signal lines 1 (1a, 1b) wired in parallel with each other,
A plurality of address lines (scanning lines) 2 (2a, 2b) which are orthogonal to this and wired in parallel to each other are arranged, and pixels are formed at portions corresponding to the intersections.
Each pixel includes a thin film transistor (TFT) and a pixel electrode 10
It consists of The drain region 5 of the TFT is connected to the signal line 1a, and the source region 6 is connected to the pixel electrode 10 through the contact hole 9 opened from the wiring electrode 8 to the oxide film 13 and the silicon oxide film 16. TFT
The gate electrode 3 of is provided by the address wiring 2a.
【００１５】ここで、本実施例では、ＴＦＴは島状に形
成された結晶シリコン薄膜半導体領域４ａ（第１の結晶
シリコン薄膜領域）に形成されている。また、このＴＦ
Ｔ部分のシリコン薄膜４ａと電気的に分離されたシリコ
ン薄膜パターン４ｂ（第２の結晶シリコン薄膜領域）が
ＴＦＴ領域以外に形成され、ＴＦＴアレイ基板上で一つ
の島状パターンを形成している。Here, in the present embodiment, the TFT is formed in the island-shaped crystalline silicon thin film semiconductor region 4a (first crystalline silicon thin film region). Also, this TF
A silicon thin film pattern 4b (second crystalline silicon thin film region) electrically separated from the T portion of the silicon thin film 4a is formed in a region other than the TFT region to form one island pattern on the TFT array substrate.
【００１６】このパターン配列を断面方向から示したも
のが図１（ｂ）である。ＴＦＴアレイは、石英基板１１
に直接熱接着した表面が平坦なＴＥＯＳ酸化膜１２上に
形成されている。ＴＦＴのドレイン電極はドレイン領域
５に接続された信号線１ａの一部分によって与えられ、
ゲート電極３は熱酸化膜１４を介してチャンネル領域７
上に形成されるアドレス線２ａの一部分によって与えら
れ、ソース電極は上記配線電極８によって与えられる。
画素電極１０はＩＴＯから形成され、シリコン酸化膜１
６を介してシリコン薄膜４ａ，４ｂと蓄積容量を形成し
ている。ここで、シリコン薄膜４ａ，４ｂの厚さは２０
ｎｍで可視光を十分透過するため、表示電極１０上の液
晶層（図示せず）を介して透過型の液晶ディスプレイと
して用いることができる。FIG. 1B shows this pattern array from the cross-sectional direction. The TFT array is a quartz substrate 11
The surface directly heat-bonded to is formed on the flat TEOS oxide film 12. The drain electrode of the TFT is provided by a part of the signal line 1a connected to the drain region 5,
The gate electrode 3 has a channel region 7 via a thermal oxide film 14.
It is provided by a part of the address line 2a formed above, and the source electrode is provided by the wiring electrode 8.
The pixel electrode 10 is made of ITO and has a silicon oxide film 1
A storage capacitor is formed with the silicon thin films 4a and 4b via 6. Here, the thickness of the silicon thin films 4a and 4b is 20.
Since it can sufficiently transmit visible light in nm, it can be used as a transmissive liquid crystal display through a liquid crystal layer (not shown) on the display electrode 10.
【００１７】次に、図１に示す液晶表示装置を得るため
に好適な製造方法の一例について説明する。図２（ａ）
〜（ｃ）は、同製造方法を示す工程断面図である。ま
ず、単結晶シリコン基板２０の表面から酸素原子を基板
内１６の領域にイオン注入法（２２）により打ち込み、
シリコン層を酸化膜層１６にする（図２（ａ））。Next, an example of a manufacturing method suitable for obtaining the liquid crystal display device shown in FIG. 1 will be described. Figure 2 (a)
(C) is process sectional drawing which shows the same manufacturing method. First, oxygen atoms are implanted into the region 16 within the substrate from the surface of the single crystal silicon substrate 20 by the ion implantation method (22),
The silicon layer is used as the oxide film layer 16 (FIG. 2A).
【００１８】熱処理工程によりシリコン層１５の結晶度
の回復と酸化膜層１６の安定化を図った後、シリコン薄
膜１５を露光・エッチング技術によりＴＦＴ領域４ａと
これと電気的に分離された領域４ｂにパターン分離す
る。しかる後、熱酸化工程によりシリコン薄膜４ａ，４
ｂの表面に厚さ１２０ｎｍ程度の熱酸化膜１４を形成す
る。そして、ポリシリコン膜を減圧ＣＶＤ法により堆積
し、露光・エッチング技術によりＴＦＴのゲート電極３
およびアドレス配線２ａ，２ｂを形成する。そして、イ
オン注入法（２３）によりリンを全面に注入して、ゲー
ト電極３およびアドレス配線２ａ，２ｂのポリシリコン
膜の低抵抗化と、ＴＦＴのソース・ドレイン領域５，
６、および第２のシリコン薄膜領域４ｂの低抵抗化を行
う（図２（ｂ））。After recovering the crystallinity of the silicon layer 15 and stabilizing the oxide film layer 16 by a heat treatment process, the silicon thin film 15 is exposed to the TFT region 4a by an exposure / etching technique and a region 4b electrically separated from the TFT region 4a. The pattern is separated. Then, the silicon thin films 4a, 4a are
A thermal oxide film 14 having a thickness of about 120 nm is formed on the surface of b. Then, a polysilicon film is deposited by the low pressure CVD method, and the gate electrode 3 of the TFT is formed by the exposure / etching technique.
And the address wirings 2a and 2b are formed. Then, phosphorus is implanted into the entire surface by the ion implantation method (23) to lower the resistance of the polysilicon film of the gate electrode 3 and the address wirings 2a and 2b, and the source / drain regions 5 of the TFT.
6 and the second silicon thin film region 4b are reduced in resistance (FIG. 2 (b)).
【００１９】そして、厚さ３００ｎｍ程度の酸化膜１３
を減圧ＣＶＤ法により成膜し、ＴＦＴのソース領域６の
コンタクトホール９を露光・エッチング法により形成し
て、電極配線８の金属配線材料モリブデン（Ｍｏ）を成
膜し、電極パターンおよび信号線配線パターンを露光・
エッチング技術にて形成する。この後、ＴＥＯＳにより
シリコン酸化膜１２を形成する。酸化膜１２はＴＥＯＳ
法により形成したので、その表面はかなりの平坦性であ
るが、さらに平坦化するために研磨を行ってもよい（図
２（ｃ））。Then, the oxide film 13 having a thickness of about 300 nm
Is formed by the low pressure CVD method, the contact hole 9 in the source region 6 of the TFT is formed by the exposure / etching method, the metal wiring material molybdenum (Mo) of the electrode wiring 8 is formed, and the electrode pattern and the signal line wiring are formed. Expose the pattern
It is formed by etching technology. After that, the silicon oxide film 12 is formed by TEOS. The oxide film 12 is TEOS
Since it is formed by the method, its surface has a considerable flatness, but it may be polished for further flattening (FIG. 2C).
【００２０】しかる後、図３に示すような方法により、
ＴＦＴアレイを石英基板に転写する。なお、図中２１
は、図２（ｃ）の酸化膜層１６と酸化膜１２との間に形
成した各層を省略して表したものである。Then, according to the method shown in FIG.
Transfer the TFT array to a quartz substrate. In the figure, 21
In FIG. 2, each layer formed between the oxide film layer 16 and the oxide film 12 in FIG. 2C is omitted.
【００２１】まず、上記の単結晶シリコン基板２０上に
設けたＴＦＴアレイの上に形成したＴＥＯＳ酸化膜１２
と石英基板１１を、図３（ａ）に示すように重ね合わ
せ、しかる後、温度６００度で加熱処理を行って接着さ
せる。次に、シリコン基板２０の裏面側から機械的に研
磨を行い、シリコン基板２０の厚さが約３０μｍ程度に
なったところで、水酸化カリウムをベースとしたエッチ
ング液で残りのシリコン膜をエッチング除去し、酸化膜
１６を露出させる。First, the TEOS oxide film 12 formed on the TFT array provided on the above single crystal silicon substrate 20.
The quartz substrate 11 and the quartz substrate 11 are superposed on each other as shown in FIG. 3A, and thereafter, heat treatment is performed at a temperature of 600 degrees to bond them. Next, mechanical polishing is performed from the back surface side of the silicon substrate 20, and when the thickness of the silicon substrate 20 becomes about 30 μm, the remaining silicon film is removed by etching with an etching solution based on potassium hydroxide. The oxide film 16 is exposed.
【００２２】このように形成された石英基板１１上のＴ
ＦＴアレイに、コンタクトホール９を形成した後、透明
電極ＩＴＯをスパッタ成膜し、画素電極パターン１０を
露光・エッチング法により形成して、図１（ｂ）に示す
ごときＴＦＴアレイが完成する。T on the quartz substrate 11 thus formed
After forming the contact holes 9 in the FT array, the transparent electrode ITO is sputtered and the pixel electrode pattern 10 is formed by the exposure / etching method to complete the TFT array as shown in FIG. 1B.
【００２３】本実施例に係る液晶表示装置では、上記方
法にって製造されたより形成された凹凸を生じるマトリ
クス・アレイの部分を、結晶シリコン薄膜領域４ａ，４
ｂと基板１１との間に形成し、画素電極１０は、平坦な
結晶シリコン薄膜領域４ａ，４ｂの上に形成した平坦な
酸化膜１６上に形成しているので、この画素電極１０の
表面が極めて平坦に仕上がったものとなる。In the liquid crystal display device according to the present embodiment, the portions of the matrix array formed by the above method and having the irregularities formed therein are formed into the crystalline silicon thin film regions 4a, 4a.
b and the substrate 11, the pixel electrode 10 is formed on the flat oxide film 16 formed on the flat crystalline silicon thin film regions 4a and 4b, so that the surface of the pixel electrode 10 is It will be an extremely flat finish.
【００２４】従って、均一なラビング処理を容易に施す
ことができ、その結果配向不良が生じないので、コント
ラストが高く、中間調の階調表示の均一性の高い、良好
な表示画面を実現することができる。さらに、画素周辺
でも均一にラビング処理ができるので、画素周辺ぎりぎ
りまで開口部として用いることが可能となり、より高開
口率化することができる。Therefore, a uniform rubbing treatment can be easily performed, and as a result, no orientation failure occurs, so that a good display screen having a high contrast and a high uniformity of halftone gradation display can be realized. You can Further, since the rubbing process can be performed even around the pixels, it can be used as an opening even at the edge of the pixels, and the aperture ratio can be increased.
【００２５】特に、本発明を狭ピッチＴＦＴ−ＬＣＤに
適用した場合、特に効果が顕著となる。さらに、画素電
極１０と信号線１ａ，１ｂおよびアドレス線２ａ，２ｂ
との間に存在するシリコン薄膜層４ａ，４ｂは、画素電
極１０と上記各配線１ａ，１ｂおよびアドレス線２ａ，
２ｂとの静電遮蔽のための電位面として機能するので、
これら配線の電位の画素電極１０に及ぼす影響は極めて
少なく、各配線からの電源ノイズなどの影響を受けない
非常に安定した表示画像を実現することができる。ただ
し、ＴＦＴ領域のシリコン薄膜４ａとの間には寄生容量
が存在するために多少の静電結合が発生するが、この量
はシリコン薄膜領域４ａ，４ｂと画素電極１０によって
形成される蓄積容量に比較すれば極めて小さいため、実
質的には問題は生じない。なお、シリコン薄膜層４ａ，
４ｂは、交流駆動される液晶層の中心電位に設定してお
くことが望ましい。In particular, when the present invention is applied to a narrow pitch TFT-LCD, the effect is particularly remarkable. Further, the pixel electrode 10, the signal lines 1a and 1b, and the address lines 2a and 2b.
The silicon thin film layers 4a and 4b existing between the pixel electrodes 10 and the wirings 1a and 1b and the address lines 2a,
Since it functions as a potential surface for electrostatic shielding with 2b,
The influence of the potential of these wirings on the pixel electrode 10 is extremely small, and it is possible to realize a very stable display image that is not affected by power supply noise or the like from each wiring. However, some parasitic coupling occurs due to the parasitic capacitance between the TFT region and the silicon thin film 4a, but this amount is equivalent to the storage capacitance formed by the silicon thin film regions 4a and 4b and the pixel electrode 10. Since it is extremely small in comparison, there is practically no problem. The silicon thin film layer 4a,
It is desirable that 4b is set to the center potential of the liquid crystal layer driven by AC.
【００２６】また、図面では示していないが、図２のＴ
ＦＴアレイの製作過程において、表示領域となるＴＦＴ
アレイが形成された領域外では、このＴＦＴアレイを駆
動する回路をシリコン薄膜１５を用いてＣＭＯＳ構成に
より同時に形成することができる。この駆動回路に供給
する電源、表示信号およびタイミング信号は、図１に示
す画素電極１０と同工程で形成された周辺電極端子（図
示せず）から供給すれば良い。このようにすれば、駆動
回路を内蔵しているため、従来のＴＡＢを用いた実装よ
りも狭ピッチの小型・高密度液晶表示装置も容易に実現
することができる。Although not shown in the drawing, T in FIG.
TFT that becomes a display area in the process of manufacturing the FT array
Outside the area where the array is formed, a circuit for driving the TFT array can be simultaneously formed by using the silicon thin film 15 with the CMOS structure. The power supply, the display signal, and the timing signal supplied to this drive circuit may be supplied from the peripheral electrode terminals (not shown) formed in the same process as the pixel electrode 10 shown in FIG. According to this structure, since the drive circuit is built in, a small-pitch, high-density liquid crystal display device with a narrow pitch can be easily realized as compared with the conventional mounting using TAB.
【００２７】また、図１（ａ）に示すように画素電極１
０は、そのパターン境界が信号線配線１ａ，１ｂおよび
アドレス配線２ａ，２ｂと重なっており、これら配線が
光を透過しないブラックマトリックスとして機能するた
め、コントラストの高い表示が可能となる。なお、ＴＦ
Ｔのシリコン薄膜領域４ａの周辺と画素電極１０の間に
光を透過する領域（例えば図１のｗ）があるが、設計上
この面積が大きくなるとコントラストの低下をきたす可
能性もあるが、この場合は図４に示すように信号線配線
のドレイン電極３０、ゲート電極３１、およびソース電
極３２のパターンを大きくすればコントラストの低下を
容易に防止することができる。Further, as shown in FIG. 1A, the pixel electrode 1
The pattern boundary of 0 overlaps the signal line wirings 1a and 1b and the address wirings 2a and 2b, and these wirings function as a black matrix that does not transmit light, so that high-contrast display is possible. In addition, TF
Although there is a region (for example, w in FIG. 1) that transmits light between the periphery of the silicon thin film region 4a of T and the pixel electrode 10, there is a possibility that the contrast decreases when the area is increased due to design. In this case, if the patterns of the drain electrode 30, the gate electrode 31, and the source electrode 32 of the signal line wiring are enlarged as shown in FIG. 4, it is possible to easily prevent the deterioration of contrast.
【００２８】なお、本実施例では石英基板とシリコン基
板上のパターンとの接着に表面が平坦なＴＥＯＳ酸化膜
を用いたが、表面が平坦に加工されていればＴＥＯＳ酸
化膜に限定されるものではない。また、酸化膜以外に、
エポキシ系の樹脂などによる接着を行っても良い。ま
た、石英基板の代わりにガラス基板を用いても、透過型
の液晶ディスプレイを実現できる。In this embodiment, the TEOS oxide film having a flat surface is used for bonding the quartz substrate and the pattern on the silicon substrate, but the TEOS oxide film is limited as long as the surface is processed flat. is not. In addition to the oxide film,
Adhesion with an epoxy resin or the like may be performed. Also, a transmissive liquid crystal display can be realized by using a glass substrate instead of the quartz substrate.
【００２９】本発明による他の実施例として、反射型の
液晶ディスプレイがある。構成上は、図１に示す透明電
極材料からなる画素電極１０をアルミニウムの薄膜で形
成することにより実現できる。この場合には、反射電極
表面を鏡面にする必要があるが、図２に示す実施例にあ
るように、酸化膜１６はきわめて平坦であり、アルミニ
ウム電極の厚さを１００ｎｍ程度の薄膜に形成すれば、
表面研磨をするまでもなく、プロジェクション・ディス
プレイなどの反射型液晶表示装置として実用上十分な平
坦性、すなわち散乱による損失などを抑えるために十分
な平坦性が得られる。Another embodiment according to the present invention is a reflective liquid crystal display. It can be realized structurally by forming the pixel electrode 10 made of the transparent electrode material shown in FIG. 1 with an aluminum thin film. In this case, the surface of the reflective electrode needs to be a mirror surface, but as in the embodiment shown in FIG. 2, the oxide film 16 is extremely flat, and the aluminum electrode can be formed as a thin film having a thickness of about 100 nm. If
Even if the surface is not polished, it is possible to obtain flatness practically sufficient as a reflection type liquid crystal display device such as a projection display, that is, flatness sufficient to suppress loss due to scattering.
【００３０】これによって、良好な反射効率と高輝度を
有する反射型液晶表示装置を得ることができる。また、
本発明は上述した各実施例に限定されるものではなく、
その要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。As a result, a reflection type liquid crystal display device having good reflection efficiency and high brightness can be obtained. Also,
The present invention is not limited to the above embodiments,
Various modifications can be implemented without departing from the gist of the invention.
【００３１】[0031]
【発明の効果】以上詳述したように、本発明に係る液晶
表示装置では、シリコン薄膜領域と基板との間に凹凸を
生じるマトリクス・アレイ部分を形成して画素電極表面
を平坦化している。As described above in detail, in the liquid crystal display device according to the present invention, the surface of the pixel electrode is flattened by forming a matrix array portion which causes irregularities between the silicon thin film region and the substrate.
【００３２】従って、画素電極表面が平坦になることか
ら、均一なラビング処理を容易に施すことができ、その
結果配向不良が生じないので、コントラストが高く、中
間調の階調表示の均一性の高い、良好な表示画面を実現
することができる。さらに、画素周辺でも均一にラビン
グ処理ができるので、画素周辺ぎりぎりまで開口部とし
て用いることが可能となり、より高開口率化することが
できる。Therefore, since the surface of the pixel electrode is flattened, uniform rubbing treatment can be easily performed, and as a result, alignment failure does not occur, so that the contrast is high and the gradation display of halftone is uniform. A high and good display screen can be realized. Further, since the rubbing process can be performed even around the pixels, it can be used as an opening even at the edge of the pixels, and the aperture ratio can be increased.
【００３３】また、結晶シリコン薄膜領域は、画素電極
と信号線および走査線との静電遮蔽のための電位面とし
て機能するので、信号線および走査線からの電源ノイズ
の影響を受けない良好な表示画面を実現することができ
る。Further, since the crystalline silicon thin film region functions as a potential surface for electrostatic shielding between the pixel electrode and the signal line and the scanning line, it is preferable that the crystalline silicon thin film region is not affected by the power source noise from the signal line and the scanning line. A display screen can be realized.
【００３４】また、反射型液晶表示装置では、反射型電
極を平坦に作成することができるので、散乱などによる
損失を最小限に抑えることができ、良好な反射効率と高
輝度を得ることができる。Further, in the reflection type liquid crystal display device, since the reflection type electrode can be made flat, loss due to scattering or the like can be minimized, and good reflection efficiency and high brightness can be obtained. .
【００３５】また、結晶シリコン薄膜を画素部のスイッ
チング用ＴＦＴと周辺駆動回路用のＴＦＴの両方に用い
ることにより、駆動回路を内蔵することができるため、
狭ピッチの小型・高密度液晶表示装置も容易に実現でき
る。Further, by using the crystalline silicon thin film for both the switching TFT of the pixel portion and the TFT for the peripheral drive circuit, the drive circuit can be built in.
A small-pitch, high-density liquid crystal display device with a narrow pitch can be easily realized.
【図１】本発明の一実施例に係る液晶表示装置用ＴＦＴ
アレイの１画素構成を示す図FIG. 1 is a TFT for a liquid crystal display device according to an embodiment of the present invention.
Diagram showing 1-pixel configuration of array
【図２】図１の液晶表示装置用ＴＦＴアレイの製造方法
を示す工程断面図2A to 2C are process cross-sectional views showing a method for manufacturing the TFT array for a liquid crystal display device of FIG.
【図３】図２の液晶表示装置用ＴＦＴアレイを透過基板
に接着する方法を示す工程断面図3A and 3B are process cross-sectional views showing a method of adhering the TFT array for liquid crystal display device of FIG. 2 to a transparent substrate.
【図４】結晶シリコン薄膜トランジスタ周辺のパターン
の他の例を示す図FIG. 4 is a diagram showing another example of a pattern around a crystalline silicon thin film transistor.
【図５】従来のＴＦＴアレイの１画素構成を示す図FIG. 5 is a diagram showing a one-pixel configuration of a conventional TFT array.
１ａ，１ｂ…信号線、２ａ，２ｂ…アドレス線（走査
線）、３…ゲート電極、４ａ…結晶シリコン薄膜（第１
の結晶シリコン薄膜領域）、４ｂ…結晶シリコン薄膜
（第２の結晶シリコン薄膜領域）、５…ドレイン領域、
６…ソース領域、７…チャネル領域、８…配線電極、９
…コンタクトホール、１０…画素電極、１１…石英基
板、１２…ＴＥＯＳ酸化膜、１３…酸化膜、１４…熱酸
化膜、１５…結晶シリコン薄膜、１６…酸化膜層、２０
…単結晶シリコン基板1a, 1b ... Signal line, 2a, 2b ... Address line (scanning line), 3 ... Gate electrode, 4a ... Crystal silicon thin film (first
Crystalline silicon thin film region), 4b ... crystalline silicon thin film (second crystalline silicon thin film region), 5 ... drain region,
6 ... Source region, 7 ... Channel region, 8 ... Wiring electrode, 9
Contact holes, 10 pixel electrodes, 11 quartz substrate, 12 TEOS oxide film, 13 oxide film, 14 thermal oxide film, 15 crystalline silicon thin film, 16 oxide film layer, 20
… Single crystal silicon substrate
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 孝明 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takaaki Uemura 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center
Claims (1)
号線と、 これらの信号線と直交する方向に複数本配列された走査
線と、 前記信号線および前記走査線で囲まれる領域にそれぞれ
配置された画素電極と、 前記画素電極と前記信号線および前記走査線との間に位
置する領域に設けられた第１の結晶シリコン薄膜領域に
形成され、かつ、前記画素電極および前記信号線にソー
ス・ドレイン端が接続され、前記走査線に制御端が接続
された薄膜トランジスタと、 前記第１の結晶シリコン薄膜領域と同一面内で前記第１
の結晶シリコン薄膜領域を囲むように形成された、前記
第１の結晶シリコン薄膜領域とは電気的に分離された第
２の結晶シリコン薄膜領域とを具備してなることを特徴
とする液晶表示装置。1. A plurality of signal lines arranged in a row direction or a column direction, a plurality of scanning lines arranged in a direction orthogonal to the signal lines, and a region surrounded by the signal lines and the scanning lines. Pixel electrodes arranged respectively, and the pixel electrodes and the signal lines formed in a first crystalline silicon thin film region provided in a region located between the pixel electrodes and the signal lines and the scanning lines. A thin film transistor having a source / drain end connected to the scanning line and a control end connected to the scanning line; and the first thin film transistor in the same plane as the first crystalline silicon thin film region.
And a second crystalline silicon thin film region electrically isolated from the first crystalline silicon thin film region, the liquid crystal display device being formed so as to surround the crystalline silicon thin film region. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236694A JPH07248508A (en) | 1994-03-14 | 1994-03-14 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236694A JPH07248508A (en) | 1994-03-14 | 1994-03-14 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07248508A true JPH07248508A (en) | 1995-09-26 |
Family
ID=12634047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4236694A Pending JPH07248508A (en) | 1994-03-14 | 1994-03-14 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07248508A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268340A (en) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | Display device |
| JPH11218781A (en) * | 1998-01-30 | 1999-08-10 | Seiko Epson Corp | Liquid crystal device and its manufacture, and electronic equipment |
| JP2003262881A (en) * | 2003-01-16 | 2003-09-19 | Seiko Epson Corp | Liquid crystal device, method for manufacturing the same, and electronic equipment |
| JP2006173349A (en) * | 2004-12-15 | 2006-06-29 | Sony Corp | Solid state image sensor and manufacturing method therefor |
| JP2007272256A (en) * | 2007-07-26 | 2007-10-18 | Advanced Display Inc | Liquid crystal display device and method of manufacturing same |
| JP2011093322A (en) * | 1999-01-15 | 2011-05-12 | Three M Innovative Properties Co | Thermal transfer element for forming multilayer device |
-
1994
- 1994-03-14 JP JP4236694A patent/JPH07248508A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268340A (en) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | Display device |
| JPH11218781A (en) * | 1998-01-30 | 1999-08-10 | Seiko Epson Corp | Liquid crystal device and its manufacture, and electronic equipment |
| JP2011093322A (en) * | 1999-01-15 | 2011-05-12 | Three M Innovative Properties Co | Thermal transfer element for forming multilayer device |
| JP2003262881A (en) * | 2003-01-16 | 2003-09-19 | Seiko Epson Corp | Liquid crystal device, method for manufacturing the same, and electronic equipment |
| JP2006173349A (en) * | 2004-12-15 | 2006-06-29 | Sony Corp | Solid state image sensor and manufacturing method therefor |
| JP2007272256A (en) * | 2007-07-26 | 2007-10-18 | Advanced Display Inc | Liquid crystal display device and method of manufacturing same |
| JP4668247B2 (en) * | 2007-07-26 | 2011-04-13 | 三菱電機株式会社 | Manufacturing method of liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232142B1 (en) | Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device | |
| US6133074A (en) | Thin film transistor and method of fabricating the same | |
| KR100550693B1 (en) | Electro optical substrate device and manufacturing method for same, electro optical apparatus, electronic apparatus and manufacturing method for a substrate device | |
| JP3708637B2 (en) | Liquid crystal display device | |
| JP3433779B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP4309811B2 (en) | In-plane switching type liquid crystal display device and manufacturing method thereof | |
| KR0145280B1 (en) | An active matrix liquid crystal display device | |
| KR100426980B1 (en) | Electro-optical device, method for fabricating the same, and electronic apparatus | |
| KR100505804B1 (en) | A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment | |
| JPH10274789A (en) | Active matrix type liquid crystal display | |
| JP2682997B2 (en) | Liquid crystal display device with auxiliary capacitance and method of manufacturing liquid crystal display device with auxiliary capacitance | |
| JP3127619B2 (en) | Active matrix substrate | |
| JPH10153793A (en) | Liquid crystal display device | |
| JP2000275680A (en) | Reflection type liquid crystal display device and display panel using the same | |
| US7192812B2 (en) | Method for manufacturing electro-optical substrate | |
| US6806927B2 (en) | Step-eliminating film and island-shaped pattern composed of conductive film for a reflective electrooptic device and electronic apparatus | |
| US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
| JPH07248508A (en) | Liquid crystal display device | |
| JP3251490B2 (en) | Liquid crystal display | |
| US20040032553A1 (en) | Flat display device | |
| JP3157186B2 (en) | Active matrix type liquid crystal display | |
| US6838699B2 (en) | Electro-optical device with undercut-reducing thin film pattern and reticle | |
| JP2838612B2 (en) | Light valve device and manufacturing method thereof | |
| JPH1048660A (en) | Liquid crystal display device | |
| JP3788086B2 (en) | Electro-optical device and display device using the same |