JPH0614736B2 - テレビジョン表示装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、撮像される場面の飛越し走査によって生ず
る線走査人為生成物（アーティフアクト）が見えるのを
押えるように構成されたテレビジョン受像機のようなテ
レビジョン表示装置に関するものである。

今日使用されているテレビジョン受像機やモニタは、現
状の線走査標準方式の制限内で可能な最良の映像を表示
していない。高忠実度表示を与える主観的な改良を加え
ることが望ましい。この問題については、SMPTE発行の
「80年代のテレビジョン技術(Television Technology i
n the 80′s)」という書籍のブローダ ウエンドランド
(Broder Wendland)氏の論文「現在の方式との両立を基
礎とした高鮮明度テレビジョンの研究(High Definition
Television Studies on Compatible Basis With Preso
nt Standards)」中に詳細に説明されている。

ＮＴＳＣ方式のようなフレーム当り525本の線、毎秒30
フレーム(525/30)走査方式および(625/25(PAL)のような
他の方式に付帯する主たる問題は、線走査処理自体によ
り生ずる上記のような人為生成物である。この人為生成
物は主としてそれらの方式における飛越走査処理によっ
て生ずる。この飛越走査は映画技術におけるシャッタ処
理と等価な“シャッタリング”の技術である。飛越走査
の目的は表示される画像のフリツカ率を高くして、画像
が周期的に現われたり消えたりする（フリッカ）が識別
されないようにすることにある。フリッカ率が高くなる
と、画像が連続的に見えるようになるので好ましい。

525/30方式では、525本の線が1/30秒まで走査され、サ
ンプリング率は30Hzとなる。飛越走査では、525本の線
からなる画像すなわちフレームは、奇数フィールド（線
１，３，５…）と偶数フィールド（線２，４，６…）と
称される２つの連続する２６２1/2の線からなるフィー
ルドに分割される。２６２1/2の線からなる奇数フィー
ルドは1/60秒で走査され、これに続いて奇数フィールド
の線の間を占める別の２６２1/2の線からなる偶数のフ
ィールドが走査される。実際には、いずれか一方のフィ
ールドのみによって走査されたラスタは、非変調黒ラス
タとインタレースされた白あるいはカラーの映像を生成
するものと考えることが出来る。次のフィールド期間
中、先のフィールドの黒ラスタが見えなくなるというよ
りも、むしろ上記先のフィールドの黒ラスタの黒い線に
次のフィールドの白い線が重畳され、白ラスタがはっき
りと垂直方向に浮動する主観的な効果あるいは幻影が現
われる。広角スクリーンによる表示を近くで見るときに
は、この移動する黒ラスタが見え易くなる。

飛越走査によって生ずる他の人為生成物は移動する対象
物の端部における走査線が見えることによって生ずる。
これは移動する対象物の位置がフィールド毎に異なるこ
とに基因する。移動対象物の端部は公称垂直解像度の1/
2の解像度を持ち、はっきりと見える黒走査線によって
断ち切られた不揃ろい、あるいはぎざぎざのある表示が
現われる。第２図(a)は、白の背景上を移動するはっき
りと認識できるぎざぎざの端部をもった黒い円形対象物
の外見を示している。

線走査された映像を表わすフラット・フィールド（でこ
ぼこのないフィールド）を生成するために、映像の各走
査線を表わすビデオ信号の線が発生される。これらの線
走査は時間的にあるいは空間的にあるいはその両方にお
いて分離され、もしそれらが表示されると、それらは不
愉快な線走査構成をもった映像を生成する。この線走査
構成は遅延手段あるいはメモリ中に少なくとも１本の線
からなる走査されたビデオを蓄積することによって改善
される。この信号は、不愉快な線構成をもった走査線の
みならずビデオの割込み線を表わすビデオ信号をメモリ
から引出すように処理される。先に述べた線および割込
み線は表示されて線走査構成を減少させる。他の実施例
では、第１の線および割込み線を順次走査することによ
って生ずるフリッカ率の低下は、同じ情報をくり返し表
示することによって改善される。

本発明のテレビジョン表示装置は、所定の線周波数のイ
ンタレースされたビデオ入力信号を受信して上記所定の
線周波数の２倍の周波数の順次走査ビデオ出力信号を生
成する装置であって、その構造を後程説明する図示の実
施例について説明すると、上記インタレースされたビデ
オ入力信号を供給する信号源（例えば第13図の1310）
と、上記ビデオ入力信号に応答して、整数で表わされる
係数（例えば第７図の710によって設定される係数２）
で時間的に圧縮され且つ補間されない第１のビデオ出力
信号を供給する第１の手段（例えば第９図の900中の92
2）と、上記ビデオ入力信号に応答して、上記整数で表
わされる係数で時間的に圧縮され且つ垂直補間された第
２のビデオ出力信号を供給する第２の手段（例えば第９
図の912、920）と、上記ビデオ入力信号に応答して、フ
ィールド遅延され、上記整数で表わされる係数で時間的
に圧縮され且つ補間されない第３のビデオ出力信号を供
給する第３の手段（例えば第７図の706、710）と、上記
ビデオ入力信号に応答して動きの有無を表わす信号を供
給する動き検出器（例えば第13図の1312）と、上記動き
検出器の出力に応答して、動きが存在するときは上記第
１と第２のビデオ出力信号の線をインタリーブして、１
本おきの線が補間され、その中間の線が補間されない順
次走査ビデオ出力信号を生成し、動きが存在しないとき
は上記第１と第３のビデオ出力信号の線をインタリーブ
して、いずれの線も全く補間されない順次走査ビデオ出
力信号を生成する出力スイッチング回路手段（例えば第
13図のスイッチ1316、第７図のスイッチ714、第９図の
スイッチ925）とからなる。

第１図は情報の１フィールドを含み、“黒ラスタ”を示
す走査された映像を示し、 第２図はぎざぎさの端部効果を示す飛越線走査によって
表示された移動する円形対象物の全フレーム映像を示
し、 第３図は連続する線の補間によって表示用の割込み線を
発生するこの発明の実施例をブロック・ダイヤグラムの
形で示し、 第4a図，第4b図、第５図および第６図は第３図の実施例
を詳細に説明するための図を示し、 第７図は参考として表示用の割込み線を発生するフィー
ルド遅延メモリを使用した例を示す図、 第８図はこの発明による表示装置を具えたテレビジョン
放送受像機、 第９図は合成ビデオ信号をルミナンス成分と色差成分と
に分離することなく既存の形のまゝで処理して表示用割
込み線を発生する方式を参考として示す図、 第10図は第９図の例の理解を助けるダイヤグラム、第11
a図および第11b図は527本の水平線のメモリが入力情報
の損失なしに全ＮＴＳＣフレームのくり返し読出しを行
なうことのできるこの発明の実施例、 第12a図乃至第12e図は異った時間における第11b図のメ
モリを示し、 第13図は場面の動きの有無によって、交番する蓄積され
たデータおよび現在のデータあるいは交番する現在のデ
ータおよび見積(estimate)データのいずれかを表示する
切換部分の構成の概略図 第14図はくり返された全フレーム情報がさらに見積によ
って減少された線走査構成を持つこの発明の実施例のブ
ロック・ダイヤグラムである。

第３図の構成において、標準のアナログNTSC合成飛越走
査線カラー・テレビジョン信号が信号源（図示せず）か
ら端子10に供給され、信号源（図示せず）から端子６に
供給されるクロック信号の制御の下でクロック率で動作
させられるアナログ−デジタル変換器12によってデジタ
ル形式に変換される。クロック信号は第３図の残りの適
当な部分にも供給され、各種の動作のタイミングをと
る。一般的に言えば、デジタル化されたビデオ信号は見
積装置300に供給され、該見積装置は２倍の率（周波
数）で割込み用の見積された線を生成して表示装置に供
給する。デジタル化された合成ビデオ信号はブロック14
で示されたルミナンス−クロミナンス・デコーダに供給
され、ルミナンス(Y)信号と２個のクロミナンス信号(I,
Q)に分離し、それらをルミナンス見積装置16、Ｉ見積装
置17およびＱ見積装置18にそれぞれ供給する。各見積装
置はその時のビデオ信号からH（１水平線の間の時間
で、米国の標準方式では約63μｓ）だけ遅延された一連
の非修正ビデオ信号(Fu)を発生する。各見積装置はまた
見積されたあるいは補間されたビデオ信号(Fe)の線を同
時に発生する。ルミナンス情報Fuyから取出された遅延
された非修正ビデオ信号は、例えばCCD遅延線からなる
先入れ先出し(FIFO)バッファ20に供給される。ルミナン
ス情報Feyから取出された見積されたビデオ信号も同様
にFIFOバッファ22に供給される。ＩおよびＱカラー情報
(FUI,FUQ)から取出された非修正遅延ビデオ信号はFIFO
バッファ24、26にそれぞれ供給され、見積されたカラー
情報(FeI,FeQ)はバッファ28、30に供給される。６個の
各バッファは連続的にデータを受信し、これらのバッフ
ァは対20，22；24，28；26，30で交互に読出され、連続
的にＹ、ＩおよびＱ信号を発生する。バッファの構成は
ディスチャート(Dischert)氏その他の各前で1980年２月
25日付で出願された米国特許出願第124,107号（特開昭5
6-134891号に対応）中に述べられているものと同様なも
のでよい。バッファは、ある率でクロックされた入力信
号を受信し、２倍の率で信号を読出すように構成されて
いる。読出し期間中、２倍の率で動作することにより信
号の帯域幅を２倍に拡大し、また信号の持続期間を２分
の１に短縮することができる。その結果、通常、約53マ
イクロ秒（μｓ）で発生し、53μｓでバッファに書込ま
れるビデオの各動作線は約26μｓでバッファから読出さ
れる。連続的にビデオ信号を発生するために、３極双投
トグル・スイッチあるいは電子的スイッチ32は、バッフ
ァ20、22の出力に結合されたトグル32aを有し、各バッ
ファを出力デジタル−アナログ変換器(DAC)34に選択的
に結合する。同様にスイッチ32のトグルｂはバッファ24
および28の出力をDAC36に交互に結合し、トグルＣはバ
ッファ26および30の出力をDAC38に交互に結合するよう
に配列されている。再構成されたＹ、Ｉ、Ｑ信号はＲ、
Ｇ、Ｂ信号を発生するマトリックス回路40に供給され、
これらのＲ、Ｇ、Ｂの各信号は映像管を含む表示装置42
に供給される。表示装置42は遅延された非処理ビデオ信
号からなる２６２1/2の線と１1/60秒の概算されたビデ
オ信号からなる２６２1/2の線の合計525本の線を走査す
るために31.5KHzの周波数で動作させられる。

従って、インタレースされた入力ビデオ信号の各２６２
1/2の線からなるフィールドに対して第３図の構成は順
次走査すなわち非飛越ビデオ信号を発生して表示させ
る。このような映像は、第２図(b)に示す補間された態
様で表示された移動する円形対象物の映像によって表わ
されるように、フラット・フィールド表示（走査線を持
たない表示）の形態により一層近似したものとなる。

第4a図はFIFOバッファ対20、22をより詳細なブロックの
形で示した図である。第4a図において、見積された信号
Feは入力端子410に供給され、見積信号遅延線De1および
De2の入力に結合される。非修正遅延ビデオ信号Fuは入
力端子412に供給され、CCD遅延線で構成することのでき
るクロック制御遅延線Dn1およびDn2の入力に結合され
る。書込みクロック発生器は図示の位置にあるスイッチ
32eおよび32bを通じて遅延線De2およびDn2に結合され、
それによってDE2およびDn2は低い周波数（率）で同時に
クロックされて、見積された信号および非修正信号でそ
れぞれローディングされる。ローディングは約53μ秒で
行なわれる。ローディング期間中、出力端子414はスイ
ッチ32aによって遅延線De1、Dn1の出力に結合され、ど
ちらの遅延線がクロックされても、それからの信号を受
信する。図示の位置では読出しクロック416はスイッチS
2および32Cを経てDn1をクロックするために結合され、
書込み周波数の２倍の周波数で読出す。スイッチ32a、3
2bは、各入力水平線の開始を表わす水平同期信号を受信
するスイッチ制御回路418によって同時に動作させられ
る。水平同期信号は例えばアナログ・ビデオ信号が供給
される第３図の入力端子10に結合された同期分離器（図
示せず）から取出される。スイッチ32a、32dおよび32e
は次の水平同期期間の発生時に第4a図に示す位置から動
作させられる。スイッチは交互の位置をとるように各水
平同期時に動作する。スイッチS2はスイッチ32の２倍の
周波数（率）で動作する。スイッチS2の制御は、各入力
水平同期パルスの発生時にカウンタおよびスイッチ制御
回路420をリセットすることによって行なわれる。カウ
ンタおよびスイッチ制御回路420は遅延線の蓄積セルの
数に等しい読出しクロック・パルスを計数し、読出しク
ロック発生器416を、第１の対が空になった丁度その時
に読出されるべき第２の遅延線に結合するようにスイッ
チS2をトグルする。従って、S2は通常入力ビデオ信号の
列の中心の時点近くでトグルされる。従って、出力端子
414で連続的にビデオ信号を得ることができる。第4b図
は端子410あるいは412のいずれかに供給されるビデオ信
号をFe、Fuとして示し、これらは実質的に同様である。
交番する時間的に圧縮されたFe、Fuセグメントからなる
出力ビデオ信号430も、それらの時間的関係をもって示
されている。

第５図は第３図の見積装置16のような見積装置の構成を
示している。第５図において、入力信号は１走査線(IH)
遅延線510および加算器すなわち加算回路512の入力に供
給される。また加算回路512の他の入力にはIHだけ遅延
されたビデオ信号が供給される。加算回路の出力は入力
信号の振幅の和に等しい振幅をもった信号である。信号
を規格化して入力信号と遅延入力信号の算術的平均に等
しい振幅をもった信号を発生するために、その振幅は減
衰器514によって２で割られる。平均化された出力信号
は出力端子516に供給されて、見積された出力信号Feを
発生する。非遅延入力信号はまた出力端子518に供給さ
れて出力信号Fuを発生する。

他の見積装置を使用することも出来る。第６図は縦続接
続された1H遅延線612、614および616に入力信号が供給
される２乗補間装置を示す。各遅延線の入力および出力
信号は、テーブル牽引（テーブル・ルック・アップ）RO
M620から得られる周知の機能によって信号を逓倍する標
準8×8マルチプライヤからなる個々のマルチプライヤ61
8、626、628、および630に供給される。マルチプライヤ
ROM620は入力端子624に供給される水平同期パルスに応
答して連続する変数を発生し、この連続する変数を第２
の入力としてマルチプライヤ618、626、628および630に
供給する。マルチプライヤの逓倍された出力は加算回路
632に供給されて、出力端子634に、パワーズ(K.H.Power
s)氏の名前で1981年５月11日に出願された米国特許出願
第262,619号（特開昭58-1378号に対応）にさらに詳細に
示されているような割込信号の見積値Feを発生する。非
修正線Fuは1H遅延線612の出力において遅延された入力
信号610から取出され、出力端子636に供給される。

第３図の構成を第６図の２乗補間装置と使用するときこ
のような補間装置を６個必要とする。第９図の構成を第
３図の構成と比較すると、１個の２乗補間装置と僅か２
個のFIFOバッファ装置とを使用してインタレースされた
合成ビデオ信号からフラット・フィールド表示を行なう
ことができる。参考として示した第９図の方式では、ア
ナログかデジタルのいずれかの合成ビデオ信号が入力端
子910より２乗補間装置912の入力および縦続接続された
遅延線914-918に供給される。遅延線914の出力はFnと示
されており、遅延線916および918の出力はそれぞれFn+
1、Fn+2と示されている。対応する非遅延入力信号は前
述のパワーズ氏の特許出願中で使用されている表示に対
応してFn-1と示されている。Fn+1/2と示された補間装置
912の出力は偶数線バッファ920に供給され、遅延線914
によって遅延された信号Fnは奇数線バッファ922に供給
される。バッファ920および922の出力はトグル・スイッ
チ925と例示されたスイッチあるいはゲートに供給され
る。スイッチ925はバッファ920および922からの出力信
号を２つの信号路によってルミナンス−クロミナンス・
デコーダ924の入力に供給する。２つの信号路の一方は
遅延線926を含んでいる。デコーダ924はマトリックス92
8に供給されるＹ、ＩおよびＱ信号を発生し、このマト
リックスでＲ、ＧおよびＢ信号が発生され、これらの信
号は表示装置930に供給される。遅延線914−918の各々
の遅延量は1Hを僅かに超過するように設定されている。
NTSC方式では、この超過遅延量はカラー副搬送波の1/2
サイクル(SC/2)の時間に等しい。これについては第10図
を参照してさらに詳細に説明する。第10図は４本の連続
する水平線1010−1016の部分上のサンプル点を示してい
る。説明の都合上、サンプリングは4×SCの周波数
（率）でＩ軸上の位相で行なわれると仮定する。下側の
線1016はそのときの入力線Fn-1を示し、線1014、1012お
よび1010はFn、Fn+1、およびFn+2にそれぞれ対応する。
クロミナンス成分の相対位相が各サンプルに対して示さ
れている。また入力ビデオ信号の周囲の４本の走査線か
らそのとき補間される見積ビデオ信号の線を示す点線10
18が示されている。そのとき見積された画素を1020と仮
定すると、遅延線914−918がそれぞれ1Hの遅延を持てば
見積信号は点1020を中心として垂直方向に配置された画
素1022-1028から作られる。しかしながら、このような
配列を使用すると、見積信号は４個の点から作られ、そ
のうちの２個はＹ−Ｉの値を有し、残る２個はＹ＋Ｉの
値を持っている。その結果、クロミナンス値は圧縮さ
れ、生成された見積値はルミナンスのみを含むものとな
る。この白黒の見積値は、1HをNTSC標準方式で約140ナ
ノ秒である副搬送波の半分だけ超過した遅延量を持った
遅延線を使用することによって防止される。これらの遅
延を使用すると、点1020に対する補間は、対角線方向に
沿って存在し、線1040によって囲まれた４個の近くのサ
ンプル1030、1032、1034および1036によって導き出され
る。これらすべてのサンプル1030−1036は同じ副搬送波
の位相を持っており、見積された画素の値からクロミナ
ンス値が打消されて消減することはない。

補間装置912の補間によって入力線1012と1014との間に
見積されたビデオ信号1018を発生し、それによってその
ときのビデオ信号の線と同時にFn+1/2と示されたビデオ
信号の線を発生させる。２本のビデオ信号の線が同時に
発生されるので、第３図に関連して述べたように時間圧
縮を使用しなければならず、トグル925が見積され且つ
変化のない線をさらに処理して時間的にマルチプレック
スされたあるいは時間的に交番するパターンに配列する
ために使用される。遅延線926は、時間圧縮のために標
準周波数における1H遅延と同じ効果を持つ1/2Ｈの遅延
を持っている。ルミナンスークロミナンス・デコーダ92
4は和信号および差信号を生成して、ルミナンス信号お
よびクロミナンス信号をそれぞれ生成する。ＩおよびＱ
信号はバーストに関する位相検波によって分離され、そ
れによって生成されたＹ、ＩおよびＱ信号はマトリック
ス928に供給され、これらの信号はＲ、Ｇ、Ｂに変換さ
れて、31.5KHzの周波数で表示するために表示装置930に
供給される。このようにして第９図の構成は、インタレ
ースされた合成ビデオ信号を受信し、２乗法則による見
積されたビデオ信号の線と交番する非修正ビデオ信号の
線からなるフラット・フィールドの表示をフィールド周
波数で発生することができる。従って、表示される線の
本数２倍になり、線走査構成が見え難くすることができ
る。

参考として示した第７図の構成では、インタレースされ
た入力ビデオ信号のフィールドから取出された表示用の
非インタレース・ビデオ信号の525本の線からなる全ラ
スタを発生するためのフィールド蓄積手段を使用してい
る。第７図において、15,734Hzの周波数（率）でくり返
し発生する水平同期信号によって指定されるビデオ信号
の水平走査線を有する合成カラー信号のインタレースさ
れたフィールドは、入力端子701よりタイミング制御回
路702およびA/D変換器(ADC)704に供給される。この信号
はADC704においてデジタル化され、そのときの信号とし
てフィールド遅延線706の入力およびFIFOバッファ708に
供給される。FIFOバッファ708の入力に供給されたその
ときのビデオ信号の各線に対して、先のフィールドから
の対応する線は遅延線706の出力からFIFOバッファ710に
供給される。概念的には、バッファ708および710に供給
されるそのときの信号およびフィールド遅延信号は、第
３図のバッファに供給されるそのときの信号および見積
信号に対応する。バッファ708および710は入力信号を連
続的に受信し、その信号を第4a図，第4b図に関連して述
べたそれらの入力信号のいずれかの周波数の２倍の線周
波数(31.5KHz)で順次読出す。バッファ708および710の
出力における31.5KHzの信号は、タイミング制御回路702
によって同期化されたスイッチ駆動制御回路716によっ
て制御されるトグル・スイッチあるいはゲート714によ
って導体712に交互に供給される。従って、２倍の周波
数すなわち31.5KHzの時間圧縮されたビデオ信号は導体7
12上に現われ、それからルミナンス−クロミナンス・デ
コーダ716に供給され、合成信号のＹ、ＩおよびＱ成分
に分離され、さらにDAC回路718によってアナログ信号に
変換される。アナログＹ、ＩおよびＱ信号はブロック72
0で示したマトリックスおよびビデオ駆動回路に供給さ
れる。このマトリックスおよびビデオ駆動回路720は入
力信号の水平周波数の２倍の31.5KHzで走査される表示
管722を駆動する。垂直偏向周波数は1/60秒で、入力ビ
デオ信号の正規のフィールド周波数である。第７図の構
成は、NTSC用として1/60秒で525本の線からなる順次走
査非インタレース表示（PALの場合、1/50秒で625本の線
で、同様な信号からなる）を行なうためのフィールド蓄
積手段を必要とするにすぎない。これは線走査パターン
を減少し、不愉快なフリツカの増加を伴なうことなくフ
ラット・フイールド表示のより良い近似を与えることが
できる。第７図の構成は、順次走査非インタレース表示
を発生するためにフィールド蓄積手段を必要とするにす
ぎないという利点があるが、各表示されたラスタはその
ときのフィールドと先行するフイールドとからなるとい
う欠点がある。場面のシフト期間中、これは間挿された
新旧の場面の情報からなるラスタ走査の表示を行なうこ
とになる。またフリツカ率は２：１の割合以上には大き
くならない。第11a及び第11b図の構成は入力情報の１フ
レームよりも僅かに多く蓄積することの出来るメモリを
有し、フラット・フィールドにより良く類似するように
フリツカ率が増大された順次走査非インタレース表示を
行なうことが出来るものである。第11a図および第11B図
において、アナログ形式のインタレース・ビデオ信号は
入力端子1110よりADC1112および同期回路1114に供給さ
れる。並列形式のデジタル情報は円盤1116として示す形
式によって最もよく理解することのできる構造をもった
メモリに供給される。円盤1116は入力線の数に対応して
８ビットの厚みを有し、内側から外側までの半径の距離
は水平線当りのサンプルの数を示し、副搬送波の４倍の
周波数でサンプルされるNTSC信号の場合、これは900ビ
ットに相当する。従って、各パイ形の部分は、各々８ビ
ットの910個のサンプルを示す。入力ビデオ信号の各線
を11002のようなパイ形の部分（セグメント）に書込む
ワイパ1118として示された書込みアドレス発生器によっ
て信号がメモリに書込まれ、そのため各線の最も旧い情
報は円盤の外側端に現われ、最も新しい画素情報が最内
側径の８メモリ・ビットに蓄積される。図示の位置で
は、ワイパ1118はフィールド１の線１をパイ形部分1100
1に書込むことによってフイールドを開始し、次いで線
３、５、７をパイ形部分11003、11005、11007にそれぞ
れ書込み、順次同様に円盤の周りに書込まれる。11001
に書込まれることによって開始されるフィールドは、部
分11525に線の半分を書込むことによって完結し、それ
によって2621/2の線すなわち１フィールドを完結する。

第11a図に示すようにメモリの部分11525は、メモリ円盤
の周囲を矢印で示す方向に書込みワイパ1118よりも１つ
の部分に相当する１水平線だけ遅れて回転する読出しワ
イパ1134によってアドレスされる。メモリ円盤の反対側
の対応する読出しワイパ1136は読出しワイパ1134と同じ
方向に回転するが、１フィールド遅れており、それによ
ってワイパ1136は旧い情報を読出すことができる。

スイッチ1138と示されたトグル・スイッチは読出しワイ
パ1134および1136を出力導体1140に交互に接続するよう
に2fHで動作させられる。導体1140は信号をルミナンス
−クロミナンス・デコーダ1142に供給し、該デコーダは
信号をＹ、ＩおよびＱ成分に分離する。これらの信号成
分はマトリックス1144を通じて表示装置1146に供給さ
れ、メモリ円盤上の１フィールド離れた位置から交互に
取出された線の順次走査表示を行なう。

第11a図において、書込みワイパ1118はメモリの部分115
25に第１すなわち奇数フィールドの丁度終了した線書込
み525を有するものとして示されており、また部分11002
に次のフィールドの最初の線（偶数のフィールドの線
２）を書込む過程にある。読出しワイパ1134は書込みワ
イパ1118に１メモリ部分だけ遅れて追随し、対応するワ
イパ1136は読出しワイパ1134と同じ方向に円盤の周囲を
回転する。読出しワイパ1134が部分11525上にあると
き、読出しワイパ1136はアドレス11001に隣接する空の
アドレス上にある。

情報の次の入力水平線の期間中は、書込みワイパ1118は
部分の11004に書込み、一方読出しワイパ1136および113
4は部分11001および11002にそれぞれ歩進し、奇数フィ
ールドの線１は部分11001から読出され、偶数フィール
ドのすぐ下に置かれた偶数フィールドの線２は部分1100
2から読出される。読出しは８×ＳＣの周波数で交互に
行なわれて係数２で時間圧縮されたビデオ信号を生成す
る。その結果、部分11001および11002内のビデオ信号の
２本の線の読出しは１本の線を部分11004に書込むのに
必要とする時間内に行なわれる。

第２のフィールド期間中の時間の経過につれて、ワイパ
1118は時計方向に進んで偶数線をメモリの部分に書込
み、読出しは、読出しワイパ1136が奇数の線を読出し、
一方ワイパ1134が対応するすぐ下にある偶数線を読出す
ことによって行なわれる。

最終的には書込みワイパ1118は第12a図に示すような位
置に到達して、その位置で偶数線524をメモリ部分11524
に書込むのが丁度終了し、次の空の部分12001に進歩す
る。同じ時に読出しワイパ1134は書込みワイパ1118によ
って丁度空位にされた部分11525に歩進し、同時に読出
しワイパ1136は部分11525に歩進する。入力信号の次の
線期間中、部分12001は次のフレームの第１フィールド
の第１の線で書込まれて満たされる。部分12001が丁度
満たされたとき、部分11525の読出しが完了する。書込
みワイパ1118は最後の空の部分12003に歩進し、一方、
同じ時に読出しワイパ1136は次の部分11002に歩進し、
読出しワイパ1134は次の２つのスペース歩進して部分11
001に達する。この位置が第12b図に示されている。部分
12003が第２フレームの奇数フィールドのビデオ信号の
第２の線によって満たされる間、読出しワイパ1134は先
行するフレームの線１を読出し、すぐに続いてワイパ11
36によって先行するフレームの線２の読出しが行なわれ
る。

部分11001および11002からの線１および２の読出しは先
行するフレームの第２の読出しの開始を指定する。フレ
ームの読出しはそのときの情報の１フィールド中の書込
みに要する時間内に行なわれる。そのときの情報は、目
下蓄積された情報の第２の読出しが行なわれるまでメモ
リに過剰書込みされないので、第２フレームの入力第１
フィールドの終り近くまで書込みワイパ1134はメモリ円
盤の周囲の時計方向の移動において書込みワイパ1118に
先行しており、ワイパの位置は第12c図に示されている
ようになる。

第12c図において、ワイパ1134および1136は、メモリの
部分11524および11525からの線524および525の第２の読
出しによって先行するフレームの最後の位置を読出み位
置にある。書込みワイパ1118は11523であったメモリ位
置に位置し、それに第２フレームの第２フィールドの線
２を書込み、かくしてメモリ部分11523を識別番号12002
に変換する。11524および11525の読出しが完了したと
き、読出しワイパ1136は次の読出しサイクルに備えて部
分12001に時計方向に歩進し、ワイパ1134は１ステップ
だけ反時計方向に歩進して部分12002に達し、書込みワ
イパ1118は１メモリ部分だけ時計方向に歩進して11525
に達する。これによって第12d図に示すように、次の読
取りサイクルのために読出しワイパ1134を書込みワイパ
1118の後に配置し、この間書込みワイパ1136は奇数部分
12001、12003、…を通じて連続的に歩進し、読出しワイ
パ1134は対応する態様で偶数部分12002、12004を通じて
歩進する。

第２フレームの最初の読出しの終了端近くにおけるワイ
パの位置が第12e図に示されている。ワイパ1134および1
136は部分12524および12525から線524および525を読出
す位置にあり、書込みワイパ1118は部分11522（今では
“旧”データを含んでいるか、あるいは本質的に空位で
ある）に書込む位置にある。部分11522は、フレーム２
の最後の２本の線が部分12524および12525から読出され
る同じ時に第３フレーム（13001とするのが適してい
る）のフィールド１の線１で重ね書きされる。フレーム
２の線１および２の第２の読出しに備えるために、フレ
ーム２の第２の読出しは２本の線ジャンプして部分1200
1に達し、ワイパ1136は部分12002に歩進して、フレーム
２の第２の読出しが開始される。このとき書込みワイパ
1118は、部分にフィールド３の第２の奇数線を重ね書き
し、それを部分13003に接続する準備として部分11524に
歩進する。これはフレーム１の第２の読出しの開始時に
おける状態と同じ状態であることが判る。この動作は書
込みワイパの位置に対する読出しワイパの周期的な前
進、遅延をもって継続し、完全なフレームよりもメモリ
の２本の線だけ多く含むフレームの蓄積位置に連続する
書込みを行なう同じ時期に、各フレームの多重（マルチ
プル）読出しを行なう。フレーム全体にわたって２個の
別のメモリ部分を設けた結果、円盤の周囲の２個の“空
位”の部分の反時計方向の前進あるいは“先行運動”を
生じさせる動作が行なわれる。

第11b図は、第11a図のメモリ装置の制御部分のより詳細
なブロック・ダイヤグラムを示す。第11a図中の素子に
対応する第11b図中の素子に対しては同じ参照番号が付
されている。メモリ1116は527本の線を有する標準の矩
形メモリとして示されており、各線は各々８ビットを有
する910個の画素からなる。各画素のアドレスは線番号
に関連する最上位ビット(MSB)と、画素番号に関連する
最下位ビット(LSB)とを含んでいる。書込み画素アドレ
スは、４×ＳＣのクロックを受信し、LSB書込みアドレ
スとしてメモリ1116に供給される910の独自のアドレス
を発生する画素アドレス・カウンタ1148によって発生さ
れる。書込みアドレスのMSBはブロック1150で示された
÷527（527で割算する）カウンタ列によって発生され
る。÷527カウンタ列1150は水平周波数パルスを計数
し、書込みワイパ1118のアドレスのMSB制御信号を解読
された出力として発生する。前述のように書込みワイパ
1118はメモリの周囲を停止することなく前進する。

読出しワイパ1136は書込みワイパと同期しているが、そ
れから一定の525本の線だけ離れてメモリを通って定速
前進する。その結果、読出しワイパ1136用アドレスのMS
Bは÷527カウンタ列1152の解読された出力によって発生
される。この÷527カウンタ列1152はカウンタ1150が265
の計数値に達する毎にデコーダ1154によって０にリセッ
トされる。カウンタ列1152によって発生されたMSBは、
アドレス・カウンタ1148に結合されたデコーダ1158によ
って取出された2fHの信号で動作させられる1/2線スイッ
チ1156を経てメモリ1116の読出しアドレスのMSB部分に
供給される。デコーダ1158はカウンタ1148の出力を解読
し、計数値が455あるいは910に達する毎に出力パルスを
発生する。読出しアドレスのLSBは８×ＳＣのクロック
によって駆動される画素アドレス・カウンタ1160によっ
て発生される。その結果、各線情報の読出しは書込み周
波数の２倍の周波数で行なわれる。

読出しワイパ1134の制御用MSBは、水平周波数の信号を
計数し、スイッチ1156によってメモリのMSB入力に供給
されるアドレス制御信号を発生する÷527カウンタ列116
2によって発生される。

書込みワイパ1118に対する読出しワイパ1134の位置の前
への歩進および後への歩進は、カウンタ列1150による26
3の計数に応答し、カウンタ1162を262の計数値にセット
する263デコーダ1164によって行なわれ、それによって
ワイパ1134はワイパ1118に追随する。527デコーダ1165
はカウンタ1150の527の全計数値に応答し、その時点で
カウンタ1162を計数値１にセットする。カウンタ列527
は、527の全計数の発生時にそれ自身０計数値にリセッ
トされるので、そのリセットによりワイパ1134に対する
アドレスを必要に応じてワイパ1118に対するアドレスよ
りも１本の線だけ先行させる。

同じフレームの多重読出しにより、全４フィールド・ク
ロミナンス・フレームが完全に完結しないことによりク
ロミナンスの位相に誤差を生じさせることがある。この
ためルミナンス−クロミナンス・デコーダ1142に供給さ
れる出力信号は、各新しいフレームの読出し開始時にク
ロミナンスの位相をシフトする移相器を含んでいてもよ
い。このため001−デコーダ1166が読出しMSB線路に結合
されており、デコーダ1142の位相制御入力に結合された
フリップ−フロップをセットする。

第14図の構成は、第11a図の1100で表わされるような全
フレーム＋２本の線の装置を第３図の見積装置のような
見積装置300と共に使用しており、525本の見積された割
込み用線とインタリーブされる525本の線からなる全フ
レームをメモリ1116からくり返し発生し、より高いフリ
ツカ率をもった1050本の線の順次形式表示を発生させる
ことができる。第14図において、２倍の周波数（1/60秒
で525本の線）の順次形式のビデオ信号が第11b図に関連
して述べたようなスイッチ1138の出力に発生する。この
２倍の周波数の情報はルミナンス−クロミナンス・デコ
ーダ1410ほ経てＹ、ＩおよびＱ成分に分離され、これら
は割込用の線を発生させるために遅延がH/2（約31.7マ
イクロ秒に相当する）であることを除いて第３図に示す
形式の見積装置300に供給される。見積装置300は割込用
走査線が持つ値を見積り、係数２でさらに時間圧縮され
た対をなす非修正線信号と見積された線信号とを発生す
る。これらの見積はＹ、ＩおよびＱ信号の各々について
行なわれ、それらの見積信号はDAC装置1420に供給され
てアナログ形式のＹ、Ｉ、Ｑ信号を生成する。これらの
アナログ形式のＹ、Ｉ、Ｑ信号はマトリックス1422を経
て表示装置1424に供給され、1/60秒毎に1050本の線から
なる順次走査映像を発生させる。

第８図はこの発明による表示ユニットを備えた放送用テ
レビジョン受像機を示す。第８図において、アンテナ80
2はチューナ804に結合されており、該チューナ804はア
ンテナで受信されたチャンネルの中から１つのチャンネ
ルを選択し、そのチャンネルを中間周波数(I)増幅器8
06で増幅するために中間周波数に変換する。増幅された
信号は第２検波器808に供給されてベースバンドに復調
される。第２検波器の出力には4.5MHzの搬送波にＦＭ変
調された音声信号を伴った合成テレビジョン信号が発生
する。ＦＭ搬送波は音声フィルタ810によって選択さ
れ、ＦＭ検波器812に供給され、音声増幅器814を経てス
ピーカ816に供給されるベースバンド音声信号を発生す
る。第２検波器808の出力に現われる合成ビデオ信号は
同期分離器820に供給され、ACCプログラムすなわち制御
回路822のキーイング、テレビジョン受像機および制御
ユニットの他の目的のために使用される水平同期パルス
を分離する。AGCプログラム822に供給された合成ビデオ
信号はキーイングされ、キーイングされた信号の振幅は
チューナ804および増幅段806の制御段の利得制御に使用
される。合成ビデオ信号または第７図の表示装置700に
類似した制御ユニットでもよいこの発明による制御ユニ
ットにも供給される。前述のように、表示装置700は1/6
0秒毎にインタレースされたフィールドの信号を受信
し、そのときのフィールドおよび先行するフィールドか
らの情報を含む順次走査されたラスタすなわち非インタ
レース・ラスタを同じ期間内に発生する。一般には第３
図に関連して述べたような見積形式の表示装置を第８図
の表示装置700の代りに使用することもできる。

前述のように、第７図の構成は場面に変化があるか、あ
るいは場面にかなりの動きがあるときに問題があり、こ
の場合、多重インタレースされた映像が走査されたラス
タ上に現われる。しかしながら例えば変化のない背景が
ある領域におけるような動きの無い場合には、フィール
ド蓄積手段から取出された線とインタレースされたビデ
オ信号のそのときの線の順次走査によって生成された表
示は、映像の正確な表示を与えることができる。第３図
および第９図の補間装置は、時には誤りの可能性もある
割込ビデオの見積値を生成する可能性がある。しかしな
がら動きの効果は見積されたビデオ信号にそれ程大きな
影響を与えない。第13図は、見積されているラスタの特
定の部分に動きがあるか否かに依存する、見積装置とフ
ィールドあるいはフレーム蓄積メモリを見積値間の切換
用構成と共に含む構成を示している。第13図において、
デジタル・ビデオ信号は入力端子1310より補間用線見積
装置900およびフィールド蓄積メモリ装置700の各入力に
供給される。見積装置900は第９図として全体的に示さ
れた２乗補間装置に類似したものである。フィールド蓄
積メモリ装置700は第７図の装置に類似したものであ
る。入力端子1310に供給された入力信号はまた動き検出
器1312に供給され、遅延されたデータと比較して、出力
導線1314上にスイッチ制御信号を発生させて動きの存
在、不存在を確定する。出力導線1314上の信号はマルチ
プレックス・スイッチ1316に供給され、動きのあるとき
には見積装置900からの信号を出力回路に供給し、動き
のないときにはフィールドあるいはフレーム蓄積メモリ
700からの出力を出力回路に供給する。出力回路は第７
図あるいは第９図に示すようなルミナンス−クロミナン
ス・デコーダ、マトリックスおよび表示装置を含むこと
がある。

第13図における動き検出器1312は、低域通過濾波された
そのときの信号、およびフィールド遅延された信号を受
信するようにそれぞれ結合された第１および第２の遅延
線1320および1322を含んでおり、CCD遅延線のような伝
送線遅延手段によってそれらの信号をさらに遅延させ
る。信号が遅延手段1320および1322を通って通過すると
きに遅延手段の各段において、1324として全体的に示さ
れた比較器はそのときの各々の画素をフィールド遅延さ
れた対応する画素と比較し、各々整合の程度を表わす信
号を発生する。これらの信号は1326として全体的に示さ
れた重み付け抵抗器を通して加算され、比較器1328に供
給される。比較器1328は重み付けされた信号を電池1330
として示された予め設定された閾値と比較し、場面に局
部的な動きがあるか否かを決定する。処理された信号の
発生時点と制御信号の発生時点とを整合するために、さ
らに遅延手段1332および1334を必要とする。他の周知の
形式の動き検出器を使用することもできる。

この発明の他の実施例が可能なことは当業者には明らか
である。特に、ガンマ補正、垂直および水平アパーチャ
補正、色、色相、明るさおよびコントラスト調整、クラ
ンプ、遅延量整合、コアリングおよびペアリング等を含
む図示されていない各種の表示用機能を適当な個所に設
置することができる。これらの機能は周知のもので、周
知の様式で実施することができる。図示の実施例はそれ
らの機能をデジタル形式で実行するが、アナログ信号処
理も使用することができる。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−110918（ＪＰ，Ａ) 特開 昭53−79421（ＪＰ，Ａ) 特開 昭57−76979（ＪＰ，Ａ) 特開 昭58−77373（ＪＰ，Ａ) 実開 昭54−89220（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定の線周波数のインタレースされたビデ
   オ入力信号を受信して上記所定の線周波数の２倍の周波
   数の順次走査ビデオ出力信号を生成する装置であって、 上記インタレースされたビデオ入力信号を供給する信号
   源と、 上記ビデオ入力信号に応答して、整数で表わされる係数
   で時間的に圧縮され且つ補間されない第１のビデオ出力
   信号を供給する第１の手段と、 上記ビデオ入力信号に応答して、上記係数で表わされる
   係数で時間的に圧縮され且つ垂直方向に補間された第２
   のビデオ出力信号を供給する第２の手段と、 上記ビデオ入力信号に応答して、フィールド遅延され、
   上記整数で表わされる係数で時間的に圧縮され且つ補間
   されない第３のビデオ出力信号を供給する第３の手段
   と、 上記ビデオ入力信号に応答して動きの有無を表わす信号
   を供給する動き検出器と、 上記動き検出器の出力に応答して、動きが存在するとき
   は上記第１と第２のビデオ出力信号の線をインタリーブ
   して、１本おきの線が補間され、その中間の線が補間さ
   れない順次走査ビデオ出力信号を生成し、動きが存在し
   ないときは上記第１と第３のビデオ出力信号の線をイン
   タリーブして、いずれの線も全く補間されない順次走査
   ビデオ出力信号を生成する出力スイッチング回路手段
   と、 からなるテレビジョン表示装置。