JPH06132245A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH06132245A JPH06132245A JP30636892A JP30636892A JPH06132245A JP H06132245 A JPH06132245 A JP H06132245A JP 30636892 A JP30636892 A JP 30636892A JP 30636892 A JP30636892 A JP 30636892A JP H06132245 A JPH06132245 A JP H06132245A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal silicide
- silicide layer
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に基板上に金属シリサイド層を有する
場合に適した半導体装置及びその製造方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device suitable when a metal silicide layer is provided on a substrate and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】従来から、例えば半導体装置の電極また
は配線として、基板上に絶縁膜を介して多結晶シリコン
層及びタングステンシリサイドに代表される金属シリサ
イド層を積層したものがある。ここで、例えばトランジ
スタのゲート電極として多結晶シリコンのみを用いると
その抵抗値が高くなり、集積回路化した際に回路速度が
低下する原因となることから、この多結晶シリコン層上
に抵抗値の低い金属シリサイド層を形成し、ゲート電極
部分の抵抗値を下げている。2. Description of the Related Art Conventionally, for example, as an electrode or wiring of a semiconductor device, there is one in which a polycrystalline silicon layer and a metal silicide layer typified by tungsten silicide are laminated on a substrate through an insulating film. Here, for example, when only polycrystalline silicon is used as a gate electrode of a transistor, its resistance value becomes high, which causes a decrease in circuit speed when integrated into an integrated circuit. A low metal silicide layer is formed to reduce the resistance value of the gate electrode portion.
【０００３】上記したような電極などを形成するには、
金属シリサイド層をスパッタリング法などにより積層し
た後、酸化雰囲気中でアニール（加熱）処理して金属シ
リサイド層の結晶化を促進し、金属シリサイド層の上層
に保護膜として作用する絶縁性のシリコン酸化膜を生じ
させていた。To form the electrodes and the like as described above,
An insulating silicon oxide film that functions as a protective film on the upper layer of the metal silicide layer by stacking the metal silicide layer by a sputtering method or the like and then performing annealing (heating) in an oxidizing atmosphere to promote crystallization of the metal silicide layer. Was caused.
【０００４】しかしながら、上記シリコン酸化膜のシリ
コンは主に金属シリサイド層から吸い出されることから
金属シリサイド層に内部応力が生じ、これによりウエハ
（基板）内のトランジスタのゲート耐圧が低下するな
ど、半導体の特性が劣化する心配があった。また、アニ
ール処理時には金属シリサイド層内の金属も酸化し、金
属酸化物を生じる。これがシリコン酸化膜に取り込まれ
ることにより絶縁性が劣化する心配もあった。However, since the silicon of the silicon oxide film is mainly sucked from the metal silicide layer, internal stress is generated in the metal silicide layer, which lowers the gate breakdown voltage of the transistor in the wafer (substrate). There was a concern that the characteristics of would deteriorate. Further, during the annealing treatment, the metal in the metal silicide layer is also oxidized to generate a metal oxide. There is a concern that the insulating property may be deteriorated by taking this into the silicon oxide film.
【０００５】[0005]
【発明が解決しようとする課題】本発明は上記したよう
な従来技術の問題点に鑑みなされたものであり、その主
な目的は、基板上に金属シリサイド層を有する半導体装
置を熱処理した際に金属シリサイド層からのシリコンの
吸い出しを防止して内部応力の発生を防止すると共に金
属シリサイド層の上層に形成されるべきシリコン酸化膜
の絶縁性を確保することが可能な半導体装置及びその製
造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and its main purpose is to heat-treat a semiconductor device having a metal silicide layer on a substrate. A semiconductor device capable of preventing silicon from being sucked out from a metal silicide layer to prevent generation of internal stress and ensuring the insulation of a silicon oxide film to be formed on a metal silicide layer, and a method of manufacturing the same. To provide.
【０００６】[0006]
【課題を解決するための手段】上記した目的は本発明に
よれば、基板上に金属シリサイド層を有する半導体装置
であって、前記金属シリサイド層上に、アモルファスシ
リコン層を有することを特徴とする半導体装置及び半導
体装置の製造方法であって、基板上に金属シリサイド層
を形成する過程と、前記金属シリサイド層上を、アモル
ファスシリコン層により覆う過程と、当該半導体装置を
加熱処理する過程とを有することを特徴とする半導体装
置の製造方法を提供することにより達成される。According to the present invention, there is provided a semiconductor device having a metal silicide layer on a substrate, characterized in that an amorphous silicon layer is provided on the metal silicide layer. A semiconductor device and a method for manufacturing the semiconductor device, which include a step of forming a metal silicide layer on a substrate, a step of covering the metal silicide layer with an amorphous silicon layer, and a step of heat-treating the semiconductor device. This is achieved by providing a method of manufacturing a semiconductor device characterized by the above.
【０００７】[0007]
【作用】このように、金属シリサイド層上に、アモルフ
ァスシリコン層を設けることにより、熱処理時にシリコ
ン酸化膜のシリコンは主にアモルファスシリコン層から
吸い出されると共にこのアモルファスシリコン層が酸化
保護層として機能し、金属シリサイド層中の金属が酸化
する心配がない。As described above, by providing the amorphous silicon layer on the metal silicide layer, the silicon of the silicon oxide film is mainly sucked out from the amorphous silicon layer during the heat treatment, and the amorphous silicon layer functions as an oxidation protection layer. There is no concern that the metal in the metal silicide layer will be oxidized.
【０００８】[0008]
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
【０００９】図１は、本発明が適用された半導体装置の
模式的な断面図である。この半導体装置は、アニール処
理前には図１（ａ）に示すように、Ｐ型シリコン基板１
上にゲート酸化膜２と、リンをドーパントとして拡散し
てなる半導体多結晶層としての多結晶シリコン層３と、
金属シリサイド層としてのタングステンシリサイド層４
と、アモルファスシリコン層５とを有している。FIG. 1 is a schematic sectional view of a semiconductor device to which the present invention is applied. This semiconductor device has a P-type silicon substrate 1 as shown in FIG.
A gate oxide film 2 and a polycrystalline silicon layer 3 as a semiconductor polycrystalline layer formed by diffusing phosphorus as a dopant;
Tungsten silicide layer 4 as metal silicide layer
And an amorphous silicon layer 5.
【００１０】次に、この半導体装置の製造方法について
説明する。まず、Ｐ型シリコン基板１上にゲート酸化膜
２を形成させた後、多結晶シリコン層３を１５０ｎｍ成
長させ、この多結晶シリコン層３に不純物としてリンを
拡散させる。Next, a method of manufacturing this semiconductor device will be described. First, after the gate oxide film 2 is formed on the P-type silicon substrate 1, the polycrystalline silicon layer 3 is grown to 150 nm, and phosphorus is diffused into the polycrystalline silicon layer 3 as an impurity.
【００１１】次に、多結晶シリコン層３上に生じたリン
ガラス層を除去した後、ＣＶＤ法若しくはスパッタリン
グ法により、タングステンシリサイド層４を２００ｎｍ
形成する。更にスパッタリング法によりアモルファスシ
リコン層５を１００ｎｍ形成する。Next, after removing the phosphorus glass layer formed on the polycrystalline silicon layer 3, the tungsten silicide layer 4 is formed to a thickness of 200 nm by the CVD method or the sputtering method.
Form. Further, an amorphous silicon layer 5 having a thickness of 100 nm is formed by the sputtering method.
【００１２】この基板１を酸素を５％含むアルゴン雰囲
気中でアニール処理することにより、タングステンシリ
サイド層４を結晶化させると共にアモルファスシリコン
層５上にシリコン酸化膜６を形成する（図１（ｂ））。
このとき、このシリコン酸化膜６中のシリコンは主にア
モルファスシリコン層５から吸い出されるため、タング
ステンシリサイド層４の内部に応力が発生する心配がな
い。また、タングステンシリサイド層４がアモルファス
シリコン層５により覆われていることから酸化保護さ
れ、シリコン酸化膜６中に金属酸化物が入り込むことに
よる絶縁性劣化の心配がない。そして、フォトリソグラ
フィ及びエッチング処理を行うことによりゲート電極を
形成する。By annealing this substrate 1 in an argon atmosphere containing 5% oxygen, the tungsten silicide layer 4 is crystallized and a silicon oxide film 6 is formed on the amorphous silicon layer 5 (FIG. 1B). ).
At this time, since the silicon in the silicon oxide film 6 is mainly sucked out from the amorphous silicon layer 5, there is no concern that stress is generated inside the tungsten silicide layer 4. Further, since the tungsten silicide layer 4 is covered with the amorphous silicon layer 5, the tungsten silicide layer 4 is protected from oxidation, and there is no fear of deterioration of insulation due to the metal oxide entering the silicon oxide film 6. Then, a gate electrode is formed by performing photolithography and etching treatment.
【００１３】[0013]
【発明の効果】以上の説明により明らかなように、本発
明による半導体装置及びその製造方法によれば、基板上
の金属シリサイド層上にアモルファスシリコン層を設け
ることにより、熱処理時にシリコン酸化膜のシリコンが
主にアモルファスシリコン層から吸い出されることから
金属シリサイド層内に応力が発生する心配がない。ま
た、アモルファスシリコン層が熱処理時の酸化保護層と
して機能し、金属シリサイド層中の金属が酸化する心配
がないことからシリコン酸化膜に良好な絶縁性が得られ
る。以上のことから本発明の効果は大である。As is apparent from the above description, according to the semiconductor device and the method of manufacturing the same according to the present invention, the amorphous silicon layer is provided on the metal silicide layer on the substrate, so that the silicon of the silicon oxide film is formed during the heat treatment. Is mainly sucked out from the amorphous silicon layer, so that there is no concern that stress is generated in the metal silicide layer. Further, the amorphous silicon layer functions as an oxidation protection layer during heat treatment, and there is no concern that the metal in the metal silicide layer will be oxidized, so that the silicon oxide film can have good insulating properties. From the above, the effect of the present invention is great.
【図面の簡単な説明】[Brief description of drawings]
【図１】（ａ）部は本発明が適用された半導体装置のア
ニール前の構造を示す側断面図であり、（ｂ）部は
（ａ）部に示す半導体装置のアニール後の構造を示す側
断面図である。1A is a side sectional view showing a structure of a semiconductor device to which the present invention is applied before annealing, and FIG. 1B is a structure of the semiconductor device shown in FIG. 1A after annealing. It is a sectional side view.
１ シリコン基板 ２ ゲート酸化膜 ３ 多結晶シリコン層 ４ タングステンシリサイド層 ５ アモルファスシリコン層 ６ シリコン酸化膜 1 Silicon substrate 2 Gate oxide film 3 Polycrystalline silicon layer 4 Tungsten silicide layer 5 Amorphous silicon layer 6 Silicon oxide film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784
Claims (2)
導体装置であって、 前記金属シリサイド層上に、アモルファスシリコン層を
有することを特徴とする半導体装置。1. A semiconductor device having a metal silicide layer on a substrate, the semiconductor device having an amorphous silicon layer on the metal silicide layer.
より覆う過程と、 当該半導体装置を加熱処理する過程とを有することを特
徴とする半導体装置の製造方法。2. A method of manufacturing a semiconductor device, which comprises a step of forming a metal silicide layer on a substrate, a step of covering the metal silicide layer with an amorphous silicon layer, and a step of heat-treating the semiconductor device. A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30636892A JPH06132245A (en) | 1992-10-19 | 1992-10-19 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30636892A JPH06132245A (en) | 1992-10-19 | 1992-10-19 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132245A true JPH06132245A (en) | 1994-05-13 |
Family
ID=17956215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30636892A Withdrawn JPH06132245A (en) | 1992-10-19 | 1992-10-19 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132245A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801399A (en) * | 1994-10-13 | 1998-09-01 | Yamaha Corporation | Semiconductor device with antireflection film |
| US6074925A (en) * | 1995-05-24 | 2000-06-13 | Nec Corporation | Method for fabricating semiconductor device with polycide structure for electrode or interconnect |
-
1992
- 1992-10-19 JP JP30636892A patent/JPH06132245A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801399A (en) * | 1994-10-13 | 1998-09-01 | Yamaha Corporation | Semiconductor device with antireflection film |
| US6074925A (en) * | 1995-05-24 | 2000-06-13 | Nec Corporation | Method for fabricating semiconductor device with polycide structure for electrode or interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5334556A (en) | Method for improving gate oxide integrity using low temperature oxidation during source/drain anneal | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JPH06132245A (en) | Semiconductor device and its manufacture | |
| JP3538679B2 (en) | Method for manufacturing field effect transistor | |
| JPH06140355A (en) | Semiconductor device and manufacture thereof | |
| JPH05243575A (en) | Thin film transistor and manufacture thereof | |
| JPH1022289A (en) | Semiconductor device and its manufacture | |
| JP3131491B2 (en) | Method for manufacturing semiconductor device | |
| JP4211085B2 (en) | Thin film transistor manufacturing method | |
| JP2940032B2 (en) | Method for manufacturing semiconductor device | |
| KR930011472B1 (en) | Manufacturing method of mos transistor | |
| JPH0878411A (en) | Semiconductor device and its manufacture | |
| JP3259357B2 (en) | Semiconductor device | |
| JP3238804B2 (en) | Method for manufacturing semiconductor device | |
| JPS6377138A (en) | Manufacture of semiconductor device | |
| JP2540724B2 (en) | Method for manufacturing semiconductor device | |
| JPH0442938A (en) | Manufacture of semiconductor device | |
| JP2005150509A (en) | Method for manufacturing semiconductor device | |
| JPH053172A (en) | Semiconductor device and manufacture thereof | |
| JPH0448654A (en) | Semiconductor device and its manufacture | |
| JPH04316370A (en) | Semiconductor integrated circuit device | |
| JPH04336466A (en) | Fabrication of semiconductor device | |
| JPS63126270A (en) | Semiconductor storage device | |
| JPH06151817A (en) | Semiconductor device and manufacture thereof | |
| JPH07107933B2 (en) | Method of forming polycide pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |