JPH053172A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH053172A JPH053172A JP19675691A JP19675691A JPH053172A JP H053172 A JPH053172 A JP H053172A JP 19675691 A JP19675691 A JP 19675691A JP 19675691 A JP19675691 A JP 19675691A JP H053172 A JPH053172 A JP H053172A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicide
- region
- titanium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に，ＭＩＳ型半導体装置の入出力回路
及びその製造に適用した場合に好適な半導体装置の製造
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to an input / output circuit of a MIS type semiconductor device and a method of manufacturing a semiconductor device suitable when applied to the manufacture thereof.
【０００２】[0002]
【従来技術】半導体装置の微細化が進む現在、集積回路
の高速化は最重要課題の一つであり、集積回路の高速化
を図るには、金属配線の抵抗を小さくする必要がある。
近年、多結晶シリコンが配線材料として多用されるよう
になったが、多結晶シリコン配線、シリコン拡散層の抵
抗を更に小さくするため、シリコン拡散層上や多結晶シ
リコン配線上にチタン（Ｔｉ）等の高融点金属を被着し
て合金化したシリサイド膜・ポリサイド膜が配線材料と
して広く用いられるようになった。シリサイド膜はシリ
コン拡散層や多結晶シリコンに比較してシート抵抗が２
Ω／□から１０Ω／□と低いため、微細化による配線抵
抗の増大を抑えることが可能となる。2. Description of the Related Art At present, as semiconductor devices are becoming finer, speeding up of integrated circuits is one of the most important issues, and it is necessary to reduce resistance of metal wiring in order to speed up integrated circuits.
In recent years, polycrystalline silicon has been widely used as a wiring material. However, in order to further reduce the resistance of the polycrystalline silicon wiring and the silicon diffusion layer, titanium (Ti) or the like is formed on the silicon diffusion layer or the polycrystalline silicon wiring. The silicide film / polycide film formed by depositing and alloying the refractory metal has been widely used as a wiring material. The silicide film has a sheet resistance of 2 compared to a silicon diffusion layer or polycrystalline silicon.
Since it is as low as Ω / □ to 10Ω / □, it is possible to suppress an increase in wiring resistance due to miniaturization.
【０００３】従来、以下に説明するような工程に従い、
拡散抵抗上にシリサイドを形成していた。まず、拡散層
及び多結晶シリコン表面に酸化膜を形成した上でイオン
を注入して拡散抵抗を形成しておく。酸化膜を介してイ
オン注入を行うのは、イオン注入時のシリコン表面の損
傷を防止するためである。次いで、シリサイドを形成す
る領域のイオン注入用酸化膜を選択的に除去し、シリサ
イド形成領域以外の領域を含む全面にチタン層を形成し
て熱処理を行いシリサイドの形成を行う。部分的に酸化
膜を残すのは、抵抗として用いる部分をマスクし、この
部分のシリサイド化を防止するためである。即ち、従来
は、イオン注入用酸化膜をシリサイド化防止用のプロテ
クションとして兼用していた。Conventionally, according to the steps described below,
A silicide was formed on the diffusion resistance. First, an oxide film is formed on the surface of the diffusion layer and the polycrystalline silicon, and then ions are implanted to form diffusion resistance. Ion implantation is performed through the oxide film in order to prevent damage to the silicon surface during ion implantation. Next, the oxide film for ion implantation in the region where the silicide is formed is selectively removed, a titanium layer is formed on the entire surface including the region other than the region where the silicide is formed, and heat treatment is performed to form the silicide. The reason why the oxide film is partially left is to mask a portion used as a resistor and prevent silicidation of this portion. That is, conventionally, the oxide film for ion implantation has also been used as protection for preventing silicidation.
【０００４】[0004]
【発明が解決しようとする課題】ところが、イオン注入
時の注入透過膜として使用した酸化膜は、イオンの透過
により膜質が脆弱化しており、これを再びシリサイド化
のプロテクションとして用いると、酸化膜を突き抜けて
その下方のシリコンとチタンが反応してシリサイドを形
成してしまい、プロテクションとして十分な効果が発揮
されないという問題がある。However, the oxide film used as the implantation / transmission film at the time of ion implantation has weakened film quality due to the permeation of ions. If this is used again as protection for silicidation, the oxide film is There is a problem in that the silicon and titanium therebelow react with each other to form a silicide, and a sufficient effect cannot be exerted as protection.
【０００５】本発明は、上記問題を解決するためになさ
れたものであり、その目的はシリサイド形成領域以外の
領域のシリサイド化を防止することにある。The present invention has been made to solve the above problems, and an object thereof is to prevent silicidation in a region other than the silicide forming region.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体基板表面に第１の酸化膜を形成す
る工程と、当該第１の酸化膜を介して前記半導体基板内
にイオンを注入する工程と、前記第１の酸化膜を形成し
た部分に第２の酸化膜を形成する工程と、チタンシリサ
イド層を形成する部分の酸化膜を選択的に除去するため
のフォトエッチング工程と、チタンシリサイド層形成の
ためにチタン層を形成するための工程と、前記チタン層
に熱処理を施しチタンシリサイド層を形成するための熱
処理工程と、残余チタン層を除去するためのエッチング
工程からなる半導体装置の製造方法を提供する。In order to solve the above problems, the present invention provides a step of forming a first oxide film on the surface of a semiconductor substrate, and a step of forming a first oxide film in the semiconductor substrate through the first oxide film. A step of implanting ions, a step of forming a second oxide film in the portion where the first oxide film is formed, and a photoetching step for selectively removing the oxide film in the portion where the titanium silicide layer is formed And a step of forming a titanium layer for forming a titanium silicide layer, a heat treatment step of performing a heat treatment on the titanium layer to form a titanium silicide layer, and an etching step of removing a residual titanium layer. A method for manufacturing a semiconductor device is provided.
【０００７】前記第２の酸化膜は、前記半導体基板上に
形成された前記第１の酸化膜の上に重ねて形成するよう
にしてもよいし、又、前記第１の酸化膜を除去した後に
前記第２の酸化膜を前記半導体基板表面に形成するよう
にしてもよい。更に、前記第１の酸化膜を熱処理するこ
とにより前記第２の酸化膜を形成するようにしてもよ
い。The second oxide film may be formed to overlap the first oxide film formed on the semiconductor substrate, or the first oxide film may be removed. The second oxide film may be formed on the surface of the semiconductor substrate later. Further, the second oxide film may be formed by heat-treating the first oxide film.
【０００８】本発明は、更に、半導体基板上に形成され
たイオン拡散層と、前記イオン拡散抵抗層上に選択的に
形成されたチタンシリサイド層と、前記チタンシリサイ
ド層以外の部分に積層形成された第１の酸化膜及び第２
の酸化膜とからなる半導体装置を提供する。According to the present invention, an ion diffusion layer formed on a semiconductor substrate, a titanium silicide layer selectively formed on the ion diffusion resistance layer, and a layer other than the titanium silicide layer are laminated. First oxide film and second
There is provided a semiconductor device including the oxide film.
【０００９】[0009]
【作用】本発明によれば、第１の酸化膜を介してイオン
注入した後に、第１の酸化膜の上に新たに第２の酸化膜
を積層形成するか、あるいは、第１の酸化膜を除去した
後に新たに第２の酸化膜を形成する。そして、チタンシ
リサイドを形成する領域の酸化膜を除去してその上にチ
タン層を形成し、熱処理を行ってチタンシリサイド層を
形成する。従って、チタンシリサイド形成時に新たに設
けた第２の酸化膜のために、チタンシリサイド形成領域
以外の領域がシリサイド化されることが防止できる。According to the present invention, after the ions are implanted through the first oxide film, a second oxide film is newly formed on the first oxide film, or alternatively, the first oxide film is formed. Then, a second oxide film is newly formed. Then, the oxide film in the region where titanium silicide is formed is removed, a titanium layer is formed thereon, and heat treatment is performed to form a titanium silicide layer. Therefore, it is possible to prevent the region other than the titanium silicide forming region from being silicified due to the second oxide film newly provided at the time of forming the titanium silicide.
【００１０】[0010]
【実施例】本発明の第１の実施例を図面を参照しながら
説明する。図１乃至図９は、Ｐ型拡散抵抗、チタンシリ
サイド（ＴｉＳｉ2）及びアルミニウム配線からなる抵
抗素子形成の主要工程を説明するための断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the drawings. 1 to 9 are cross-sectional views for explaining main steps of forming a resistance element including a P-type diffusion resistance, titanium silicide (TiSi 2 ) and aluminum wiring.
【００１１】図１に示すように、Ｎ型シリコン基板１０
を選択酸化して素子分離絶縁層（以下”ＬＯＣＯＳ”と
いう）１１を形成し、ＬＯＣＯＳ１１により囲まれたフ
ィールドに抵抗素子を形成する。ＬＯＣＯＳ１１は周知
の選択酸化工程により形成され、露出したシリコン表面
領域には厚いシリコン酸化膜が、その膜厚の約半分をシ
リコン基板内に埋置した形で形成される。As shown in FIG. 1, an N-type silicon substrate 10 is provided.
Is selectively oxidized to form an element isolation insulating layer (hereinafter referred to as “LOCOS”) 11, and a resistance element is formed in a field surrounded by the LOCOS 11. The LOCOS 11 is formed by a well-known selective oxidation process, and a thick silicon oxide film is formed on the exposed silicon surface region so that about half of the film thickness is embedded in the silicon substrate.
【００１２】次に、図２に示すように、ＬＯＣＯＳ１１
が形成されたシリコン表面全体に、２００オングストロ
ームの膜厚の第１の酸化膜１２をＣＶＤ法（気相成長
法）により形成する。周知の通り、ＣＶＤ法とは、気相
中での熱分解あるいは化学反応を利用して基板上に薄膜
を堆積する方法である。ＣＶＤ法により形成された第１
の酸化膜１２は、次工程で行うイオン注入用の保護膜と
して用いられる。Next, as shown in FIG.
A first oxide film 12 having a film thickness of 200 angstrom is formed on the entire surface of the formed silicon by a CVD method (vapor phase growth method). As is well known, the CVD method is a method of depositing a thin film on a substrate by utilizing thermal decomposition or chemical reaction in a gas phase. First formed by CVD method
The oxide film 12 is used as a protective film for ion implantation performed in the next step.
【００１３】その後、図３に示すように、第１の酸化膜
１２上方から、ＬＯＣＯＳ１１に囲まれたフィールド内
にボロン（Ｂ）のイオン注入を行い、高濃度Ｐ型拡散抵
抗領域１３を形成する。この場合、第１の酸化膜１２を
介してイオン注入を行うので、シリコン表面が損傷を受
けることはない。しかし、イオン注入を行った後の第１
の酸化膜１２は、組織的に脆弱化しており、これをシリ
サイド化のプロテクションを目的とした酸化膜として使
用するには既述のような問題がある。Thereafter, as shown in FIG. 3, boron (B) ions are implanted into the field surrounded by the LOCOS 11 from above the first oxide film 12 to form a high concentration P type diffusion resistance region 13. . In this case, since the ion implantation is performed through the first oxide film 12, the silicon surface is not damaged. However, the first after performing ion implantation
The oxide film 12 is structurally weakened, and there is a problem as described above when it is used as an oxide film for the purpose of protection of silicidation.
【００１４】そこで、図４に示すように、第１の酸化膜
１２の上に第２の酸化膜１４を重ねて形成することで、
シリサイド化に対する保護膜を新たに設ける。第２の酸
化膜１４もＣＶＤ法により形成し、その膜厚は２００オ
ングストロームとする。第２の酸化膜の適正な膜厚は、
シリサイド化を行う際の熱処理の温度にも依存するが、
一般に１００〜１５００オングストロームの範囲にあれ
ばよい。１００オングストローム以下であると、シリサ
イド化に対するプロテクションとしての効果が十分でな
くなり、又１５００オングストロームを越えると段差形
成の原因となるので好ましくない。Therefore, as shown in FIG. 4, by forming the second oxide film 14 over the first oxide film 12,
A protective film against silicidation is newly provided. The second oxide film 14 is also formed by the CVD method and has a film thickness of 200 Å. The proper thickness of the second oxide film is
Depending on the temperature of the heat treatment for silicidation,
Generally, it may be in the range of 100 to 1500 angstroms. If it is 100 angstroms or less, the effect of protection against silicidation becomes insufficient, and if it exceeds 1500 angstroms, a step is formed, which is not preferable.
【００１５】次に、図５に示すように、フォトエッチン
グ工程を経て、シリサイド形成部の第１と第２の酸化膜
１２、１４を選択除去する。Next, as shown in FIG. 5, the first and second oxide films 12 and 14 in the silicide formation portion are selectively removed through a photoetching process.
【００１６】そして、図６に示すように、膜厚３００〜
１５００オングストロームのチタン層１５をスパッタ法
により表面全体に形成する。その後、窒素雰囲気中で５
００℃から９００℃の温度で熱処理をを行う。すると、
シリコンと接触しているチタン層１５、即ち、ボロン拡
散層表面上のチタン層はシリコンとチタンとの反応によ
りチタンシリサイドとなる（図７）。その他の部分のチ
タン層１５は雰囲気中の窒素と反応して窒化チタン（Ｔ
ｉＮ）となる。窒化チタン層は、アンモニアと過酸化水
素との混合液により溶解除去され、図８に示すようにシ
リコン表面とチタンの接触部にのみシリサイド１６が形
成される。Then, as shown in FIG.
A 1500 angstrom titanium layer 15 is formed on the entire surface by a sputtering method. Then, in a nitrogen atmosphere, 5
Heat treatment is performed at a temperature of 00 ° C to 900 ° C. Then,
The titanium layer 15 in contact with silicon, that is, the titanium layer on the surface of the boron diffusion layer becomes titanium silicide by the reaction of silicon and titanium (FIG. 7). The titanium layer 15 in the other part reacts with nitrogen in the atmosphere to react with titanium nitride (T
iN). The titanium nitride layer is dissolved and removed by a mixed liquid of ammonia and hydrogen peroxide, and the silicide 16 is formed only on the contact portion between the silicon surface and titanium as shown in FIG.
【００１７】最後に、図９に示すように、層間膜１７を
形成し、コンタクトを形成後、アルミニウム配線１８を
形成し、抵抗素子を含む半導体装置が得られる。Finally, as shown in FIG. 9, an interlayer film 17 is formed, contacts are formed, and then an aluminum wiring 18 is formed to obtain a semiconductor device including a resistance element.
【００１８】次に、本発明の第２の実施例を図１０乃至
図１７を参照しながら説明する。第２の実施例も第１の
実施例同様、Ｐ型拡散抵抗、チタンシリサイド及びアル
ミニウム配線からなる抵抗素子形成に関するものであ
る。Next, a second embodiment of the present invention will be described with reference to FIGS. The second embodiment, like the first embodiment, relates to the formation of a resistance element composed of a P type diffusion resistance, titanium silicide and aluminum wiring.
【００１９】図１０に示すように、まず、Ｎ型シリコン
基板２０にＬＯＣＯＳ２１を選択的に形成し、次いで２
００オングストロームの膜厚の第１の酸化膜２２をＮ型
シリコン基板２０及びＬＯＣＯＳ２１の全面にわたりＣ
ＶＤ法により形成する。この酸化膜２２は、次工程で行
うイオン注入用の保護膜として用いられる。As shown in FIG. 10, first, the LOCOS 21 is selectively formed on the N-type silicon substrate 20, and then 2
A first oxide film 22 having a film thickness of 00 angstrom is formed on the entire surface of the N-type silicon substrate 20 and the LOCOS 21 by C
It is formed by the VD method. This oxide film 22 is used as a protective film for ion implantation performed in the next step.
【００２０】次に、Ｐ型拡散抵抗２３を形成するため
に、第１の酸化膜２２上方から，ＬＯＣＯＳ２１に囲ま
れたフィールド内にボロンのイオン注入を行い、高濃度
Ｐ型拡散抵抗領域を形成する。イオン注入終了後、第１
の酸化膜２２をエッチング処理により除去する。この状
態が図１１に示されている。ここで、第１の実施例で
は、第１の酸化膜２２の上に第２の酸化膜を重ねて形成
したが、本実施例では、イオン注入により脆弱化した第
１の酸化膜２２を除去し、図１２に示すように、シリサ
イド化のプロテクション用の第２の酸化膜２４をＣＶＤ
法により改めて形成する。第２の酸化膜の膜厚は２００
オングストロームとするが、第１の実施例同様１００〜
１５００オングストロームの範囲にあればよい。Next, in order to form the P type diffusion resistance 23, boron ions are implanted into the field surrounded by the LOCOS 21 from above the first oxide film 22 to form a high concentration P type diffusion resistance region. To do. After the end of ion implantation, the first
Oxide film 22 is removed by etching. This state is shown in FIG. Here, in the first embodiment, the second oxide film is formed so as to overlap the first oxide film 22, but in the present embodiment, the first oxide film 22 weakened by ion implantation is removed. Then, as shown in FIG. 12, the second oxide film 24 for silicidation protection is formed by CVD.
It is formed again by the law. The thickness of the second oxide film is 200
Although it is set to angstrom, as in the first embodiment, 100-
It may be in the range of 1500 Å.
【００２１】次に、シリサイド形成を行う部分の酸化膜
をフォトエッチ工程で選択的に除去し、図１３に示した
構造が得られる。その後、図１４に示すように、チタン
（Ｔｉ）２５をスパッタ法により表面全体に形成する。
そして、図１５に示すように、５００℃〜９００℃の温
度下で数十秒間加熱を行いシリサイド２６を形成する。Next, the oxide film in the portion where the silicide is to be formed is selectively removed by a photoetching process to obtain the structure shown in FIG. Then, as shown in FIG. 14, titanium (Ti) 25 is formed on the entire surface by a sputtering method.
Then, as shown in FIG. 15, the silicide 26 is formed by heating at a temperature of 500 ° C. to 900 ° C. for several tens of seconds.
【００２２】その後、アンモニア一過酸化水素エッチン
グ液でエッチングを行い、チタンを除去し、図１６が得
られる。最後に、図１７に示すように、酸化絶縁膜２７
をＣＶＤで形成し、シリサイド領域上にコンタクトホー
ルを形成し、アルミニウム配線２８を形成し、目的の抵
抗素子が得られる。After that, etching is performed with an ammonia-hydrogen peroxide etching solution to remove titanium, and FIG. 16 is obtained. Finally, as shown in FIG.
Is formed by CVD, a contact hole is formed on the silicide region, an aluminum wiring 28 is formed, and a desired resistance element is obtained.
【００２３】以上詳述した通り、シリサイド化のプロテ
クション用酸化膜をイオン注入用酸化膜と兼用せず、新
たに形成するようにしてシリサイド形成領域以外の領域
のシリサイド化を防止するようにしたが、新たにプロテ
クション用酸化膜を形成せず、イオン注入が終了した後
イオン注入用に使用した酸化膜を、例えば、酸素雰囲気
中で熱酸化し、脆弱化した酸化膜の膜質を回復するよう
にしてもよい。As described above in detail, the protection oxide film for silicidation is not used also as the ion implantation oxide film, but is newly formed to prevent silicidation in the region other than the silicide formation region. , A new oxide film for protection is not formed, and the oxide film used for ion implantation after the ion implantation is completed is thermally oxidized in, for example, an oxygen atmosphere to recover the film quality of the weakened oxide film. May be.
【００２４】[0024]
【発明の効果】本発明によれば、シリサイド化防止の為
に必要な酸化膜をイオン注入時に用いた酸化膜と兼用せ
ず新たに設けたので、兼用していた場合にしばしば起こ
っていたシリサイド形成領域以外の領域のシリサイド化
が確実に防止でき、歩留りが向上した。According to the present invention, the oxide film necessary for preventing silicidation is newly provided without being combined with the oxide film used at the time of ion implantation. The silicidation of the region other than the formation region can be reliably prevented, and the yield is improved.
【図１】第１の実施例によるＬＯＣＯＳ形成工程を示し
た図である。FIG. 1 is a diagram showing a LOCOS forming process according to a first embodiment.
【図２】第１の実施例による第１の酸化膜形成工程を示
した図である。FIG. 2 is a diagram showing a first oxide film forming step according to the first embodiment.
【図３】第１の実施例による拡散抵抗領域形成工程を示
した図である。FIG. 3 is a diagram showing a diffusion resistance region forming step according to the first embodiment.
【図４】第１の実施例による第２の酸化膜形成工程を示
した図である。FIG. 4 is a diagram showing a second oxide film forming step according to the first embodiment.
【図５】第１の実施例による第１と第２の酸化膜を選択
的に除去する工程を示した図である。FIG. 5 is a diagram showing a process of selectively removing the first and second oxide films according to the first embodiment.
【図６】第１の実施例によるチタン層形成工程を示した
図である。FIG. 6 is a diagram showing a titanium layer forming step according to the first embodiment.
【図７】第１の実施例によるチタンシリサイド形成工程
を示した図である。FIG. 7 is a diagram showing a titanium silicide formation process according to the first embodiment.
【図８】第１の実施例による窒化チタン層除去工程を示
した図である。FIG. 8 is a diagram showing a titanium nitride layer removing step according to the first embodiment.
【図９】第１の実施例による層間膜、コンタクト、アル
ミニウム配線形成工程を示した図である。FIG. 9 is a diagram showing a step of forming an interlayer film, a contact, and an aluminum wiring according to the first embodiment.
【図１０】第２の実施例によるＬＯＣＯＳ及び第１の酸
化膜形成工程を示した図である。FIG. 10 is a diagram showing a LOCOS and first oxide film forming step according to the second embodiment.
【図１１】第２に実施例によるイオン注入及び第１の酸
化膜除去工程を示した図である。FIG. 11 is a diagram showing an ion implantation step and a first oxide film removing step according to the second embodiment.
【図１２】第２の実施例による第２の酸化膜形成工程を
示した図である。FIG. 12 is a diagram showing a second oxide film forming step according to the second embodiment.
【図１３】第２の実施例による酸化膜の選択的に除去す
る工程を示した図である。FIG. 13 is a diagram showing a process of selectively removing an oxide film according to a second embodiment.
【図１４】第２の実施例によるチタン層形成工程を示し
た図である。FIG. 14 is a diagram showing a titanium layer forming step according to the second embodiment.
【図１５】第２の実施例によるチタンシリサイド形成工
程を示した図である。FIG. 15 is a diagram showing a titanium silicide formation step according to the second embodiment.
【図１６】第２の実施例による窒化チタン層除去工程を
示した図である。FIG. 16 is a diagram showing a titanium nitride layer removing step according to the second embodiment.
【図１７】第２の実施例による層間膜、コンタクト、ア
ルミニウム配線形成工程を示した図である。FIG. 17 is a diagram showing the steps of forming an interlayer film, contacts, and aluminum wiring according to the second embodiment.
１０ Ｎ型シリコン基板 １１ ＬＯＣＯＳ酸化膜 １２ 第１の酸化膜 １３ Ｐ型拡散抵抗領域 １４ 第２の酸化膜 １５ チタン膜 １６ チタンシリサイド １７ 層間膜 １８ アルミニウム配線 ２０ Ｎ型シリコン基板 ２１ ＬＯＣＯＳ酸化膜 ２２ 第１の酸化膜 ２３ Ｐ拡散層 ２４ 第２の酸化膜 ２５ チタン膜 ２６ チタンシリサイド ２７ 絶縁酸化膜 ２８ アルミニウム配線 10 N type silicon substrate 11 LOCOS oxide film 12 First oxide film 13 P type diffusion resistance region 14 Second oxide film 15 Titanium film 16 Titanium silicide 17 Interlayer film 18 Aluminum wiring 20 N type silicon substrate 21 LOCOS oxide film 22 First oxide film 23 P diffusion layer 24 Second oxide film 25 Titanium film 26 Titanium silicide 27 Insulating oxide film 28 Aluminum wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 21/336 29/784
Claims (5)
工程と、当該第１の酸化膜を介して前記半導体基板内に
イオンを注入する工程と、前記第１の酸化膜を形成した
部分に第２の酸化膜を形成する工程と、チタンシリサイ
ド層を形成する部分の酸化膜を選択的に除去するための
フォトエッチング工程と、チタンシリサイド層形成のた
めにチタン層を形成するための工程と、前記チタン層に
熱処理を施しチタンシリサイド層を形成するための熱処
理工程と、残余チタン層を除去するためのエッチング工
程からなることを特徴とする半導体装置の製造方法。1. A step of forming a first oxide film on a surface of a semiconductor substrate, a step of implanting ions into the semiconductor substrate through the first oxide film, and a step of forming the first oxide film. A step of forming a second oxide film in the portion, a photoetching step for selectively removing the oxide film in the portion where the titanium silicide layer is formed, and a step of forming the titanium layer for forming the titanium silicide layer. A method for manufacturing a semiconductor device, comprising: a step, a heat treatment step for forming a titanium silicide layer by heat-treating the titanium layer, and an etching step for removing a residual titanium layer.
酸化膜の上に第２の酸化膜を重ねて形成することを特徴
とする請求項１記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a second oxide film is formed on the first oxide film formed on the semiconductor substrate so as to overlap with the second oxide film.
の酸化膜を前記半導体基板表面に形成することを特徴と
する請求項１記載の半導体装置の製造方法。3. The second oxide film is removed after the first oxide film is removed.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the oxide film is formed on the surface of the semiconductor substrate.
前記第２の酸化膜を形成することを特徴とする請求項１
記載の半導体装置の製造方法。4. The second oxide film is formed by heat-treating the first oxide film.
A method for manufacturing a semiconductor device as described above.
と、前記イオン拡散抵抗層上に選択的に形成されたチタ
ンシリサイド層と、前記チタンシリサイド層以外の部分
に積層形成された第１の酸化膜及び第２の酸化膜とから
なることを特徴とする半導体装置。5. An ion diffusion layer formed on a semiconductor substrate, a titanium silicide layer selectively formed on the ion diffusion resistance layer, and a first laminated layer formed on a portion other than the titanium silicide layer. A semiconductor device comprising an oxide film and a second oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03196756A JP3111516B2 (en) | 1990-08-07 | 1991-08-06 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-208974 | 1990-08-07 | ||
| JP20897590 | 1990-08-07 | ||
| JP20897490 | 1990-08-07 | ||
| JP2-208975 | 1990-08-07 | ||
| JP03196756A JP3111516B2 (en) | 1990-08-07 | 1991-08-06 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053172A true JPH053172A (en) | 1993-01-08 |
| JP3111516B2 JP3111516B2 (en) | 2000-11-27 |
Family
ID=27327295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03196756A Expired - Fee Related JP3111516B2 (en) | 1990-08-07 | 1991-08-06 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111516B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299565A (en) * | 2001-03-30 | 2002-10-11 | Mitsubishi Electric Corp | Semiconductor device |
| JP2011198841A (en) * | 2010-03-17 | 2011-10-06 | Asahi Kasei Electronics Co Ltd | Method of manufacturing semiconductor device |
-
1991
- 1991-08-06 JP JP03196756A patent/JP3111516B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299565A (en) * | 2001-03-30 | 2002-10-11 | Mitsubishi Electric Corp | Semiconductor device |
| JP2011198841A (en) * | 2010-03-17 | 2011-10-06 | Asahi Kasei Electronics Co Ltd | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3111516B2 (en) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07245277A (en) | Manufacture of semiconductor device | |
| JPH11145474A (en) | Gate electrode forming method of semiconductor device | |
| JPH0837164A (en) | Manufacture of semiconductor device | |
| JPH0794731A (en) | Semiconductor device and its manufacturing method | |
| JP3093620B2 (en) | Method for manufacturing semiconductor device | |
| JPH08321613A (en) | Method of manufacturing semiconductor device | |
| JPH10335265A (en) | Manufacture of semiconductor device | |
| JP3111516B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5885898A (en) | Method for forming diffusion barrier layer | |
| JPH11289087A (en) | Semiconductor device and its manufacture | |
| JP3376158B2 (en) | Method for manufacturing semiconductor device | |
| JPS59200418A (en) | Manufacture of semiconductor device | |
| JP3263941B2 (en) | Method for manufacturing semiconductor device | |
| JPH10335645A (en) | Switching device using silicide and manufacture thereof | |
| JP3238437B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001015754A (en) | Method for forming conductive line of semiconductor device | |
| JP2666565B2 (en) | Method for manufacturing semiconductor device | |
| JPH04303944A (en) | Manufacture of semiconductor device | |
| JP3067433B2 (en) | Method for manufacturing semiconductor device | |
| JP2561026B2 (en) | Method for manufacturing semiconductor device | |
| JPS6068656A (en) | Manufacture of semiconductor device | |
| JPH04266031A (en) | Manufacture of semiconductor device | |
| JP3640079B2 (en) | Manufacturing method of CMOS transistor | |
| JPH07183515A (en) | Manufacture of semiconductor device | |
| JP3259357B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080922 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090922 |
|
| LAPS | Cancellation because of no payment of annual fees |