JPH06120406A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06120406A JPH06120406A JP4264795A JP26479592A JPH06120406A JP H06120406 A JPH06120406 A JP H06120406A JP 4264795 A JP4264795 A JP 4264795A JP 26479592 A JP26479592 A JP 26479592A JP H06120406 A JPH06120406 A JP H06120406A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- transistor
- lead
- tie bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 この発明は、リードフレームのタイバ部をカ
ットする際にリードフレームに作用する応力を緩和し、
受動部品の亀裂や剥離を防止し、信頼性を向上できる半
導体装置を得ることを目的とする。 【構成】 トランジスタ素子２および半導体素子３がそ
れぞれリードフレーム１のトランジスタ素子搭載部１ａ
および半導体素子搭載部１ｂにダイボンディングされ、
金線７により所望のインナーリード１ｃにワイヤボンデ
ィングされている。チップ抵抗素子５は所望のインナー
リード１ｃ間に半田６により接合され、インナーリード
１ｃのチップ抵抗素子５搭載部よりアウターリード１ｄ
側の部位には溝９が設けられている。この状態で封止樹
脂８によりモールディングされ、その後タイバ部４がカ
ットされて半導体装置を作製している。
ットする際にリードフレームに作用する応力を緩和し、
受動部品の亀裂や剥離を防止し、信頼性を向上できる半
導体装置を得ることを目的とする。 【構成】 トランジスタ素子２および半導体素子３がそ
れぞれリードフレーム１のトランジスタ素子搭載部１ａ
および半導体素子搭載部１ｂにダイボンディングされ、
金線７により所望のインナーリード１ｃにワイヤボンデ
ィングされている。チップ抵抗素子５は所望のインナー
リード１ｃ間に半田６により接合され、インナーリード
１ｃのチップ抵抗素子５搭載部よりアウターリード１ｄ
側の部位には溝９が設けられている。この状態で封止樹
脂８によりモールディングされ、その後タイバ部４がカ
ットされて半導体装置を作製している。
Description
【０００１】
【産業上の利用分野】この発明は、リードフレーム上に
トランジスタ素子、半導体素子および受動部品を搭載
し、一体樹脂成形して、チップ部品複合化した、いわゆ
るＭＣＰ（Multi Chip Package)の半導体装置に関し、
特にリードフレームのタイバ部のカット時に生じる応力
を吸収できる半導体装置のリードフレーム構造に関する
ものである。
トランジスタ素子、半導体素子および受動部品を搭載
し、一体樹脂成形して、チップ部品複合化した、いわゆ
るＭＣＰ（Multi Chip Package)の半導体装置に関し、
特にリードフレームのタイバ部のカット時に生じる応力
を吸収できる半導体装置のリードフレーム構造に関する
ものである。
【０００２】
【従来の技術】図５および図６はそれぞれ従来の半導体
装置における樹脂封止前および樹脂封止後の状態を示す
斜視図であり、図において１はリードフレームであり、
このリードフレーム１はシリコン基板上にパワートラン
ジスタが形成されたトランジスタ素子２を搭載するトラ
ンジスタ素子搭載部１ａ、トランジスタ素子２を制御す
る半導体素子３を搭載する半導体素子搭載部１ｂ、トラ
ンジスタ素子２および半導体素子３の電極パッドとの間
でワイヤボンディングされるインナーリード１ｃおよび
外部との電気信号のやり取りを行うアウターリード１ｄ
からなり、トランジスタ素子搭載部１ａの厚みを厚く、
半導体素子搭載部１ｂ、インナーリード１ｃおよびアウ
ターリード１ｄの厚みを一様に構成し、それぞれタイバ
部４により結合されている。５は受動部品としてのチッ
プ抵抗素子、６はチップ抵抗素子５をリードフレーム１
上に接合する半田、７はボンディング用のワイヤとして
の金線、８は封止樹脂である。
装置における樹脂封止前および樹脂封止後の状態を示す
斜視図であり、図において１はリードフレームであり、
このリードフレーム１はシリコン基板上にパワートラン
ジスタが形成されたトランジスタ素子２を搭載するトラ
ンジスタ素子搭載部１ａ、トランジスタ素子２を制御す
る半導体素子３を搭載する半導体素子搭載部１ｂ、トラ
ンジスタ素子２および半導体素子３の電極パッドとの間
でワイヤボンディングされるインナーリード１ｃおよび
外部との電気信号のやり取りを行うアウターリード１ｄ
からなり、トランジスタ素子搭載部１ａの厚みを厚く、
半導体素子搭載部１ｂ、インナーリード１ｃおよびアウ
ターリード１ｄの厚みを一様に構成し、それぞれタイバ
部４により結合されている。５は受動部品としてのチッ
プ抵抗素子、６はチップ抵抗素子５をリードフレーム１
上に接合する半田、７はボンディング用のワイヤとして
の金線、８は封止樹脂である。
【０００３】このように構成された従来の半導体装置を
組み立てるには、まず、例えば銅合金をプレス成形して
リードフレーム１を形成する。ついで、トランジスタ素
子搭載部１ａおよび半導体素子搭載部１ｂ上にそれぞれ
トランジスタ素子２および半導体素子３をダイボンディ
ングする。また、所望のインナーリード１ｃ間にチップ
抵抗素子５を半田６により接合する。つぎに、トランジ
スタ素子２および半導体素子３の電極パッドと所望のイ
ンナーリード１ｃとの間を金線７を用いてワイヤボンデ
ィングして、図５に示すように、トランジスタ素子２、
半導体素子３およびチップ抵抗素子５がリードフレーム
１上に搭載される。
組み立てるには、まず、例えば銅合金をプレス成形して
リードフレーム１を形成する。ついで、トランジスタ素
子搭載部１ａおよび半導体素子搭載部１ｂ上にそれぞれ
トランジスタ素子２および半導体素子３をダイボンディ
ングする。また、所望のインナーリード１ｃ間にチップ
抵抗素子５を半田６により接合する。つぎに、トランジ
スタ素子２および半導体素子３の電極パッドと所望のイ
ンナーリード１ｃとの間を金線７を用いてワイヤボンデ
ィングして、図５に示すように、トランジスタ素子２、
半導体素子３およびチップ抵抗素子５がリードフレーム
１上に搭載される。
【０００４】その後、封止樹脂８、例えばエポキシ樹脂
を用いて、図６に示すように、モールディングする。こ
の時、トランジスタ素子搭載部１ａの底面は封止樹脂８
から露呈するようにモールディングされている。さら
に、タイバ部４をカットして、トランジスタ素子２、半
導体素子３およびチップ抵抗素子６が１パッケージに複
合化された半導体装置が得られる。
を用いて、図６に示すように、モールディングする。こ
の時、トランジスタ素子搭載部１ａの底面は封止樹脂８
から露呈するようにモールディングされている。さら
に、タイバ部４をカットして、トランジスタ素子２、半
導体素子３およびチップ抵抗素子６が１パッケージに複
合化された半導体装置が得られる。
【０００５】つぎに、上記従来の半導体装置の動作につ
いて説明する。半導体素子３は、トランジスタ素子２の
通電電流をチップ抵抗素子６の両端の電圧を検出するこ
とにより、トランジスタ電流をコントロールする。ま
た、トランジスタ素子２に通電することによりトランジ
スタ素子２で発生する熱は、トランジスタ素子搭載部１
ａの底面から放熱される。
いて説明する。半導体素子３は、トランジスタ素子２の
通電電流をチップ抵抗素子６の両端の電圧を検出するこ
とにより、トランジスタ電流をコントロールする。ま
た、トランジスタ素子２に通電することによりトランジ
スタ素子２で発生する熱は、トランジスタ素子搭載部１
ａの底面から放熱される。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、タイバ部４をカットす
る際に生じる引っ張り力が、アウターリード１ｄを介し
てインナーリード１ｃに加わり、インナーリード１ｃ間
に搭載されたチップ抵抗素子５に亀裂を発生させ、ある
いはチップ抵抗素子５の半田６からの剥離を発生させ、
チップ抵抗素子５の両端に生じる電圧が不安定となり、
半導体装置の動作の信頼性を低下させるという課題があ
った。
上のように構成されているので、タイバ部４をカットす
る際に生じる引っ張り力が、アウターリード１ｄを介し
てインナーリード１ｃに加わり、インナーリード１ｃ間
に搭載されたチップ抵抗素子５に亀裂を発生させ、ある
いはチップ抵抗素子５の半田６からの剥離を発生させ、
チップ抵抗素子５の両端に生じる電圧が不安定となり、
半導体装置の動作の信頼性を低下させるという課題があ
った。
【０００７】この発明は、上記のような課題を解決する
ためになされたもので、タイバ部をカットする際に生じ
る引っ張り力によるインナーリード側への応力を低減
し、搭載される受動部品の破損あるいは半田からの受動
部品の剥離を防止して、信頼性に優れた半導体装置を得
ることを目的とする。
ためになされたもので、タイバ部をカットする際に生じ
る引っ張り力によるインナーリード側への応力を低減
し、搭載される受動部品の破損あるいは半田からの受動
部品の剥離を防止して、信頼性に優れた半導体装置を得
ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、リードフレーム上にトランジスタ素子、このトラ
ンジスタ素子を制御する半導体素子および受動部品を搭
載し、一体樹脂成形された半導体装置において、受動部
品を搭載したリードフレームのアウターリード側に応力
吸収部を設けたものである。
置は、リードフレーム上にトランジスタ素子、このトラ
ンジスタ素子を制御する半導体素子および受動部品を搭
載し、一体樹脂成形された半導体装置において、受動部
品を搭載したリードフレームのアウターリード側に応力
吸収部を設けたものである。
【０００９】
【作用】この発明においては、受動部品を搭載したリー
ドフレームのアウターリード側に応力吸収部が設けられ
ているので、リードフレームのタイバ部をカットする際
に生じる引っ張り力によりアウターリードを介してイン
ナーリードに作用する応力はこの応力吸収部により吸収
され、受動部品を接合する半田部に加わる応力が緩和さ
れる。
ドフレームのアウターリード側に応力吸収部が設けられ
ているので、リードフレームのタイバ部をカットする際
に生じる引っ張り力によりアウターリードを介してイン
ナーリードに作用する応力はこの応力吸収部により吸収
され、受動部品を接合する半田部に加わる応力が緩和さ
れる。
【００１０】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１および図２はそれぞれこの発明の実施例
１を示す半導体装置における樹脂封止前および樹脂封止
後の状態の斜視図、図３はこの発明の実施例１を示す半
導体装置の要部拡大斜視図であり、図において図５およ
び図６に示した従来の半導体装置と同一または相当部分
には同一符号を付し、その説明を省略する。
る。 実施例１．図１および図２はそれぞれこの発明の実施例
１を示す半導体装置における樹脂封止前および樹脂封止
後の状態の斜視図、図３はこの発明の実施例１を示す半
導体装置の要部拡大斜視図であり、図において図５およ
び図６に示した従来の半導体装置と同一または相当部分
には同一符号を付し、その説明を省略する。
【００１１】図において、９はチップ抵抗素子５が搭載
されたインナーリード１ｃのアウターリード１ｄ側に設
けられた応力吸収部としての溝である。
されたインナーリード１ｃのアウターリード１ｄ側に設
けられた応力吸収部としての溝である。
【００１２】この実施例１による半導体装置は、チップ
抵抗素子５が所望のインナーリード１ｃ間に半田６によ
り接合され、このインナーリード１ｃのチップ抵抗素子
５搭載部よりアウターリード１ｄ側の部位に溝９を設け
ている。なお、他の構成は、図５および図６に示した従
来の半導体装置と同じ構成である。
抵抗素子５が所望のインナーリード１ｃ間に半田６によ
り接合され、このインナーリード１ｃのチップ抵抗素子
５搭載部よりアウターリード１ｄ側の部位に溝９を設け
ている。なお、他の構成は、図５および図６に示した従
来の半導体装置と同じ構成である。
【００１３】このように構成された上記実施例１によれ
ば、封止樹脂８でモールディングした後、タイバ部４を
カットする際にリードフレーム１に作用する引っ張り力
は溝９で吸収され、チップ抵抗素子５搭載部に加わる応
力は緩和される。
ば、封止樹脂８でモールディングした後、タイバ部４を
カットする際にリードフレーム１に作用する引っ張り力
は溝９で吸収され、チップ抵抗素子５搭載部に加わる応
力は緩和される。
【００１４】したがって、上記実施例１によれば、チッ
プ抵抗素子５に亀裂が発生したり、チップ抵抗素子５が
半田６から剥離したりすることが防止でき、動作の信頼
性を向上することができるという効果がある。
プ抵抗素子５に亀裂が発生したり、チップ抵抗素子５が
半田６から剥離したりすることが防止でき、動作の信頼
性を向上することができるという効果がある。
【００１５】実施例２．上記実施例１では、インナーリ
ード１ｃのチップ抵抗素子５搭載部よりアウターリード
１ｄ側の部位に溝９を設けるものとしているが、この実
施例２では、図４に示すように、インナーリード１ｃの
チップ抵抗素子５搭載部よりアウターリード１ｄ側の部
位に折り曲げ部１０を設け、タイバ部４をカットする際
にリードフレーム１に作用する引っ張り力を折り曲げ部
１０の段差で吸収するものとし、同様の効果を奏する。
ード１ｃのチップ抵抗素子５搭載部よりアウターリード
１ｄ側の部位に溝９を設けるものとしているが、この実
施例２では、図４に示すように、インナーリード１ｃの
チップ抵抗素子５搭載部よりアウターリード１ｄ側の部
位に折り曲げ部１０を設け、タイバ部４をカットする際
にリードフレーム１に作用する引っ張り力を折り曲げ部
１０の段差で吸収するものとし、同様の効果を奏する。
【００１６】なお、上記各実施例では、受動部品として
チップ抵抗素子５を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよい。
チップ抵抗素子５を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよい。
【００１７】
【発明の効果】以上のようにこの発明によれば、リード
フレーム上にトランジスタ素子、このトランジスタ素子
を制御する半導体素子および受動部品を搭載し、一体樹
脂成形された半導体装置において、受動部品を搭載した
リードフレームのアウターリード側に応力吸収部を設け
ているので、リードフレームのタイバ部をカットする際
に生じる引っ張り力により受動部品の搭載部に作用する
応力が応力吸収部で吸収され、受動部品の搭載部に作用
する応力が緩和され、受動部品の亀裂の発生や受動部品
の剥離が抑えられ、信頼性の向上を図ることができる半
導体装置が得られる効果がある。
フレーム上にトランジスタ素子、このトランジスタ素子
を制御する半導体素子および受動部品を搭載し、一体樹
脂成形された半導体装置において、受動部品を搭載した
リードフレームのアウターリード側に応力吸収部を設け
ているので、リードフレームのタイバ部をカットする際
に生じる引っ張り力により受動部品の搭載部に作用する
応力が応力吸収部で吸収され、受動部品の搭載部に作用
する応力が緩和され、受動部品の亀裂の発生や受動部品
の剥離が抑えられ、信頼性の向上を図ることができる半
導体装置が得られる効果がある。
【図１】この発明の実施例１を示す半導体装置における
樹脂封止前の状態の斜視図である。
樹脂封止前の状態の斜視図である。
【図２】この発明の実施例１を示す半導体装置における
樹脂封止後の状態の斜視図である。
樹脂封止後の状態の斜視図である。
【図３】この発明の実施例１を示す半導体装置の要部拡
大斜視図である。
大斜視図である。
【図４】この発明の実施例２を示す半導体装置の要部拡
大斜視図である。
大斜視図である。
【図５】従来の半導体装置における樹脂封止前の状態を
示す斜視図である。
示す斜視図である。
【図６】従来の半導体装置における樹脂封止後の状態を
示す斜視図である。
示す斜視図である。
１ リードフレーム １ｄ アウターリード ２ トランジスタ素子 ３ 半導体素子 ５ チップ抵抗素子（受動部品） ８ 封止樹脂 ９ 溝（応力吸収部） １０ 折り曲げ部（応力吸収部）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】なお、上記各実施例では、受動部品として
チップ抵抗素子５を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよく、さらにボンディング用のワ
イヤとして金線７を用いるものとして説明しているが、
金線７に限らずアルミ線を用いてもよい。
チップ抵抗素子５を用いるものとして説明しているが、
受動部品は抵抗素子に限らず、例えばコンデンサ素子、
コイル素子であってもよく、さらにボンディング用のワ
イヤとして金線７を用いるものとして説明しているが、
金線７に限らずアルミ線を用いてもよい。
Claims (1)
- 【請求項１】 リードフレーム上にトランジスタ素子、
前記トランジスタ素子を制御する半導体素子および受動
部品を搭載し、一体樹脂成形された半導体装置におい
て、前記受動部品を搭載した前記リードフレームのアウ
ターリード側に応力吸収部を設けたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4264795A JPH06120406A (ja) | 1992-10-02 | 1992-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4264795A JPH06120406A (ja) | 1992-10-02 | 1992-10-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120406A true JPH06120406A (ja) | 1994-04-28 |
Family
ID=17408315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4264795A Pending JPH06120406A (ja) | 1992-10-02 | 1992-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120406A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234737A (ja) * | 2006-02-28 | 2007-09-13 | Denso Corp | 電子部品の接続構造 |
| JP2009129952A (ja) * | 2007-11-20 | 2009-06-11 | Denso Corp | 半導体装置 |
| US7719095B2 (en) | 2007-12-05 | 2010-05-18 | Kabushiki Kaisha Toshiba | Lead frame and semiconductor device provided with lead frame |
| JP2014093353A (ja) * | 2012-11-01 | 2014-05-19 | Denso Corp | 半導体装置、および半導体装置の製造方法 |
| US9917064B2 (en) | 2014-10-16 | 2018-03-13 | Mitsubishi Electric Corporation | Semiconductor device with a plate-shaped lead terminal |
-
1992
- 1992-10-02 JP JP4264795A patent/JPH06120406A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234737A (ja) * | 2006-02-28 | 2007-09-13 | Denso Corp | 電子部品の接続構造 |
| JP4640214B2 (ja) * | 2006-02-28 | 2011-03-02 | 株式会社デンソー | 電子部品の接続構造 |
| JP2009129952A (ja) * | 2007-11-20 | 2009-06-11 | Denso Corp | 半導体装置 |
| US7719095B2 (en) | 2007-12-05 | 2010-05-18 | Kabushiki Kaisha Toshiba | Lead frame and semiconductor device provided with lead frame |
| JP2014093353A (ja) * | 2012-11-01 | 2014-05-19 | Denso Corp | 半導体装置、および半導体装置の製造方法 |
| US9917064B2 (en) | 2014-10-16 | 2018-03-13 | Mitsubishi Electric Corporation | Semiconductor device with a plate-shaped lead terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US5483098A (en) | Drop-in heat sink package with window frame flag | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5438021A (en) | Method of manufacturing a multiple-chip semiconductor device with different leadframes | |
| JP2704213B2 (ja) | 多層接地平面組立体、それを収容するプラスチックでカプセル封止された集積回路のパッケージ、およびそれらの製造方法 | |
| US6133068A (en) | Increasing the gap between a lead frame and a semiconductor die | |
| JPH06105721B2 (ja) | 半導体装置 | |
| JPH0547958A (ja) | 樹脂封止型半導体装置 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06120406A (ja) | 半導体装置 | |
| JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06120407A (ja) | 半導体装置 | |
| KR102378171B1 (ko) | 커플드 반도체 패키지 | |
| JPH08115941A (ja) | 半導体装置 | |
| KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPS62296528A (ja) | 樹脂封止型半導体装置 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| JP3232697B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05226575A (ja) | 半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JP2003133505A (ja) | 半導体装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A02 |