JPH06111549A - Ｖｔｒ - Google Patents

Abstract

(57)【要約】 【目的】 サブコードのアフターレコーディングを良好
に行う。 【構成】 任意のキーボード７からの信号が制御回路８
に供給されてサブコードが形成され、ＲＡＭ９を通じて
パック生成回路１０に供給される。また絶対アドレス生
成回路１１からのデータがパック生成回路１０に供給さ
れ、生成された信号がフレーミング回路１２を通じて合
成回路６に供給される。この合成された信号がチャンネ
ルコーディング回路１４等を通じて回転ドラム１５上の
ヘッド１６に供給され、磁気テープ１７に記録される。
またこの再生信号がイコライザ及びＴＢＣ回路１８等を
通じて分解回路２０に供給され、分解された信号がデフ
レーミング回路２６等を通じて制御回路８に供給されて
サブコードに従った制御が行われる。すなわち表示装置
２８に供給されて表示が行われる。またモード制御回路
２９、機構制御回路３０に供給されてドラム１５の回転
等が制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルＶＴＲ等
の、本来のデータと共にサブコードの記録されるように
したＶＴＲに関するものである。

【０００２】

【従来の技術】例えばディジタルＶＴＲにおいては、本
来のデータと共にサブコードの記録されるようになって
いる。ここでこのサブコードは、例えば本来のデータの
記録トラックの前側あるいは後側に、図１０のＡに示す
ような同期ブロックフォーマットで記録される。

【０００３】この各同期ブロックごとに同図のＢに示す
ようにサブコードが記録される。またこのサブコードは
同図のＣに示すようなパックＰＣ０〜４に構成される。
この内のパックＰＣ０でデータの種類（Ｉｔｅｍ）が示
され、パックＰＣ１〜４でデータが示される。

【０００４】そしてこのサブコードのデータとしては、
例えばテープ始端からの絶対時間、各プログラム内の時
間、各インデックス内の時間、プログラム番号及びイン
デックス番号、さらに記録日付、記録時刻、またピクチ
ャーデータやキャラクタデータ等が考えられる。

【０００５】このようなサブコードにおいて、例えばテ
ープ始端からの絶対時間はテープ上に最初から記録され
ているものであるが、それ以外のサブコードは本来のデ
ータの記録と同時に記録されたり、後からアフターレコ
ーディングされるものである。その場合に、サブコード
の記録は各トラックごとに、上述の同期ブロックフォー
マットの全体を記録しなければならない。

【０００６】このため従来は、サブコードの記録を行う
場合には、その記録の行われるエリアに記録されている
サブコードを全て読み出し、それをメモリに記憶し、こ
の記憶されたサブコードと新たに記録されるサブコード
を合成して、サブコードの記録を行うようにされてい
た。しかしながらこの方法では、記録の行われるエリア
が大きくなると、その読み出されたサブコードを記憶す
るメモリの容量が極めて多く必要になり、実用上の問題
となるものであった。

【０００７】ところで上述のサブコードにおいて、例え
ばテープ始端からの絶対時間、各プログラム内の時間、
各インデックス内の時間、プログラム番号及びインデッ
クス番号などは、仮に途中のデータが失われても、その
前のトラックのデータ等から補間が可能なものである。

【０００８】これに対して記録日付、記録時刻、またピ
クチャーデータやキャラクタデータ等は、その部分のデ
ータが失われると、そのデータの再現が不可能になって
しまう。すなわちサブコードのデータには、補間が可能
なものと、そうでないものがある。この出願はこのよう
な点に鑑みて成されたものである。

【０００９】

【発明が解決しようとする課題】解決しようとする問題
点は、サブコードの記録で、前のサブコードと新なサブ
コードを合成して記録を行おうとすると、メモリの容量
が極めて多く必要になる。また補間できないデータが失
われるとそのデータの再現が不可能になってしまうとい
うものである。

【００１０】

【課題を解決するための手段】本発明による第１の手段
は、本来のデータと共に、サブコードの記録されるよう
にしたＶＴＲにおいて、上記サブコードに補間の可不可
を示すフラグを設け、このフラグを判別してアフターレ
コーディングの制御を行うようにしたＶＴＲである。

【００１１】本発明による第２の手段は、上記アフター
レコーディングの制御は、メモリを用いて、補間が不可
の上記サブコードを再生して記憶し、アフターレコーデ
ィングするコードと合成して再記録するようにした第１
の手段記載のＶＴＲである。

【００１２】本発明による第３の手段は、上記アフター
レコーディングの制御は、補間が不可の上記サブコード
の記録されたエリアのアフターレコーディングを禁止す
ると共に、補間が可の上記サブコードの記録されたエリ
アをサーチして、そのエリアにアフターレコーディング
するようにした第１の手段記載のＶＴＲである。

【００１３】本発明による第４の手段は、本来のデータ
と共に、サブコードの記録されるようにしたＶＴＲにお
いて、上記サブコードに動作制御データを設け、このデ
ータを判別して動作の制御を行うようにしたＶＴＲであ
る。

【００１４】

【作用】これによれば、補間の可不可を示すフラグを判
別してサブコードのアフターレコーディングを良好に行
うことができると共に、この記録されたサブコードのデ
ータを判別して良好な動作の制御を行うことができる。

【００１５】

【実施例】図１は全体の構成を示す。この図において、
１は映像信号の入力端子であって、この入力端子１から
の信号がＡ／Ｄ変換回路２を通じてブロック化回路３に
供給される。このブロック化回路３からの信号がビット
圧縮のエンコーダ４に供給され、ビット圧縮された信号
がフレーミング回路５を通じて合成回路６に供給され
る。

【００１６】また任意のキーボード７からの信号が制御
回路８に供給されてサブコードが形成される。このサブ
コードのデータがＲＡＭ９に記憶され、このＲＡＭ９か
らのサブコードのデータがパック生成回路１０に供給さ
れる。また絶対アドレス生成回路１１からの、例えばテ
ープ始端からの絶対時間を示すデータがパック生成回路
１０に供給される。このパック生成回路１０からの信号
がフレーミング回路１２を通じて合成回路６に供給され
る。

【００１７】さらにこの合成回路６で合成された信号
が、ＰＴＧ回路１３、チャンネルコーディング回路１４
を通じて回転ドラム１５上のヘッド１６に供給される。
そしてこの回転ドラム１５の周囲を移送される磁気テー
プ１７に記録される。またこの回転ドラム１５の周囲を
移送される磁気テープ１７から、回転ドラム１５上のヘ
ッド１６にて信号が再生される。この再生された信号
が、イコライザ及びＴＢＣ回路１８、ＥＣＣ回路１９を
通じて分解回路２０に供給される。

【００１８】この分解回路２０で分解された信号が、デ
フレーミング回路２１を通じてビット圧縮のデコーダ２
２に供給される。このデコーダ２２からの信号がブロッ
ク分解回路２３に供給され、分解された信号がＤ／Ａ変
換回路２４を通じて映像信号出力端子２５に取り出され
る。

【００１９】また分解回路２０で分解された信号が、デ
フレーミング回路２６を通じてパック分解回路２７に供
給され、分解された信号が制御回路８に供給されてサブ
コードに従った制御が行われる。すなわち制御回路８か
らの信号が表示装置２８に供給されて表示が行われる。
また制御回路８からの信号がモード制御回路２９に供給
され、このモード制御回路２９からの信号が機構制御回
路３０に供給されてドラム１５の回転や、キャプスタン
（図示せず）の回転が制御される。

【００２０】そしてこの装置において、サブコードのデ
ータの種類（Ｉｔｅｍ）を示すパックＰＣ０のフォーマ
ットを、例えば図２のように定める。

【００２１】すなわち図において、左欄の各データ（２
進値）はそれぞれ右欄に示すデータの種類に対応してい
る。ここでテープ始端からの絶対時間、各プログラム内
の時間、各インデックス内の時間、プログラム番号及び
インデックス番号、さらにカタログナンバー（１）、カ
タログナンバー（２）はそれぞれ仮に途中のデータが失
われても、その前のトラックのデータ等から補間が可能
なものである。これに対して記録日付、記録時刻、また
ピクチャーデータやキャラクタデータ等は、その部分の
データが失われると、そのデータの再現が不可能になっ
てしまうものである。

【００２２】そこでこの図において、パックＰＣ０のデ
ータのＭＳＢを補間の可不可のフラグとする。すなわち
補間が可のデータの種類に対応する左欄の各データのＭ
ＳＢを“０”とし、補間が不可のデータの種類に対応す
る左欄の各データのＭＳＢを“１”とする。

【００２３】さらにこの補間の可不可を示すフラグを判
別して、上述の装置においてサブコードのアフターレコ
ーディング時の制御を行う。すなわち図３において、例
えば図のＡに示すようにサブコードをアフターレコーデ
ィングしたいエリアが定められる。

【００２４】そして図のＢに示すように、まずそのエリ
アの始端から再生（ＰＢ）が行われる。ここで再生され
た各サブコードの内、パックＰＣ０のデータの補間の可
不可のフラグが“０”（補間可）のサブコードは無視さ
れ、可不可のフラグが“１”（補間不可）のサブコード
のＰＣ０〜ＰＣ４のみがＲＡＭ９に記憶される。なお再
生は例えばＲＡＭ９の容量が一杯になるまで行われる。

【００２５】次にエリアの始端までの巻き戻し（ＲＥ
Ｗ）が行われ、この巻き戻しの間に記憶されたサブコー
ドとアフターレコーディングするサブコードとが編集さ
れる。そしてこの編集されたサブコードがエリアの始端
から記録（Ｒｅｃ）される。この動作が順次繰り返され
てサブコードのアフターレコーディングが行われる。

【００２６】従って上述の装置において、ＲＡＭ９には
可不可のフラグが“１”のサブコードのＰＣ０〜ＰＣ４
のみが記憶されるので、ＲＡＭ９の容量は小さいもので
足りる。また補間の可不可の判別が、パックＰＣ０のデ
ータのＭＳＢの１ビットのみで行われるので、判別を極
めて容易に行うことができる。

【００２７】あるいは上述の装置において、サブコード
のアフターレコーディング時の制御は、上述の補間の可
不可を示すフラグを判別して次のように行うこともでき
る。

【００２８】すなわち図４は動作のフローチャートを示
す。この図において、動作がスタートされると、ステッ
プ〔１〕でサブコードのアフターレコーディングに何ト
ラックが必要か判断される。次にステップ〔２〕でアフ
ターレコーディングを希望するエリアの始端から記録に
必要なトラック数の部分（エリア）が再生される。

【００２９】さらにステップ〔３〕で再生されたエリア
に補間フラグが“１”（補間不可）のサブコードが有る
か否か判断される。ここで補間不可のサブコードが無い
ときは、ステップ〔４〕でアフターレコーディングを行
うエリアの始端まで磁気テープ１７が巻き戻される。そ
してステップ〔５〕でアフターレコーディングが行われ
て動作が終了（エンド）される。

【００３０】またステップ〔３〕で補間不可のサブコー
ドが有るときは、ステップ〔６〕で「前のデータを消し
てよいか」が表示装置２８に表示され、ステップ〔７〕
でキーボード７からの指示が判別される。ここで指示が
「消してよい」のときはステップ〔４〕でアフターレコ
ーディングを行うエリアの始端まで磁気テープ１７が巻
き戻される。そしてステップ〔５〕でアフターレコーデ
ィングが行われて動作が終了（エンド）される。

【００３１】さらにステップ〔７〕で指示が「消しては
いけない」のときは、ステップ〔８〕で「アフターレコ
ーディング可能な場所を探すか」が表示装置２８に表示
され、ステップ

〔９〕でキーボード７からの指示が判別
される。ここで指示が「探さない」のときはステップ
〔１０〕でアフターレコーディングが中止されて動作が
終了（エンド）される。

【００３２】またステップ

〔９〕で指示が「探す」のと
きはステップ〔１１〕でアフターレコーディング可能な
場所が判定される。さらにこの判定値に基づいてステッ
プ〔１２〕で「−−フレーム後ならアフターレコーディ
ング可能」が表示装置２８に表示され、ステップ〔１
３〕でキーボード７からの指示が判別される。ここで指
示が「アフターレコーディングする」のときはステップ
〔４〕でアフターレコーディングを行うエリアの始端ま
で磁気テープ１７が巻き戻される。そしてステップ
〔５〕でアフターレコーディングが行われて動作が終了
（エンド）される。

【００３３】これに対してステップ〔１３〕で指示が
「アフターレコーディングしない」のときは、ステップ
〔１４〕で「アフターレコーディングを止めるか」が表
示装置２８に表示され、ステップ〔１５〕でキーボード
７からの指示が判別される。ここで指示が指示が「止め
ない」のときはステップ〔４〕に戻されて動作が繰り返
される。またステップ

〔９〕で指示が「止める」のとき
はステップ〔１０〕でアフターレコーディングが中止さ
れて動作が終了（エンド）される。

【００３４】あるいは上述の装置において、サブコード
のアフターレコーディング時の制御は、上述の補間の可
不可を示すフラグを判別して次のように行うこともでき
る。すなわち図５は動作のフローチャートを示し、この
図において、ステップ〔５〕までの動作は上述の図４と
同じである。なおこの例ではステップ〔５〕と動作の終
了（エンド）との間に、「アフターレコーディング完
了」を表示装置２８に表示するステップ〔１６〕が設け
られる。

【００３５】これに対して、ステップ〔３〕で補間不可
のサブコードが有るときは、ステップ〔１７〕でアフタ
ーレコーディングを行うサブコードが何トラック後でも
影響がないかの判定が行われる。またステップ〔１８〕
でアフターレコーディング可能な場所の判定が行われ
る。

【００３６】そしてステップ〔１９〕で、ステップ〔１
８〕で判定されたアフターレコーディング可能な場所
が、ステップ〔１７〕で判定されたアフターレコーディ
ングの影響がない範囲内か否か判定される。ここで範囲
内のときは、上述のステップ〔４〕でアフターレコーデ
ィングを行うエリアの始端まで磁気テープ１７が巻き戻
される。そしてステップ〔５〕でアフターレコーディン
グが行われる。さらにステップ〔１６〕で「アフターレ
コーディング完了」が表示装置２８に表示されて動作が
終了（エンド）される。

【００３７】これに対してステップ〔１９〕で範囲内で
ないときは、ステップ〔２０〕でアフターレコーディン
グが中止される。そしてステップ〔２１〕で「アフター
レコーディングできない」が表示装置２８に表示されて
動作が終了（エンド）される。

【００３８】従って上述の装置において、サブコードの
アフターレコーディングを良好に行うことができる。そ
してこの場合に、補間の可不可の判別が、パックＰＣ０
のデータのＭＳＢの１ビットのみで行われるので、判別
を極めて容易に行うことができる。またこの例では、再
生された各サブコードを記憶するためのＲＡＭ９は無く
てもよい。

【００３９】すなわちこの例では、図６に示すようにサ
ブコードのアフターレコーディングの希望区間内に補間
できないデータがあった場合に、この補間できないデー
タより後の部分に記録してもよいかどうかを判定して、
その部分に記録を行うものである。

【００４０】なお図７には、上述のアフターレコーディ
ング可能な場所の判定を行う判定回路の構成を示す。こ
の図において、記録したいサブコードの記録に必要なト
ラック数の設定値がカウンタ７１の初期値入力端子に供
給され、補間できないデータのフラグがこのカウンタ７
１のロード端子に供給される。また補間できないデータ
のフラグがラッチ回路７２のイネーブル端子に供給さ
れ、このラッチ回路７２に絶対アドレスが供給される。

【００４１】このラッチ回路７２からの信号と“０”の
信号がセレクタ７３に供給され、このセレクタ７３がカ
ウンタ７１からのＲＣ信号で選択される。そしてこのセ
レクタ７３からの信号とカウンタ７１からのＲＣ信号が
データ出力部７４を通じて記録できるか否かのフラグ及
び可能記録部分の始端の絶対アドレスとして出力され
る。なお処理開始のタイミングがタイマー回路７５に供
給され、処理開始から所定時間以上経過すると、出力部
７４からの出力が停止される。

【００４２】こうして上述の装置によれば、補間の可不
可を示すフラグを判別してサブコードのアフターレコー
ディングを良好に行うことができるものである。

【００４３】さらに上述のサブコードのアフターレコー
ディングを利用して、ＶＴＲの動作の制御を行うことが
きる。すなわち例えば上述のサブコードのデータとし
て、動作制御（１）（２）が設けられる。これらのサブ
コードのフォーマットは例えば図８に示すようにされ
る。

【００４４】すなわち図において、ＰＣ０のデータはそ
れぞれ例えば（００００１００１）及び（００００１０
１０）とされる。また動作制御（１）のＰＣ１はプログ
ラム番号、動作制御（２）のＰＣ１はデータ、動作制御
（１）のＰＣ２はポイントとされる。さらに動作制御
（１）のＰＣ３、４は時、分、動作制御（２）のＰＣ
３、４は秒、フレームとされる。なお斜線部は未定であ
る。

【００４５】そして例えば図９のＡに示すような記録済
磁気テープに対して、同図のＢに示すように再生を行う
場合には、例えば同図のＣに示すようなサブコードのア
フターレコーディングが行われる。すなわち図におい
て、ポイントのＡ１、ＡＯは全体の動作の始端と終端の
データであることを示す。またポイントのＢ１、ＢＯは
それぞれ各動作の始端と終端のデータであることを示
す。

【００４６】そしてポイントＡ１、ＡＯのプログラム番
号には全体の動作の始端と終端のプログラム番号が設け
られ、ポイントのＢ１、ＢＯのプログラム番号には各動
作の制御内容が、所謂ＬＡＮＣコード等で設けられる。
さらにポイントＡ１、ＡＯのデータには全て“０”のデ
ータが設けられ、ポイントのＢ１、ＢＯのデータには各
動作の始端と終端を組にして“１”ずつ加算される値が
設けられる。また各時、分、秒、フレームには、それぞ
れ始終端の絶対アドレスが設けられる。

【００４７】従ってこれらの動作制御（１）（２）のサ
ブコードを、それぞれの制御の始端より前のサブコード
エリアにアフターレコーディングすることによって、再
生時にこれらのサブコードが再生されて、これらに応じ
た動作制御が行われるようにすることができる。これに
よって例えば新製品の機能説明等を自動的に行うことが
できる。

【００４８】なおこれらの動作制御のサブコードは磁気
テープの始端部にまとめて設けて、これらをＲＡＭ９に
記憶させて動作制御を行うこともできるが、各制御ごと
にそれぞれのサブコードをその直前に設けることによっ
て、ＲＡＭ９の記憶容量を少なくすることができる。

【００４９】

【発明の効果】この発明によれば、補間の可不可を示す
フラグを判別してサブコードのアフターレコーディング
を良好に行うことができると共に、この記録されたサブ
コードのデータを判別して良好な動作の制御を行うこと
ができるようになった。

【図面の簡単な説明】

【図１】本発明によるＶＴＲの一例の構成図である。

【図２】その説明のためのサブコードの一例を示す図で
ある。

【図３】その説明のための一例の動作の流れを示す図で
ある。

【図４】その説明のための一例のフローチャート図であ
る。

【図５】その説明のための他の例のフローチャート図で
ある。

【図６】その説明のための図である。

【図７】その説明のための図である。

【図８】サブコードを用いる動作の説明のための図であ
る。

【図９】サブコードを用いる動作の説明のための図であ
る。

【図１０】サブコードの説明のための図である。

【符号の説明】

１ 映像信号の入力端子 ２ Ａ／Ｄ変換回路 ３ ブロック化回路 ４ ビット圧縮のエンコーダ ５ フレーミング回路 ６ 合成回路 ７ キーボード ８ 制御回路 ９ ＲＡＭ １０ パック生成回路 １１ 絶対アドレス生成回路 １２ フレーミング回路 １３ ＰＴＧ回路 １４ チャンネルコーディング回路 １５ 回転ドラム １６ ヘッド １７ 磁気テープ １８ イコライザ及びＴＢＣ回路 １９ ＥＣＣ回路 ２０ 分解回路 ２１ デフレーミング回路 ２２ ビット圧縮のデコーダ ２３ ブロック分解回路 ２４ Ｄ／Ａ変換回路 ２５ 映像信号出力端子 ２６ デフレーミング回路 ２７ パック分解回路 ２８ 表示装置 ２９ モード制御回路 ３０ 機構制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 本来のデータと共に、サブコードの記録
   されるようにしたＶＴＲにおいて、 上記サブコードに補間の可不可を示すフラグを設け、こ
   のフラグを判別してアフターレコーディングの制御を行
   うようにしたＶＴＲ。
2. 【請求項２】 上記アフターレコーディングの制御は、
   メモリを用いて、補間が不可の上記サブコードを再生し
   て記憶し、アフターレコーディングするコードと合成し
   て再記録するようにした請求項１記載のＶＴＲ。
3. 【請求項３】 上記アフターレコーディングの制御は、
   補間が不可の上記サブコードの記録されたエリアのアフ
   ターレコーディングを禁止すると共に、補間が可の上記
   サブコードの記録されたエリアをサーチして、そのエリ
   アにアフターレコーディングするようにした請求項１記
   載のＶＴＲ。
4. 【請求項４】 本来のデータと共に、サブコードの記録
   されるようにしたＶＴＲにおいて、 上記サブコードに動作制御データを設け、このデータを
   判別して動作の制御を行うようにしたＶＴＲ。