JPH0591751A - Portable ac power source - Google Patents
Portable ac power sourceInfo
- Publication number
- JPH0591751A JPH0591751A JP3162094A JP16209491A JPH0591751A JP H0591751 A JPH0591751 A JP H0591751A JP 3162094 A JP3162094 A JP 3162094A JP 16209491 A JP16209491 A JP 16209491A JP H0591751 A JPH0591751 A JP H0591751A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- frequency
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Motor And Converter Starters (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は携帯用交流電源装置に関
し、特に誘導電動機の円滑駆動に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a portable AC power supply device, and more particularly to a smooth drive of an induction motor.
【0002】[0002]
【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用交流電源装置においては、エンジンを回転数の高
い領域にて運転させて発電機から高出力の交流電流を
得、この交流電流を一旦直流に変換した後、インバータ
装置により商用周波数の交流に変換して出力するように
した装置が、実開昭59−132398号公報等によっ
て知られている。2. Description of the Related Art In recent years, an inverter device has been increasingly used in a portable AC power supply device in order to stabilize the output frequency. For example, an AC generator driven by an engine supplies a commercial frequency power supply. In a portable AC power supply device that outputs AC power, an engine is operated in a high rotation speed region to obtain a high output AC current from a generator, and this AC current is once converted into a DC current, and then an inverter device is used. A device adapted to convert into an alternating current of a commercial frequency and output the same is known from Japanese Utility Model Application Laid-Open No. 59-132398.
【0003】ところで、このような交流電源装置におい
て、その使用用途によっては出力波形をできるだけ正弦
波に近似したものにしたいという要請があり、この要請
に応えるべく上記インバータ装置にパルス幅変調(PW
M)方式を採用した交流電源装置も検討され始めている
(特開昭60−82098号公報)。By the way, in such an AC power supply device, there is a demand for the output waveform to be as close to a sine wave as possible depending on the application, and in order to meet this demand, the inverter device is subjected to pulse width modulation (PW).
An AC power supply device adopting the M) system has also been studied (Japanese Patent Laid-Open No. 82098/60).
【0004】ところで、以上のような携帯用交流電源装
置においては、その出力回路保護のために種々の工夫が
なされているが、電源装置の出力特性や負荷の特性によ
っては出力される負荷電流の大小がそのまま負荷状態を
表わす指標となっていない場合があり、適切な保護シス
テムを構成していない一面があった。例えば、ただ単に
負荷電流が大きくなったときに出力を遮断するというよ
うな構成では、電動機等のように始動時に一時的に大電
流が流れるような負荷装置が電源装置の出力回路に接続
された場合、負荷装置の始動時に必要以上に出力を遮断
してしまう可能性があり、上記出力回路の最適な保護シ
ステムとはなっていなかった。By the way, in the portable AC power supply device as described above, various measures have been taken to protect its output circuit. However, depending on the output characteristics of the power supply device and the characteristics of the load, the load current to be output may vary. In some cases, the size does not directly serve as an indicator of the load state, and there is one aspect that does not constitute an appropriate protection system. For example, in a configuration in which the output is simply cut off when the load current becomes large, a load device such as an electric motor in which a large current flows temporarily at the time of start is connected to the output circuit of the power supply device. In this case, there is a possibility that the output may be cut off more than necessary at the time of starting the load device, and it has not been an optimum protection system for the output circuit.
【0005】以上に鑑み、本願出願人は、インバータ制
御方式の交流電源装置に対してではあるが、過電流状態
を検出したときには一定時間のみ出力を停止し、この一
定時間後に再び通電する、といった動作を繰返しながら
電動機等の始動が行なえるシステムを提案している(特
開昭63−114527号公報)。これは、大電流の通
電時間を間欠制限することによって、平均通電電流値を
低くおさえようとするものになっている。In view of the above, the applicant of the present invention, for the AC power supply device of the inverter control system, stops the output only for a certain period of time when an overcurrent state is detected, and turns on the power again after the certain period of time. A system has been proposed in which an electric motor or the like can be started while repeating the operation (Japanese Patent Laid-Open No. 63-114527). This is intended to keep the average energization current value low by intermittently limiting the energization time of a large current.
【0006】[0006]
【発明が解決しようとする課題】ところで、この種の携
帯用交流電源装置の負荷としては、誘導電動機(例えば
建設工事現場で使用されるエアコンプレッサ用誘導電動
機)が使用される場合が多いがこの種のインダクタンス
負荷の始動電流に着目すると、周波数が低くなると負荷
自体の出力パワーは低下するものの始動電流の大きさも
小さくなる。例えば50Hzと60Hzとの共用負荷の
場合、インダクタンスの影響から、60Hzの方が(周
波数の高い方が)多量の起動電力(定電圧時では多量の
起動電流)が必要となる。By the way, an induction motor (for example, an induction motor for an air compressor used at a construction site) is often used as a load of a portable AC power supply device of this type. Focusing on the starting current of a kind of inductance load, the output power of the load itself decreases as the frequency decreases, but the magnitude of the starting current also decreases. For example, in the case of a shared load of 50 Hz and 60 Hz, a large amount of starting power (a large starting current at a constant voltage) is required at 60 Hz (higher frequency) due to the influence of inductance.
【0007】したがって、始動時の過渡状態では周波数
を低下させて負荷の出力パワー自体を小さくしてももと
もと過渡状態であるから大きな影響はなく、この過渡状
態を経過後は直ちに通常の周波数に戻すことによって、
通常の運転時には悪影響を生じない。Therefore, in the transient state at the time of starting, even if the output power of the load is reduced by lowering the frequency, there is no great influence because it is originally in the transient state, and after this transient state has passed, the frequency is immediately returned to the normal frequency. By
No adverse effects occur during normal operation.
【0008】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、大電流の通電時間を間
欠制限することによって平均通電電流値を低下させると
いう方式とは着眼点を変え、出力周波数を一時的に低下
させることによって負荷の実質的な出力パワーを一時的
に低下させ、これによって始動電流を小さく押さえなが
ら円滑に誘導電動機等を起動できるように構成した携帯
用交流電源装置を提供することにある。The present invention has been made in view of the above circumstances, and its object is to change the point of view from the method in which the average energization current value is reduced by intermittently limiting the energization time of a large current. A portable AC power supply device configured to temporarily reduce the output power of the load by temporarily reducing the output frequency, and thereby smoothly start the induction motor and the like while keeping the starting current small. To provide.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
に本発明は、発電機主出力巻線から出力される交流を整
流、平滑して得られた直流をインバータ回路を介して所
定周波数の交流出力として出力するように構成した携帯
用交流電源装置において、前記所定周波数の基準信号を
出力する基準信号形成回路と、前記基準信号に基づいて
前記インバータ回路をスイッチング駆動することにより
前記所定周波数の交流出力を形成させるスイッチング制
御回路と、負荷電流を検出する電流検出回路と、前記負
荷電流信号により過負荷状態か否かを検出する過負荷検
出回路と、過負荷状態が検出されたときに前記基準信号
の周波数を自動的に低下させる周波数低下手段とを備え
るようにしたものである。In order to achieve the above object, the present invention rectifies and smoothes the alternating current output from the generator main output winding to obtain a direct current of a predetermined frequency through an inverter circuit. In a portable AC power supply device configured to output as an AC output, a reference signal forming circuit that outputs a reference signal of the predetermined frequency, and a switching signal of the inverter circuit based on the reference signal A switching control circuit for forming an AC output, a current detection circuit for detecting a load current, an overload detection circuit for detecting whether or not an overload state is caused by the load current signal, and an overload state when an overload state is detected. A frequency lowering means for automatically lowering the frequency of the reference signal is provided.
【0010】[0010]
【作用】本発明による携帯用交流電源装置においては、
過負荷状態となると一時的に出力周波数を低下させて、
誘導電動機等の負荷に対する始動過渡状態に対応するよ
うに動作する。In the portable AC power supply device according to the present invention,
When it becomes overloaded, the output frequency is temporarily lowered,
It operates in response to a starting transient for a load such as an induction motor.
【0011】[0011]
【実施例】以下、本発明の実施例を図面を参照して説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0012】図1は、本発明による携帯用交流電源装置
の一実施例を示す回路図である。同図において、交流発
電機1の出力側は整流平滑回路2の入力側に接続され、
整流平滑回路2の出力側はブリッジ型インバータ回路3
aの入力側に接続され、ブリッジ型インバータ回路3a
の出力側はLPF(低域ろ波器)3bおよび電流検出回
路5の入力側に接続され、LPF3bの出力側は電圧検
出器4を介して出力端子T1に接続されている。FIG. 1 is a circuit diagram showing an embodiment of a portable AC power supply device according to the present invention. In the figure, the output side of the AC generator 1 is connected to the input side of the rectifying and smoothing circuit 2,
The output side of the rectifying / smoothing circuit 2 is a bridge type inverter circuit 3
a is connected to the input side of the bridge type inverter circuit 3a
The output side of is connected to the LPF (low-pass filter) 3b and the input side of the current detection circuit 5, and the output side of the LPF 3b is connected to the output terminal T1 via the voltage detector 4.
【0013】また、出力目標波形信号(正弦波基準信
号)を作るための発振信号を出力する電圧制御型発振器
(以下「VCO」という)6の出力側は周波数低下手段
としての分周器7の入力側に接続され、分周器7の出力
側は出力目標波形信号を発生する正弦波基準信号形成回
路としての正弦波化回路8の入力側に接続され、正弦波
化回路8の出力側は電子ボリューム(電子減衰手段)9
の入力側に接続され、電子ボリューム9の出力側はLP
F10を介してスイッチ制御回路としてのパルス幅変調
器(以下「PWM」という)11の入力側に接続されて
いる。The output side of a voltage controlled oscillator (hereinafter referred to as "VCO") 6 which outputs an oscillation signal for producing an output target waveform signal (sine wave reference signal) is provided with a frequency divider 7 as a frequency lowering means. It is connected to the input side, the output side of the frequency divider 7 is connected to the input side of a sine wave conversion circuit 8 as a sine wave reference signal forming circuit that generates an output target waveform signal, and the output side of the sine wave conversion circuit 8 is Electronic volume (electronic attenuation means) 9
Is connected to the input side of and the output side of the electronic volume 9 is LP
It is connected to the input side of a pulse width modulator (hereinafter referred to as “PWM”) 11 as a switch control circuit via F10.
【0014】さらに、電圧検出器4の出力側はオペアン
プ12の非反転端子に接続され、オペアンプ12の出力
側は抵抗13を介して矩形波変換器14の入力側に接続
され、矩形波変換機14の出力側はインバータ18の入
力側および位相差検出器16の入力側に接続されてい
る。電流検出回路5の出力側は矩形波変換器15を介し
て位相差検出器16の入力側に接続され、位相差検出器
16の出力側はVCO6の入力側に接続されている。位
相差検出器16の入力側は正弦波化回路8の出力側にも
接続され、電流検出回路5の出力側は分周器7の入力側
にも接続されている。Further, the output side of the voltage detector 4 is connected to the non-inverting terminal of the operational amplifier 12, the output side of the operational amplifier 12 is connected to the input side of the rectangular wave converter 14 via the resistor 13, and the rectangular wave converter is connected. The output side of 14 is connected to the input side of the inverter 18 and the input side of the phase difference detector 16. The output side of the current detection circuit 5 is connected to the input side of the phase difference detector 16 via the rectangular wave converter 15, and the output side of the phase difference detector 16 is connected to the input side of the VCO 6. The input side of the phase difference detector 16 is also connected to the output side of the sine wave conversion circuit 8, and the output side of the current detection circuit 5 is also connected to the input side of the frequency divider 7.
【0015】さらに、ナンド回路19の入力側はインバ
ータ18および運・停制御器17の出力側に接続され、
運・停制御器17の出力側はDフリップフロップ21の
D端子およびインバータ20の入力側に接続されてい
る。Dフリップフロップ21のCK(クロック)端子は
ナンド回路19の出力側、そのR(リセット)端子はイ
ンバータ20の出力側、そのQバー(反転出力)端子は
正弦波化回路8、電子ボリューム9およびPWM11の
R(リセット)端子に接続されている。また、インバー
タ20の出力側はカウンタ22のR端子に接続されてい
る。カウンタ22としては例えばμPD4024(日
電)を用いればよい。カウンタ22のCK端子は分周器
7の出力側、そのQ6(出力)端子はインバータ23の
入力側に接続されている。インバータ23の出力側は抵
抗24を介して矩形波変換器24の入力側に接続されて
いる。Further, the input side of the NAND circuit 19 is connected to the output sides of the inverter 18 and the operation / stop controller 17,
The output side of the luck / stop controller 17 is connected to the D terminal of the D flip-flop 21 and the input side of the inverter 20. The CK (clock) terminal of the D flip-flop 21 is the output side of the NAND circuit 19, its R (reset) terminal is the output side of the inverter 20, and its Q bar (inverted output) terminal is the sine wave conversion circuit 8, electronic volume 9 and It is connected to the R (reset) terminal of the PWM 11. The output side of the inverter 20 is connected to the R terminal of the counter 22. As the counter 22, for example, μPD4024 (Nichiden) may be used. The CK terminal of the counter 22 is connected to the output side of the frequency divider 7, and its Q6 (output) terminal is connected to the input side of the inverter 23. The output side of the inverter 23 is connected to the input side of the rectangular wave converter 24 via the resistor 24.
【0016】このような接続、構成の携帯用交流電源装
置は単独運転、並列運転共に可能であるが、並列運転を
行なう場合は自機の出力端子T1と他機の出力端子T1
とを接続することにより行なう。The portable AC power supply device having such a connection and configuration can be operated independently or in parallel. However, in the case of parallel operation, the output terminal T1 of its own machine and the output terminal T1 of another machine are operated.
This is done by connecting and.
【0017】次に、図1の携帯用交流電源装置の動作に
ついて説明する。Next, the operation of the portable AC power supply device of FIG. 1 will be described.
【0018】交流発電機1から出力される交流は整流平
滑回路2で整流平滑されて直流電力となる。この直流電
力はPWM11により制御されるブリッジ型インバータ
回路3aにより交流電力に変換され、LPF3bを介し
て出力端子T1から負荷へ出力される。電圧検出器4か
ら出力される出力電圧信号aは図2(a)に示すように
正弦波状であり、この信号aはオペアンプ12を介して
矩形波変換器14に入力され、図2(b)に示すような
矩形波信号bとしてインバータ18および位相差検出器
16へ出力される。電流検出回路5からの後述の出力電
流信号を入力して矩形波変換器15から出力される信号
b′も同様の矩形波信号であり、位相差検出器16に入
力される。位相差検出器16は信号b、b′の位相差に
応じた位相差電圧をVCO6へ出力し、VCO6の発振
周波数を制御する。The alternating current output from the alternating current generator 1 is rectified and smoothed by the rectifying and smoothing circuit 2 to become direct current power. This DC power is converted into AC power by the bridge type inverter circuit 3a controlled by the PWM 11, and is output to the load from the output terminal T1 via the LPF 3b. The output voltage signal a output from the voltage detector 4 has a sine wave shape as shown in FIG. 2A, and this signal a is input to the rectangular wave converter 14 through the operational amplifier 12, and is output to the rectangular wave converter 14 shown in FIG. A rectangular wave signal b as shown in is output to the inverter 18 and the phase difference detector 16. A signal b ′ output from the rectangular wave converter 15 by inputting an output current signal, which will be described later, from the current detection circuit 5 is also a similar rectangular wave signal, and is input to the phase difference detector 16. The phase difference detector 16 outputs a phase difference voltage corresponding to the phase difference between the signals b and b ′ to the VCO 6 to control the oscillation frequency of the VCO 6.
【0019】周波数を制御されてVCO6から出力され
る発振信号は分周器7で分周され、クロック信号として
正弦波化回路8に入力される。正弦波化回路8は上記ク
ロック信号により階段状の正弦波信号を発生し、その正
弦波信号は電子ボリューム9へ出力される。電子ボリュ
ーム9は上記正弦波信号の阻止、通過および通過時の減
衰度を制御し、このように制御された正弦波信号はLP
F10を介してPWM11に入力され、上記正弦波信号
によりパルス幅変調されたパルスがPWM11から出力
される。LPF10は上記階段状正弦波信号の階段部分
を除去して滑らかな正弦波信号とするためのフィルタで
ある。PWM11から出力されるパルスによりブリッジ
型インバータ回路3aを構成する各ゲートの通電時間が
制御され、上記LPF10からの正弦波信号に応じたパ
ルス幅のパルス列としてブリッジ型インバータ回路3a
から出力され、ブリッジ型インバータ回路3aの出力は
LPF3bにより正弦波状の交流電力となり、電圧検出
器4を介して出力端子T1から出力される。The frequency-controlled oscillation signal output from the VCO 6 is frequency-divided by the frequency divider 7 and input to the sine wave conversion circuit 8 as a clock signal. The sine wave conversion circuit 8 generates a stepwise sine wave signal by the clock signal, and the sine wave signal is output to the electronic volume 9. The electronic volume 9 controls the above-mentioned sine wave signal for blocking, passing, and attenuation at the time of passing.
A pulse input to the PWM 11 via F10 and pulse width modulated by the sine wave signal is output from the PWM 11. The LPF 10 is a filter for removing the step portion of the stepped sine wave signal to obtain a smooth sine wave signal. The pulse output from the PWM 11 controls the energization time of each gate constituting the bridge type inverter circuit 3a, and the bridge type inverter circuit 3a is formed as a pulse train having a pulse width corresponding to the sine wave signal from the LPF 10.
And the output of the bridge-type inverter circuit 3a becomes sinusoidal AC power by the LPF 3b and is output from the output terminal T1 via the voltage detector 4.
【0020】運・停制御器17を運転状態に設定する
と、図2(c)に示すように、運・停制御器17の出力
信号cは「L」レベル(停止状態)から「H」レベルと
なる。When the luck / stop controller 17 is set to the operating state, the output signal c of the luck / stop controller 17 is changed from the "L" level (stopped state) to the "H" level, as shown in FIG. 2 (c). Becomes
【0021】Dフリップフロップ21のD端子には上記
出力信号c、そのCK端子には矩形波信号bを反転した
信号と出力信号cのナンド信号d(図2(d)参照)、
そのR端子には出力信号cの反転信号f(図2(f)参
照)が入力される。Dフリップフロップ21のQバー端
子は、上記信号c,d,fに応じた信号Qバー(図2
(e)参照)を出力する。信号Qバーと信号c,d,f
の関係を表に示す。表において、↑はパルス信号dの立
上り部分、↓は立下り部分を示し、sはDフリップフロ
ップ21のS端子上の信号を示し、信号sは常に「L」
レベルである。また*は「L」、「H」のいずれでも良
いこと(don't care)を示す。The output signal c is applied to the D terminal of the D flip-flop 21, and the NAND signal d of the output signal c and the inverted signal of the rectangular wave signal b is applied to the CK terminal thereof (see FIG. 2 (d)).
An inverted signal f (see FIG. 2F) of the output signal c is input to the R terminal. The Q bar terminal of the D flip-flop 21 has a signal Q bar (see FIG. 2) corresponding to the signals c, d, and f.
(See (e)) is output. Signal Q bar and signals c, d, f
The relationship is shown in the table. In the table, ↑ indicates a rising portion of the pulse signal d, ↓ indicates a falling portion thereof, s indicates a signal on the S terminal of the D flip-flop 21, and the signal s is always “L”.
It is a level. Also, * indicates that either "L" or "H" may be used (don't care).
【0022】[0022]
【表1】 自発電機が他発電機と並列に接続され、他発電機から交
流出力電圧が供給されているときには、運・停制御器1
7を運転状態として信号cを「H」レベルとすることに
より、表の3行目に示すように、信号Qバーは信号dの
最初の立上りで「L」レベルとなり(図2(d)(e)
参照)、正弦波回路8のリセット状態は解除され、出力
目標波形信号が回路8から電子ボリューム9へ出力され
る。これにより、電子ボリューム9から、選択された出
力目標波形の信号が出力され、自発電機は交流出力を負
荷へ供給することができる。出力目標波形の信号は、交
流出力の電圧信号と出力目標波形信号とを適切な割合で
混合した信号である。しかし、他発電機から交流出力電
圧の供給がない場合には、Dフリップフロップ21のC
K端子にはパルス信号の供給がなく、そのQバー端子は
最初の状態である「H」レベルの状態(表の5行目参
照)を維持し、正弦波回路8はリセット状態のままであ
り、従って回路8からは出力目標波形信号は出力され
ず、自発電機は交流出力を負荷へ供給することができな
い。[Table 1] When the own generator is connected in parallel with another generator and the AC output voltage is supplied from the other generator, the operation / stop controller 1
When the signal c is set to the “H” level by setting 7 as the operating state, the signal Q bar becomes the “L” level at the first rise of the signal d as shown in the third row of the table (see FIG. 2 (d) ( e)
), The reset state of the sine wave circuit 8 is released, and the output target waveform signal is output from the circuit 8 to the electronic volume 9. Thereby, the signal of the selected output target waveform is output from the electronic volume 9, and the self-generator can supply the AC output to the load. The output target waveform signal is a signal obtained by mixing the AC output voltage signal and the output target waveform signal at an appropriate ratio. However, when the AC output voltage is not supplied from another generator, the C of the D flip-flop 21 is
No pulse signal is supplied to the K terminal, its Q-bar terminal maintains the initial state of “H” level (see the fifth row of the table), and the sine wave circuit 8 remains in the reset state. Therefore, the output target waveform signal is not output from the circuit 8, and the self-generator cannot supply the AC output to the load.
【0023】カウンタ22は上記不具合を解消するため
のもので、携帯用交流電源装置が単独でも立ち上がるこ
とができるようにするものである。すなわち、運・停制
御器17を運転状態として、信号cを「H」、信号fを
「L」とすると、カウンタ22のリセット状態は解除さ
れ、分周器7からのクロックにより所定時間経過後、出
力端子Q6のレベルは「L」から「H」、そして「H」
から「L」へ変化し、インバータ23の出力信号レベル
は「H」から「L」、そして「L」から「H」へ変化す
る。これにより、表から分かるように、Dフリップフロ
ップ21の出力信号Qバーは「L」レベルとなり、正弦
波化回路8のリセット状態は解除されるので、自発電機
は、回路8から出力される出力目標波形信号に基づいた
波形の交流電力を出力することができる。The counter 22 is provided to eliminate the above-mentioned problems and allows the portable AC power supply device to start up independently. That is, when the operation / stop controller 17 is set to the operating state and the signal c is set to “H” and the signal f is set to “L”, the reset state of the counter 22 is released, and after a predetermined time elapses by the clock from the frequency divider 7. , The level of the output terminal Q6 is from "L" to "H", and then "H"
To "L", and the output signal level of the inverter 23 changes from "H" to "L" and from "L" to "H". As a result, as can be seen from the table, the output signal Q bar of the D flip-flop 21 becomes "L" level and the reset state of the sine wave conversion circuit 8 is released, so that the self-generator outputs the output from the circuit 8. It is possible to output AC power having a waveform based on the target waveform signal.
【0024】なお、他発電機がすでに立上がっている場
合には、自発電機は他発電機の波形に合わせて立上げな
ければならない。そうでないと、立上がると同時に発電
機が過負荷となり、使用中の負荷への通電が中断した
り、PWMスタート時の波形がくずれ、インバータ回路
のFETを破壊するおそれがある。本実施例において
は、立上げ時の出力目標波形の信号が交流出力の電圧信
号であっても出力目標波形信号であっても他発電機の出
力位相と立上げ時に合致するようになっている。これ
は、後述するように正弦波化回路8等のリセット端子で
行なう。When the other generator is already started up, the own generator must be started up according to the waveform of the other generator. Otherwise, the generator will be overloaded at the same time when it starts up, and the energization of the load in use may be interrupted, or the waveform at PWM start may be distorted and the FET of the inverter circuit may be destroyed. In the present embodiment, whether the output target waveform signal at startup is the AC output voltage signal or the output target waveform signal matches the output phase of another generator at startup. .. This is performed at the reset terminal of the sine wave conversion circuit 8 or the like, as will be described later.
【0025】次に、図1の構成要素1〜5、10、11
について図3〜図5を用いて詳細に説明する。Next, the components 1 to 5, 10, 11 of FIG.
Will be described in detail with reference to FIGS.
【0026】図3〜図5は図1の構成要素1〜5、1
0、11とその関連回路を示す構成図である。図3にお
いて、1aは交流発電機1の固定子に独立して巻装され
た三相出力巻線、1bは単相補助巻線である。また交流
発電機1の回転子(図示せず)には多極の永久磁石の磁
極が形成されており、エンジン(図示せず)によって回
転駆動されるように構成されている。三相出力巻線1a
の出力端は、3つのサイリスタと3つのダイオードとで
構成されるブリッジ整流回路2aに接続され、ブリッジ
整流回路2aの出力端は平滑回路2bに接続される。上
記ブリッジ整流回路2aと平滑回路2bとは整流平滑回
路2を構成する。3 to 5 are components 1 to 5 and 1 of FIG.
It is a block diagram which shows 0, 11 and its related circuit. In FIG. 3, 1a is a three-phase output winding independently wound around the stator of the AC generator 1, and 1b is a single-phase auxiliary winding. A rotor (not shown) of the AC generator 1 is formed with magnetic poles of multi-pole permanent magnets and is configured to be rotationally driven by an engine (not shown). Three-phase output winding 1a
The output end of is connected to the bridge rectifier circuit 2a composed of three thyristors and three diodes, and the output end of the bridge rectifier circuit 2a is connected to the smoothing circuit 2b. The bridge rectifying circuit 2a and the smoothing circuit 2b constitute the rectifying and smoothing circuit 2.
【0027】単相補助巻線1bの出力端は、正極、負極
出力端子E,Fを有する定電圧供給装置A1に接続され
る。定電圧供給装置A1は2組の整流回路、平滑回路、
定電圧回路A1aから成り、単相補助巻線1bからの一
の方向の電流に対しては一方の組の各回路が働き、一の
方向と反対の方向の電流に対しては他方の組の各回路が
働き、これによって出力端子E,Fにそれぞれ正負の定
電圧が出力される。The output terminal of the single-phase auxiliary winding 1b is connected to a constant voltage supply device A1 having positive and negative output terminals E and F. The constant voltage supply device A1 includes two sets of a rectifying circuit, a smoothing circuit,
It consists of a constant voltage circuit A1a, and each circuit of one set works for the current in one direction from the single-phase auxiliary winding 1b, and the other set for the current in the opposite direction to the one direction. Each circuit operates, and thereby positive and negative constant voltages are output to the output terminals E and F, respectively.
【0028】A2はサイリスタ制御回路であり、電源入
力側の一端が定電圧供給装置A1の正極出力端子Eに接
続され、他端が平滑回路4の正極側端子とともに接地さ
れる。サイリスタ制御回路A2の信号入力端はコンデン
サC1、抵抗R1〜R3の直列回路で構成され、コンデ
ンサC1側の一端は定電圧供給装置A1の正極出力端子
Eに接続され、抵抗R3側の他端は平滑回路4の負極側
端子に接続される。抵抗R1と抵抗R2との接続点はト
ランジスタQ1のベースに、このトランジスタQ1のコ
レクタはトランジスタQ2のベースに、このトランジス
タQ2のコレクタはブリッジ整流回路2aの各サイリス
タのゲート入力回路に接続され、抵抗R1と抵抗R2と
の接続点の電位に応じてゲート入力回路の入力信号を制
御するように構成されている。A2 is a thyristor control circuit, one end of which is on the power supply input side is connected to the positive electrode output terminal E of the constant voltage supply device A1, and the other end is grounded together with the positive electrode terminal of the smoothing circuit 4. The signal input terminal of the thyristor control circuit A2 is composed of a series circuit of a capacitor C1 and resistors R1 to R3, one end of the capacitor C1 side is connected to the positive output terminal E of the constant voltage supply device A1, and the other end of the resistor R3 side is connected. It is connected to the negative terminal of the smoothing circuit 4. The connection point between the resistors R1 and R2 is connected to the base of the transistor Q1, the collector of the transistor Q1 is connected to the base of the transistor Q2, and the collector of the transistor Q2 is connected to the gate input circuit of each thyristor of the bridge rectifier circuit 2a. The input signal of the gate input circuit is controlled according to the potential of the connection point between R1 and the resistor R2.
【0029】コンデンサC1と抵抗R1との接続点Kに
は過渡抑制回路A3の出力側が接続される。過渡抑制回
路A3によれば、定電圧供給装置A1の正極出力端子E
側に設けられた定電圧回路A1aの入力側(G)にツェ
ナーダイオードD1のカソード側が接続され、ツェナー
ダイオードD1のアノード側が抵抗を介して定電圧供給
装置A1の負極出力端子Fに接続されるとともに、オペ
アンプから成る反転比較器A31の反転端子(−)に接
続され、反転比較器A31の非反転端子(+)は抵抗を
介して接地される。反転比較器A31の出力側はNOR
回路A32の入力側に接続され、一方NOR回路A32
の入力側のもう1つの端子には発電機の過電流状態な
ど、保護が必要な状態になっていることを検出するため
の保護装置A4が接続され、保護が必要な状態を検出し
た時に「H」レベル信号がNOR回路A32に供給され
る。NOR回路A32の出力側はインバータA33、抵
抗を介してトランジスタQ3のベースに接続される。ト
ランジスタQ3のエミッタは定電圧供給装置A1の負極
出力端子Fに接続され、一方コレクタは、抵抗R4を介
して定電圧供給装置A1の正極出力端子Eに接続される
とともにコンデンサC2を介して定電圧供給装置A1の
負極出力端子Fに接続される。コンデンサC2の正極端
子にはトランジスタQ4のベースが接続され、トランジ
スタQ4のコレクタは定電圧供給装置A1の正極出力端
子Eに接続され、一方エミッタは、ダイオードD2のア
ノードに接続されるとともにサイリスタ制御回路A2の
コンデンサC1と抵抗R1との接続点Kに接続される。
ダイオードD2のカソードはコンデンサC2の正極端子
に接続される。The output side of the transient suppression circuit A3 is connected to the connection point K between the capacitor C1 and the resistor R1. According to the transient suppression circuit A3, the positive electrode output terminal E of the constant voltage supply device A1
The cathode side of the Zener diode D1 is connected to the input side (G) of the constant voltage circuit A1a provided on the side, and the anode side of the Zener diode D1 is connected to the negative output terminal F of the constant voltage supply device A1 via a resistor. , And the non-inverting terminal (+) of the inverting comparator A31 is grounded via a resistor. The output side of the inverting comparator A31 is NOR
Connected to the input side of the circuit A32, while the NOR circuit A32
A protective device A4 is connected to the other terminal on the input side of to detect that the generator is in an overcurrent condition or other condition requiring protection. When a condition requiring protection is detected, " The "H" level signal is supplied to the NOR circuit A32. The output side of the NOR circuit A32 is connected to the base of the transistor Q3 via an inverter A33 and a resistor. The emitter of the transistor Q3 is connected to the negative output terminal F of the constant voltage supply device A1, while the collector is connected to the positive output terminal E of the constant voltage supply device A1 via the resistor R4 and the constant voltage supply via the capacitor C2. It is connected to the negative electrode output terminal F of the supply device A1. The base of the transistor Q4 is connected to the positive terminal of the capacitor C2, the collector of the transistor Q4 is connected to the positive output terminal E of the constant voltage supply device A1, while the emitter is connected to the anode of the diode D2 and the thyristor control circuit. It is connected to a connection point K between the capacitor C1 of A2 and the resistor R1.
The cathode of the diode D2 is connected to the positive terminal of the capacitor C2.
【0030】平滑回路2bの出力側は図4に示すブリッ
ジ型インバータ回路3aに接続される。ブリッジ型イン
バータ回路3aは4つのFETQ5〜Q8から成るブリ
ッジ回路で構成され、FETQ5,Q6のドレインと共
通ラインLNとの間には負荷電流値を検出する電流検出
用抵抗(電流検出器)R31,R32が設けられてい
る。FETQ5〜Q8の各ゲート端子に接続される駆動
信号回路に関しては後述する。The output side of the smoothing circuit 2b is connected to the bridge type inverter circuit 3a shown in FIG. The bridge-type inverter circuit 3a is composed of a bridge circuit composed of four FETs Q5 to Q8. Between the drains of the FETs Q5 and Q6 and the common line LN, there is a current detection resistor (current detector) R31 for detecting a load current value. R32 is provided. The drive signal circuit connected to each gate terminal of the FETs Q5 to Q8 will be described later.
【0031】ブリッジ型インバータ回路3aの出力側は
LPF3bを介して負荷(図示せず)が接続される出力
端子T11,T12に接続される。LPF3bは、負荷
に対し直列接続されるコイルL1,L2、及び負荷に対
し並列接続されるコンデンサC3で構成される。The output side of the bridge type inverter circuit 3a is connected to output terminals T11, T12 to which a load (not shown) is connected via the LPF 3b. The LPF 3b is composed of coils L1 and L2 connected in series with a load, and a capacitor C3 connected in parallel with the load.
【0032】4は電圧検出器、5は電流検出回路で、検
出器4の出力端子T4および検出器5の出力端子T5、
Pはオペアンプ12および矩形波変換器15、分周器7
の入力側に接続される。Reference numeral 4 is a voltage detector, and 5 is a current detection circuit, which has an output terminal T4 of the detector 4 and an output terminal T5 of the detector 5.
P is an operational amplifier 12, a rectangular wave converter 15, and a frequency divider 7.
Connected to the input side of.
【0033】電流検出回路5において、一対の電流検出
用抵抗R31,R32とFETQ5,Q6との接続点
M,Nは2段増幅器の入力側オペアンプ51の非反転入
力端子(+),反転入力端子(−)に接続され、オペア
ンプ51の出力側は2段増幅器の出力側オペアンプ52
に接続される。そして、オペアンプ52の出力側は矩形
波変換器15に接続されると共に、オペアンプ53,5
4の入力側に接続される。In the current detection circuit 5, the connection points M and N between the pair of current detection resistors R31 and R32 and the FETs Q5 and Q6 are the non-inverting input terminal (+) and inverting input terminal of the input side operational amplifier 51 of the two-stage amplifier. (−), And the output side of the operational amplifier 51 is the output side operational amplifier 52 of the two-stage amplifier.
Connected to. The output side of the operational amplifier 52 is connected to the rectangular wave converter 15, and the operational amplifiers 53 and 5 are connected.
4 is connected to the input side.
【0034】ブリッジ型インバータ回路3aの一対の電
流検出用抵抗R31,R32にはブリッジ型インバータ
回路3aの出力電流(負荷電流)に応じた電圧が生じ
る。図15(a)に接続点Mの検出電流波形を示す。接
続点Nの検出電流波形は図6(b)に示すように図15
(a)と逆相の関係になる。接続点M,Nの検出電流波
形信号(出力電流信号)は電流検出回路5のオペアンプ
51の非反転入力端子(+)、反転入力端子(−)に入
力される。オペアンプ51は積分回路を構成しており、
入力された接続点M,Nの電位信号は高周波成分が除去
され、接続点Mの電位信号のみに着目した場合には直流
成分および商用周波数成分を含む信号がオペアンプ51
の出力側に現われる。この信号は積分回路を構成するオ
ペアンプ52で反転増幅されることにより図15(c)
に示すような高周波成分が除去された商用周波数の信号
となり、オペアンプ53,54に出力される。オペアン
プ53,54はオペアンプ52から出力される出力電流
信号を全波整流し、LPF55へ出力する。LPF55
は上記全体整流信号を平滑し、オペアンプ56の非反転
端子(+)へ出力する。オペアンプ56は比較器を構成
し、抵抗R51とR52とによる正極出力端子Eの電圧
の分圧レベルと非反転入力端子(+)への入力信号レベ
ルとを比較し、入力信号レベルが上記分圧レベルを越え
たときに端子Eの電位と同じ正電位の「H」レベル信号
を分周器7へ出力する。入力信号レベルが上記分圧レベ
ルを越えないときには負極出力端子Fの電位と同じ負電
位の「L」レベル信号を分周器7へ出力する。A voltage corresponding to the output current (load current) of the bridge type inverter circuit 3a is generated in the pair of current detecting resistors R31 and R32 of the bridge type inverter circuit 3a. FIG. 15A shows the detected current waveform at the connection point M. The detected current waveform at the connection point N is as shown in FIG.
It is in the opposite phase of (a). The detected current waveform signal (output current signal) at the connection points M and N is input to the non-inverting input terminal (+) and the inverting input terminal (−) of the operational amplifier 51 of the current detection circuit 5. The operational amplifier 51 constitutes an integrating circuit,
High frequency components are removed from the input potential signals at the connection points M and N, and when attention is paid only to the potential signal at the connection point M, a signal including a DC component and a commercial frequency component is the operational amplifier 51.
Appears on the output side of. This signal is inverted and amplified by the operational amplifier 52 which constitutes the integrating circuit, so that FIG.
The signal of the commercial frequency from which the high-frequency component as shown in (3) is removed is output to the operational amplifiers 53 and 54. The operational amplifiers 53 and 54 perform full-wave rectification on the output current signal output from the operational amplifier 52 and output it to the LPF 55. LPF55
Smoothes the overall rectified signal and outputs it to the non-inverting terminal (+) of the operational amplifier 56. The operational amplifier 56 constitutes a comparator, compares the voltage division level of the voltage of the positive output terminal E by the resistors R51 and R52 with the input signal level to the non-inverting input terminal (+), and the input signal level is the above voltage division. When the voltage exceeds the level, the "H" level signal having the same positive potential as the potential of the terminal E is output to the frequency divider 7. When the input signal level does not exceed the voltage division level, an “L” level signal having the same negative potential as the potential of the negative output terminal F is output to the frequency divider 7.
【0035】LPF3bを構成するコンデンサの両端H
は、分割抵抗や差動アンプから成る歪検出回路A5(図
5)に接続される。歪検出回路A5は、出力端子T1
1,T12に現れる出力電圧の波形どうしを直接比較す
ることによって出力の波形歪あるいはオフセット成分を
検出し、検出信号を出力するものである。そして、この
検出信号は端子T4に電圧検出信号(電圧波形の位相検
出)としても出力される。Both ends H of the capacitor forming the LPF 3b
Is connected to the distortion detection circuit A5 (FIG. 5) including a division resistor and a differential amplifier. The distortion detection circuit A5 has an output terminal T1.
By directly comparing the waveforms of the output voltage appearing at 1 and T12, the waveform distortion or offset component of the output is detected and the detection signal is output. Then, this detection signal is also output to the terminal T 4 as a voltage detection signal (phase detection of voltage waveform).
【0036】図5において、10はLPF、11はPW
Mである。電子ボリューム9の出力側はLPF10のオ
ペアンプの反転入力端子(−)に接続される。このLP
F10は、電子ボリューム9から出力される階段状の正
弦波を滑らかな正弦波とするものである。LPF10の
出力側は歪補正回路A6のオペアンプの反転入力端子
(−)に接続され、オペアンプの非反転入力端子(+)
には歪検出回路A5の出力側が接続される。歪補正回路
A6は、電子ボリューム9からLPF10を介し出力さ
れる正弦波レベルを歪検出回路A5から出力される検出
信号で補正し、補正された正弦波信号を出力するもので
ある。In FIG. 5, 10 is an LPF and 11 is a PW.
It is M. The output side of the electronic volume 9 is connected to the inverting input terminal (-) of the operational amplifier of the LPF 10. This LP
F10 makes the stepwise sine wave output from the electronic volume 9 a smooth sine wave. The output side of the LPF 10 is connected to the inverting input terminal (-) of the operational amplifier of the distortion correction circuit A6, and the non-inverting input terminal (+) of the operational amplifier is provided.
The output side of the distortion detection circuit A5 is connected to. The distortion correction circuit A6 corrects the sine wave level output from the electronic volume 9 via the LPF 10 with the detection signal output from the distortion detection circuit A5, and outputs a corrected sine wave signal.
【0037】図5において、111は矩形波発振器であ
り、この矩形波発振器111で発振される矩形波の周波
数はLPF10から出力される正弦波の周波数よりも格
段に大きい値に設定される。矩形波発振器111の出力
側は積分回路112に接続され、積分回路112は矩形
波を積分して三角波信号に変換する。In FIG. 5, reference numeral 111 denotes a rectangular wave oscillator, and the frequency of the rectangular wave oscillated by the rectangular wave oscillator 111 is set to a value significantly higher than the frequency of the sine wave output from the LPF 10. The output side of the rectangular wave oscillator 111 is connected to the integrating circuit 112, and the integrating circuit 112 integrates the rectangular wave and converts it into a triangular wave signal.
【0038】LPF10から出力され、歪補正回路A6
で補正された正弦波信号と積分回路112から出力され
る三角波信号とは重畳されてインバータバッファ110
(パルス幅変調回路)に供給される。インバータバッフ
ァ110は所定のしきい値(スレッシュホールドレベ
ル)を有し、このしきい値を越えたレベルの信号が入力
したときは「L」レベルの信号を出力し、一方しきい値
以下のレベルの信号が入力したときは「H」レベルの信
号を出力し、いわゆるパルス幅変調(PWM)信号を形
成するものであり、例えばゲート端子への入力信号に対
し固定されたしきい値を有するCMOSゲートICで構
成する。The distortion correction circuit A6 is output from the LPF 10.
The sine wave signal corrected by and the triangular wave signal output from the integrator circuit 112 are superimposed on each other and the inverter buffer 110
(Pulse width modulation circuit). The inverter buffer 110 has a predetermined threshold value (threshold level), outputs a signal of "L" level when a signal of a level exceeding this threshold is input, and outputs a signal of a level below the threshold. Signal of "H" level is output when the above signal is input to form a so-called pulse width modulation (PWM) signal. For example, a CMOS having a fixed threshold value with respect to the input signal to the gate terminal. It is composed of a gate IC.
【0039】インバータバッファ110の出力側は、イ
ンバータ113を経てNAND回路114の一方の入力
端に入力するとともにそのまま直接NAND回路115
の一方の入力端にも入力する。NAND回路114の他
方の入力端とNAND回路115の他方の入力端には過
渡抑制回路A3のNOR回路A32の出力端Jが接続さ
れる。The output side of the inverter buffer 110 is input to one input terminal of the NAND circuit 114 via the inverter 113 and is directly input to the NAND circuit 115.
Input to one input terminal of. The output terminal J of the NOR circuit A32 of the transient suppression circuit A3 is connected to the other input terminal of the NAND circuit 114 and the other input terminal of the NAND circuit 115.
【0040】NAND回路114の出力端はトランジス
タQ9,Q10から成る第1のプッシュプル増幅器に接
続される。第1のプッシュプル増幅器のトランジスタQ
9のコレクタは定電圧供給装置A1の正極出力端子E
に、トランジスタQ10のコレクタは定電圧供給装置A
1の負極出力端子Fに接続される。The output terminal of the NAND circuit 114 is connected to the first push-pull amplifier composed of the transistors Q9 and Q10. Transistor Q of the first push-pull amplifier
The collector of 9 is the positive electrode output terminal E of the constant voltage supply device A1.
The collector of the transistor Q10 is a constant voltage supply device A
1 is connected to the negative electrode output terminal F.
【0041】上記第1のプッシュプル増幅器の出力端
(トランジスタQ9,Q10のエミッタどうしの接続
点)はダイオードD7のアノードとダイオードD8のカ
ソードとの接続点に接続される。ダイオードD7のカソ
ードは定電圧供給装置A1の正極出力端子Eに、ダイオ
ードD8のアノードは定電圧供給装置A1の負極出力端
子Fに接続される。ダイオードD7,D8は後述のパル
ストランスで発生するサージを吸収するためのものであ
る。The output terminal (the connection point between the emitters of the transistors Q9 and Q10) of the first push-pull amplifier is connected to the connection point between the anode of the diode D7 and the cathode of the diode D8. The cathode of the diode D7 is connected to the positive output terminal E of the constant voltage supply device A1, and the anode of the diode D8 is connected to the negative output terminal F of the constant voltage supply device A1. The diodes D7 and D8 are for absorbing a surge generated in a pulse transformer described later.
【0042】ダイオードD7のアノードとダイオードD
8のカソードとの接続点は、低周波成分カット用のコン
デンサC4を介してパルストランスA,Cの一次側コイ
ルL3,L4の各一端に接続される。これら一次側コイ
ルL3,L4の各他端は定電圧供給装置A1の負極出力
端子Fに接続される。コンデンサC4は、周波数の高圧
供給装置A1の負極出力端子Fに接続される。コンデン
サC4は、周波数の高いPWM搬送周波数信号のみを通
し、低周波成分は通さないような定数値に設定される。Anode of diode D7 and diode D
The connection point with the cathode of 8 is connected to each one end of the primary side coils L3 and L4 of the pulse transformers A and C via the capacitor C4 for cutting low frequency components. The other end of each of the primary side coils L3 and L4 is connected to the negative electrode output terminal F of the constant voltage supply device A1. The capacitor C4 is connected to the negative output terminal F of the high frequency power supply A1. The capacitor C4 is set to a constant value that allows only a high frequency PWM carrier frequency signal to pass but not a low frequency component.
【0043】またNAND回路115の出力端は上記同
様、トランジスタQ11,Q12から成る第2のプッシ
ュプル増幅器に接続され、第2のプッシュプル増幅器の
出力端はダイオードD9のアノードとダイオードD10
のカソードとの接続点に接続される。この接続点は、上
述のコンデンサC4と同様にPWM搬送周波数信号のみ
を通し、低周波成分は通さないような定数値に設定され
たコンデンサC5を介してパルストランスB,Dの一次
側コイルL5,L6の各一端に接続される。Similarly to the above, the output terminal of the NAND circuit 115 is connected to the second push-pull amplifier composed of the transistors Q11 and Q12, and the output terminal of the second push-pull amplifier is the anode of the diode D9 and the diode D10.
Is connected to the connection point with the cathode. Similar to the above-mentioned capacitor C4, this connection point allows only the PWM carrier frequency signal to pass through, and the primary side coil L5 of the pulse transformers B and D through the capacitor C5 set to a constant value so as not to pass the low frequency component. It is connected to each end of L6.
【0044】次にインバータ回路3aのFETQ5〜Q
8の各ゲート端子に接続される駆動信号回路について説
明する。パルストランスAの二次側の一端は、抵抗R
5、復調用のコンデンサC6、抵抗R6とダイオードD
13との並列回路を経てFETQ5のゲート端子に接続
され、一方パルストランスAの二次側の他端はFETQ
5のソース端子に接続される。コンデンサC6と、抵抗
R6、ダイオードD13から成る並列回路との接続点
は、ツェナーダイオードD5,D6の直列回路を介して
パルストランスAの二次側の前記他端に接続される。ダ
イオードD13はアノードがFETQ5のゲート端子側
になるように、またツェナーダイオードD5,D6は互
いにアノードどうしが向き合うように接続される。Next, FETs Q5 to Q of the inverter circuit 3a
The drive signal circuit connected to each gate terminal 8 will be described. The secondary end of the pulse transformer A has a resistor R
5, demodulation capacitor C6, resistor R6 and diode D
13 is connected to the gate terminal of FETQ5 via a parallel circuit with 13, while the other end on the secondary side of the pulse transformer A is FETQ5.
5 is connected to the source terminal. The connection point between the capacitor C6 and the parallel circuit composed of the resistor R6 and the diode D13 is connected to the other end of the secondary side of the pulse transformer A via the series circuit of the Zener diodes D5 and D6. The diode D13 is connected such that its anode is on the gate terminal side of the FET Q5, and the Zener diodes D5 and D6 are connected such that their anodes face each other.
【0045】各パルストランスB,C,Dの二次側と、
対応する各FETQ6〜Q8のゲート端子との間にも、
パルストランスAの二次側とFETQ5のゲート端子と
の間に設けられた回路と全く同様な回路が設けられる。Secondary side of each pulse transformer B, C, D,
Between the corresponding gate terminals of the FETs Q6 to Q8,
A circuit exactly the same as the circuit provided between the secondary side of the pulse transformer A and the gate terminal of the FET Q5 is provided.
【0046】図5において、インバータ116とアンド
回路117はPWM信号のゲート回路を構成し、Dフリ
ップフロップ21からの信号Qバーが「L」となること
によりゲート開となる。従って、PWM信号は信号Qバ
ーの立下り時点すなわち交流出力電圧の正勾配のゼロク
ロス点から出力されることになる。In FIG. 5, the inverter 116 and the AND circuit 117 form a gate circuit for the PWM signal, and the gate is opened when the signal Q bar from the D flip-flop 21 becomes "L". Therefore, the PWM signal is output from the falling point of the signal Q bar, that is, the zero-cross point of the positive slope of the AC output voltage.
【0047】図6は、交流出力電圧信号の矩形波変換器
14の一例を示す回路図であり、この回路はオペアンプ
を使用した正帰還増幅回路である。交流出力電圧の位相
に応じた位相の正弦波信号は電圧検出器4から出力さ
れ、オペアンプ12を介して矩形波変換器14に入力さ
れ、矩形波変換器14で正帰還増幅され、急峻な立上
り、立下り特性を持つ矩形波信号bとなる。FIG. 6 is a circuit diagram showing an example of a rectangular wave converter 14 for an AC output voltage signal. This circuit is a positive feedback amplifier circuit using an operational amplifier. A sine wave signal having a phase corresponding to the phase of the AC output voltage is output from the voltage detector 4 and input to the rectangular wave converter 14 via the operational amplifier 12, is positively feedback-amplified by the rectangular wave converter 14, and has a steep rise. , And a rectangular wave signal b having a falling characteristic.
【0048】図7は、交流出力電流信号の矩形波変換器
15の一例を示す回路図であり、この回路はオペアンプ
を使用した高増幅度回路である。矩形波増幅器15に
は、負荷電流の位相に応じた位相の正弦波信号(出力電
流信号)が電流検出回路5から入力され、急峻な立上
り、立下り特性を持つ矩形波信号b′となって出力され
る。FIG. 7 is a circuit diagram showing an example of a rectangular wave converter 15 for an AC output current signal. This circuit is a high amplification circuit using an operational amplifier. A sine wave signal (output current signal) having a phase corresponding to the phase of the load current is input to the rectangular wave amplifier 15 from the current detection circuit 5, and becomes a rectangular wave signal b ′ having steep rising and falling characteristics. Is output.
【0049】図8は、位相差検出器16の一例を示す回
路図である。この位相差検出器16の動作を図9を用い
て説明する。矩形波変換器14から出力され、交流出力
の電圧位相を示す矩形波信号g(図9(a))および矩
形波変換器15から出力され、交流出力の電流位相を示
す矩形波信号h(図9(b))は入力端子16T1及び
16T2を介してナンド回路161に入力され、ナンド
信号i(図9(c))となる。信号iと信号gはナンド
回路162に入力され、信号iと信号hはナンド回路1
63に入力され、それぞれナンド信号g′(図9
(d))、h′(図9(e))となる。信号g′とh′と
はナンド回路164に入力されナンド信号i′(図9
(f))となる。図9(a),(b)および(f)から
分かるように、ナンド信号i′は交流出力の電圧と電流
の位相差に応じたパルス幅のパルスであり、進み位相の
矩形波信号gの前端および後端が立上り部分となるパル
スである。FIG. 8 is a circuit diagram showing an example of the phase difference detector 16. The operation of the phase difference detector 16 will be described with reference to FIG. The rectangular wave signal g output from the rectangular wave converter 14 and indicating the voltage phase of the AC output (FIG. 9A) and the rectangular wave signal h output from the rectangular wave converter 15 and indicating the current phase of the AC output (FIG. 9 (b) is input to the NAND circuit 161 via the input terminals 16T1 and 16T2 and becomes the NAND signal i (FIG. 9 (c)). The signal i and the signal g are input to the NAND circuit 162, and the signal i and the signal h are input to the NAND circuit 1.
63 to the NAND signal g '(Fig. 9).
(D)) and h '(FIG. 9 (e)). The signals g ′ and h ′ are input to the NAND circuit 164 and the NAND signal i ′ (FIG. 9).
(F)). As can be seen from FIGS. 9 (a), 9 (b) and 9 (f), the NAND signal i'is a pulse having a pulse width corresponding to the phase difference between the voltage and the current of the AC output and the rectangular wave signal g of the leading phase. This is a pulse in which the front end and the rear end are the rising portions.
【0050】インバータ165,168とナンド回路1
66,167とコンデンサ16Cと抵抗16R1,16
R2とは、交流出力の電圧と電流の位相差に応じた電圧
を発生するための位相差/電圧変換部を構成する。信号
j(図9(g))は、正弦波化回路8から出力されるパ
ルスを入力端子16T3を介して入力し、インバータ1
65で反転して得られた信号であり、VCO6から出力
される発振信号の位相を示す信号であり、この信号jの
周波数は出力目標波形信号の倍周期となっており、すな
わち交流出力波形のうちの半サイクルについて、この半
サイクルを前半、後半に分けることによって位相差信号
iが遅れ位相か進み位相かを判別する基準信号となって
いる。また信号jは信号i′のゲート区間を定めるもの
である。図8においては、信号jが「H」の区間、信号
i′がナンド回路166から出力される。信号jが
「L」の区間においてはナンド回路167から信号i′
が出力されることとなるが、信号jの「L」の区間にお
いては信号i′は「L」であるので、ナンド回路167
の出力信号つまりインバータ168の出力信号lには変
化は生じない。すなわち図9(h),(i)に示すよう
に、信号kが信号i′が「H」となる度に「L」となる
のに対して、信号lは「L」を維持する。ここで、
「H」レベル、「L」レベルとは例えば8V、−8Vで
あり、信号kが「H」、信号lが「L」の場合には、8
Vと−8Vが打ち消しあって、信号m(図9(j))は
0Vとなる。次に、信号kが「L」となると、信号kも
lも「L」となるので、−8Vに向かって放電され、次
に信号kが「H」となると同図に示すように0Vに向か
って充電され、結局、0Vと−8Vとの間で平均電圧の
レベルが変化する。なお、上記のタイムチャートは交流
電力の電流が電圧よりも遅相である場合についての例で
あるが、電流が電圧よりも進相の場合には、図9(k)
に示すように、0Vと+8Vとの間で平均電圧のレベル
が変化することになり、信号jが出力目標波形の倍周期
になっていることを合わせると、全体として位相差に応
じた−4V〜+4Vの間の電圧を発生することになる。
上記位相差に応じた電圧は出力端子16T4からVCO
6へ出力される。Inverters 165 and 168 and NAND circuit 1
66, 167, capacitor 16C, resistors 16R1, 16
R2 constitutes a phase difference / voltage converter for generating a voltage corresponding to the phase difference between the voltage of the AC output and the current. The signal j (FIG. 9 (g)) receives the pulse output from the sine wave conversion circuit 8 via the input terminal 16T3, and the inverter 1
The signal obtained by inverting at 65 is a signal indicating the phase of the oscillation signal output from the VCO 6, and the frequency of this signal j is a double period of the output target waveform signal, that is, the AC output waveform. Of these half cycles, the half cycle is divided into the first half and the latter half to serve as a reference signal for discriminating whether the phase difference signal i is the delayed phase or the advanced phase. The signal j defines the gate section of the signal i '. In FIG. 8, the signal i ′ is output from the NAND circuit 166 while the signal j is “H”. In the section where the signal j is "L", the NAND circuit 167 outputs the signal i '.
However, since the signal i ′ is “L” in the “L” section of the signal j, the NAND circuit 167 is output.
Of the output signal of the inverter 168, that is, the output signal 1 of the inverter 168 does not change. That is, as shown in FIGS. 9 (h) and 9 (i), the signal k becomes "L" every time the signal i'becomes "H", while the signal l maintains "L". here,
The "H" level and the "L" level are, for example, 8V and -8V, and when the signal k is "H" and the signal l is "L", 8
V and -8V cancel each other, and the signal m (FIG. 9 (j)) becomes 0V. Next, when the signal k becomes "L", both the signals k and 1 also become "L", so that they are discharged toward -8V, and when the signal k becomes "H" next, they become 0V as shown in FIG. As a result, the average voltage level changes between 0V and -8V. Note that the above time chart is an example of the case where the current of the AC power is lagging behind the voltage, but when the current is lagging ahead of the voltage, FIG.
As shown in, the level of the average voltage changes between 0V and + 8V, and when the signal j has a doubled cycle of the output target waveform, it is -4V corresponding to the phase difference as a whole. A voltage of between + 4V will be generated.
The voltage corresponding to the phase difference is output from the output terminal 16T4 to the VCO.
6 is output.
【0051】図10は、VCO6の一例を示す回路図で
あり、可変容量ダイオードにより発振周波数を制御する
ものである。すなわち、可変容量ダイオードに印加され
る逆バイアス電圧が増加すると、その接合容量が減少す
ることを利用するものであり、例えば、逆バイアス電圧
の増加により周波数を高めることができ、交流出力の電
圧が電流より進相の場合は周波数を高め、遅相の場合は
周波数を低めることができる。VCO6には上記位相差
検出器16から位相差に応じた電圧が入力端子6T1を
介して入力され、VCO6はその電圧に応じた周波数の
発振信号を出力端子6T2から出力する。なお、VCO
6に水晶振動子を用いた場合は周波数は安定するが、組
合せ容量値により±0.01%程度の変化は可能である。FIG. 10 is a circuit diagram showing an example of the VCO 6, in which the oscillation frequency is controlled by the variable capacitance diode. That is, when the reverse bias voltage applied to the varactor diode increases, the junction capacitance decreases. For example, the frequency can be increased by increasing the reverse bias voltage, and the voltage of the AC output is The frequency can be increased when the phase is advanced from the current, and can be decreased when the phase is delayed. A voltage corresponding to the phase difference is input to the VCO 6 from the phase difference detector 16 via the input terminal 6T1, and the VCO 6 outputs an oscillation signal having a frequency corresponding to the voltage from the output terminal 6T2. In addition, VCO
When a crystal oscillator is used for 6, the frequency is stable, but it can change by about ± 0.01% depending on the combined capacitance value.
【0052】図11、分周器7の一例を示す回路図であ
り、例えばカウンタ4040,4017等から構成され
る。分周器7の入力端子7T1にはVCO6から発振信
号が入力され、この信号を分周した分周信号が出力端子
7T2から出力される。FIG. 11 is a circuit diagram showing an example of the frequency divider 7, which is composed of, for example, counters 4040 and 4017. The oscillation signal is input from the VCO 6 to the input terminal 7T1 of the frequency divider 7, and the frequency-divided signal obtained by dividing this signal is output from the output terminal 7T2.
【0053】また、SW71は出力端子7T2から出力
される分周信号の周波数を決定するスイッチであり、正
電圧を供給する正極出力端子E側又は負電圧を供給する
負極出力端子F側に接続されたときは正弦波化回路8か
ら出力される正弦波信号が50Hz又は60Hzとなるよう
な周波数の分周信号が出力端子7T2から出力される。
端子Pは電流検出回路5と接続され、電流検出回路5が
過負荷を検出したときは「H」レベルの正電位、過負荷
を検出しないときは「L」レベルの負電位が入力され、
従って過負荷のときは正弦波化回路8から出力される正
弦波信号は50Hzとなる。SW71 is a switch that determines the frequency of the divided signal output from the output terminal 7T2, and is connected to the positive electrode output terminal E side for supplying a positive voltage or the negative electrode output terminal F side for supplying a negative voltage. In this case, a frequency-divided signal having a frequency such that the sine wave signal output from the sine wave conversion circuit 8 becomes 50 Hz or 60 Hz is output from the output terminal 7T2.
The terminal P is connected to the current detection circuit 5, and when the current detection circuit 5 detects an overload, a positive potential of “H” level is input, and when the overload is not detected, a negative potential of “L” level is input.
Therefore, in the case of overload, the sine wave signal output from the sine wave circuit 8 becomes 50 Hz.
【0054】図12は、正弦波化回路8の一例を示す回
路図であり、例えばマルチプレクサ4051等から構成
される。マルチプレクサ4051の端子Xは出力端子で
あり、端子A,B,Cの状態に応じて入力端子X0〜X
7のいずれか一つと接続される。各入力端子X0〜X7
は各分圧抵抗の接続部と接続されている。各接続部に
は、その電気的位置に応じた電圧が生じており、これら
各レベルの電圧を順次、各入力端子X0〜X7を介して
出力端子Xから出力することにより、階段状の正弦波信
号を得ることができ、この正弦波信号は電子ボリューム
9へ端子8T4を介して出力される。また、クロック信
号も正弦波化回路8から電子ボリューム9へ端子8T6
を介して出力される。なお、図12において、8T1は
分周器7からの分周信号の入力端子、8T2は発振信号
の位相を示すパルスを位相差検出器16へ出力する出力
端子、8T3および8T5はリセット端子である。端子
8T3,8T5には信号Qバーが入力されるので、信号
Qバーの立下り時すなわち交流出力電圧の正勾配のゼロ
クロス点から正弦波信号が発生し、交流出力電圧の位相
と上記正弦波信号すなわち出力目標波形信号の位相とが
合致する。FIG. 12 is a circuit diagram showing an example of the sine wave conversion circuit 8, which is composed of, for example, a multiplexer 4051. The terminal X of the multiplexer 4051 is an output terminal, and the input terminals X0 to X depending on the states of the terminals A, B, and C.
It is connected to any one of 7. Each input terminal X0 to X7
Is connected to the connection of each voltage dividing resistor. A voltage corresponding to the electrical position is generated in each connection portion, and voltages of these respective levels are sequentially output from the output terminal X via the input terminals X0 to X7, whereby a stepped sine wave is generated. A signal can be obtained and this sine wave signal is output to the electronic volume 9 via the terminal 8T4. Further, the clock signal is also sent from the sine wave conversion circuit 8 to the electronic volume 9 at the terminal 8T6.
Is output via. In FIG. 12, 8T1 is an input terminal for the frequency-divided signal from the frequency divider 7, 8T2 is an output terminal for outputting a pulse indicating the phase of the oscillation signal to the phase difference detector 16, and 8T3 and 8T5 are reset terminals. .. Since the signal Q bar is input to the terminals 8T3 and 8T5, a sine wave signal is generated at the falling edge of the signal Q bar, that is, from the zero crossing point of the positive slope of the AC output voltage. That is, the phase of the output target waveform signal matches.
【0055】図13は、電子ボリューム9の一例を示す
回路図であり、例えばマルチプレクサ4051等から構
成される。入力端子9T1および9T4には、オペアン
プ12および正弦波化回路8から交流出力の電圧信号お
よび出力目標波形信号が出力目標波形を示す信号として
入力される。また、入力端子9T2には正弦波化回路8
からクロック信号が入力され、入力端子9T3にはDフ
リップフロップ21からリセット解除信号として信号Q
バーが入力される。マルチプレクサ4051は、図12
に示す正弦波化回路8のマルチプレクサ4051と同様
の動作を行なうものであり、各入力端子X0〜X7を出
力端子Xに順次接続するものである。端子X0とXとが
接続されている場合にはオペアンプ12からの交流電力
の電圧信号が端子Xを介して端子9T5からLPF10
へ出力され、端子X7とXとが接続されている場合には
正弦波化回路8からの出力目標波形信号が端子Xを介し
て端子9T5からLPF10へ出力される。端子X0と
X7との間に位置する各端子X1〜X6は、それぞれの
位置に応じて、交流電力の電圧信号成分がより多い信号
あるいは出力目標波形信号成分がより多い信号を出力す
る。例えば、端子X1とXとが接続された場合には、交
流電力の電圧信号成分の方が出力目標波形信号成分より
も多い信号となる。このようにして、目標とする信号を
適当に調整することができ、立上り時の過負荷状態を回
避でき、スムーズな並列運転への移行を実現できる。従
って、電子ボリューム9においては、始動時において、
端子9T1に入力される交流電圧信号を端子9T4に入
力される出力目標波形信号に優先させ、上記交流電圧信
号に応じてインバータ回路3a(図4)のスイッチング
制御を行なわせることができる。また、始動後におい
て、インバータ回路3aのスイッチング制御の出力目標
波形を上記交流電圧信号の波形から上記出力目標波形信
号の波形へと徐々に切り換えていくようにすることがで
きる。なお、電子ボリューム9には信号Qバーがリセッ
ト端子9T3に入力されるので、信号Qバーの立下り時
点すなわち交流出力電圧の正勾配のゼロクロス点から正
弦波信号が出力されることとなる。これはこのゼロクロ
ス点ではPWM変調率がゼロで、FETのPWMスター
ト時に駆動波形が最も安定している状態となり、安全に
立上るためである。FIG. 13 is a circuit diagram showing an example of the electronic volume 9 and is composed of, for example, a multiplexer 4051. The AC output voltage signal and the output target waveform signal are input from the operational amplifier 12 and the sine wave conversion circuit 8 to the input terminals 9T1 and 9T4 as signals indicating the output target waveform. Further, the sine wave conversion circuit 8 is connected to the input terminal 9T2.
From the D flip-flop 21 to the input terminal 9T3 as a reset release signal.
The bar is entered. The multiplexer 4051 is shown in FIG.
The same operation as that of the multiplexer 4051 of the sine wave conversion circuit 8 shown in FIG. 2 is performed, and the input terminals X0 to X7 are sequentially connected to the output terminal X. When the terminals X0 and X are connected, the voltage signal of the AC power from the operational amplifier 12 passes from the terminal 9T5 to the LPF 10 via the terminal X.
When the terminals X7 and X are connected to each other, the output target waveform signal from the sine wave conversion circuit 8 is output from the terminal 9T5 to the LPF 10 via the terminal X. Each of the terminals X1 to X6 located between the terminals X0 and X7 outputs a signal having more voltage signal components of AC power or a signal having more output target waveform signal components depending on the respective positions. For example, when the terminals X1 and X are connected to each other, the voltage signal component of the AC power becomes a signal having more output target waveform signal components. In this way, the target signal can be adjusted appropriately, the overload state at the time of rising can be avoided, and a smooth shift to parallel operation can be realized. Therefore, when starting up the electronic volume 9,
The AC voltage signal input to the terminal 9T1 can be prioritized over the output target waveform signal input to the terminal 9T4, and switching control of the inverter circuit 3a (FIG. 4) can be performed according to the AC voltage signal. Further, after starting, the output target waveform of the switching control of the inverter circuit 3a can be gradually switched from the waveform of the AC voltage signal to the waveform of the output target waveform signal. Since the signal Q bar is input to the reset terminal 9T3 of the electronic volume 9, the sine wave signal is output from the falling time of the signal Q bar, that is, the zero-cross point of the positive slope of the AC output voltage. This is because at this zero-cross point, the PWM modulation rate is zero, the drive waveform becomes the most stable state at the time of PWM start of the FET, and it is safely started.
【0056】上述したように、位相差電圧によりVCO
6の発振周波数を自動制御でき、各発電機の交流出力電
圧と出力電流の位相を自動的に合致させるようにできる
ので、並列運転状態の各発電機(何台でもよい)の出力
位相を自動的に一致させることができる。As described above, the VCO is changed by the phase difference voltage.
Since the oscillation frequency of 6 can be automatically controlled and the phases of the AC output voltage and the output current of each generator can be automatically matched, the output phase of each generator (in any number) in parallel operation can be automatically adjusted. Can be matched.
【0057】また、電流検出回路5において過負荷を検
出したときは60Hzから50Hzとするようにしたの
で、例えば50Hz,60Hz共用の誘導電動機を60
Hzで使用している場合にもし過負荷状態が検出された
場合は、これを一時的に50Hz出力に切り換えること
によって負荷への供給電流を低下させて、この電流供給
能力範囲内で継続して通電を行うことができるようにな
り、このように電動機等の負荷に対して起動特性を改善
することができる。なお、上記実施例では60Hzから
50Hzへと周波数を変化させる場合について説明した
が、45Hz等の更に低い周波数に変化させるようにし
てもよい。When the current detection circuit 5 detects an overload, the frequency is changed from 60 Hz to 50 Hz. Therefore, for example, an induction motor shared by 50 Hz and 60 Hz is set to 60 Hz.
If it is used at Hz, if an overload condition is detected, the current supplied to the load is reduced by temporarily switching to an output of 50 Hz, and the current continues to be supplied within this current supply capacity range. It becomes possible to energize, and thus the starting characteristic can be improved for a load such as an electric motor. In the above embodiment, the case where the frequency is changed from 60 Hz to 50 Hz has been described, but it may be changed to a lower frequency such as 45 Hz.
【0058】なお、力率1においては交流出力の電圧と
電流の位相は一致してその位相差は無くなるが、力率が
1でない場合、すなわち負荷が誘導負荷あるいは容量負
荷の場合には、電圧と電流は一致しない。しかし、他発
電機においても自発電機と同様の電圧・電流間の位相差
を生じるので、相互間電流が発生することはない。つま
り、電圧・電流間に位相差を生じた状態で安定に並列運
転が行なわれる。このような低力率時には交流出力周波
数が力率1のときとずれるが、ずれは0.01%以内で
あり、商用電源の変動より少ない。When the power factor is 1, the phases of the AC output voltage and the current match and the phase difference disappears. However, when the power factor is not 1, that is, when the load is an inductive load or a capacitive load, the voltage is And the current does not match. However, the other generators also generate the same phase difference between the voltage and current as the self-generator, so that no mutual current is generated. In other words, stable parallel operation is performed with a phase difference between the voltage and the current. At such a low power factor, the AC output frequency deviates from the power factor of 1, but the deviation is within 0.01%, which is smaller than the fluctuation of the commercial power source.
【0059】図14は、並列運転時の使用可能出力を説
明するためのグラフであり、特性S1とS2の2台の発
電機を並列運転する場合を示す。IAは最大電流で、こ
のときの電圧はVMであり、特性S2においては電圧V
Mにおける出力電流はIBである。従って、最大合計出
力PMは、 PM=VM(IA+IB)VA となる。FIG. 14 is a graph for explaining the usable output during parallel operation, and shows a case where two generators having characteristics S1 and S2 are operated in parallel. IA is the maximum current, the voltage at this time is VM, and in the characteristic S2, the voltage V
The output current at M is IB. Therefore, the maximum total output PM is PM = VM (IA + IB) VA.
【0060】なお、VX,VYは出力電圧の設定ばらつ
きであり、電圧変動率(VX−VM)/VXは所定範囲
内とする必要がある。Note that VX and VY are variations in the setting of the output voltage, and the voltage fluctuation rate (VX-VM) / VX needs to be within a predetermined range.
【0061】[0061]
【発明の効果】以上説明したように本発明は、発電機主
出力巻線から出力される交流を整流、平滑して得られた
直流をインバータ回路を介して所定周波数の交流出力と
して出力するように構成した携帯用交流電源装置におい
て、前記所定周波数の基準信号を出力する基準信号形成
回路と、前記基準信号に基づいて前記インバータ回路を
スイッチング駆動することにより前記所定周波数の交流
出力を形成させるスイッチング制御回路と、負荷電流を
検出する電流検出回路と、前記負荷電流信号により過負
荷状態か否かを検出する過負荷検出回路と、過負荷状態
が検出されたときに前記基準信号の周波数を自動的に低
下させる周波数低下手段とを備えたことにより、誘導電
動機等のように周波数の低い方が起動電力の少ない機器
を起動する場合に電源装置側の一時的な過負荷負担を軽
減しつつその起動特性を改善することができる。As described above, according to the present invention, the direct current obtained by rectifying and smoothing the alternating current output from the generator main output winding is output as the alternating current output of a predetermined frequency through the inverter circuit. In the portable AC power supply device configured as described above, a reference signal forming circuit that outputs the reference signal of the predetermined frequency and a switching that forms an AC output of the predetermined frequency by switching-driving the inverter circuit based on the reference signal. A control circuit, a current detection circuit for detecting a load current, an overload detection circuit for detecting whether or not an overload condition is present by the load current signal, and an automatic frequency of the reference signal when an overload condition is detected. When a device with a lower frequency, such as an induction motor, starts less power, it is equipped with a frequency lowering means that lowers the power automatically. While reducing the temporary overload burden source apparatus can be improved its starting characteristics.
【図1】本発明による携帯用交流電源装置の一実施例を
示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a portable AC power supply device according to the present invention.
【図2】図1の実施例の動作を説明するためのタイムチ
ャートである。FIG. 2 is a time chart for explaining the operation of the embodiment of FIG.
【図3】図1の実施例の構成の一部を詳細に示す回路図
である。3 is a circuit diagram showing a part of the configuration of the embodiment of FIG. 1 in detail.
【図4】図1の実施例の構成の一部を詳細に示す回路図
である。FIG. 4 is a circuit diagram showing a part of the configuration of the embodiment of FIG. 1 in detail.
【図5】図1の実施例の構成の一部を詳細に示す回路図
である。5 is a circuit diagram showing a part of the configuration of the embodiment of FIG. 1 in detail.
【図6】矩形波変換器の一例を示す回路図である。FIG. 6 is a circuit diagram showing an example of a rectangular wave converter.
【図7】矩形波変換器の一例を示す回路図である。FIG. 7 is a circuit diagram showing an example of a rectangular wave converter.
【図8】位相差検出器の一例を示す回路図である。FIG. 8 is a circuit diagram showing an example of a phase difference detector.
【図9】図6の回路動作を説明するためのタイムチャー
トである。9 is a time chart for explaining the circuit operation of FIG.
【図10】VCOの一例を示す回路図である。FIG. 10 is a circuit diagram showing an example of a VCO.
【図11】分周器(周波数低下手段)の一例を示す回路
図である。FIG. 11 is a circuit diagram showing an example of a frequency divider (frequency reduction means).
【図12】正弦波化回路(正弦波基準信号形成回路)の
一例を示す回路図である。FIG. 12 is a circuit diagram showing an example of a sine wave conversion circuit (sine wave reference signal forming circuit).
【図13】電子ボリュームの一例を示す回路図である。FIG. 13 is a circuit diagram showing an example of an electronic volume.
【図14】並列運転時の使用可能出力を説明するための
グラフである。FIG. 14 is a graph for explaining usable output during parallel operation.
【図15】電流検出回路の各部の信号波形を示す波形図
である。FIG. 15 is a waveform diagram showing a signal waveform of each part of the current detection circuit.
1 交流発電機 2 整流平滑回路 3a ブリッジ型インバータ回路 5 電流検出回路 7 分周器(周波数低下手段) 8 正弦波化回路(正弦波基準信号形成回
路) 11 PWM(スイッチング制御回路) R31,R32 電流検出用抵抗(電流検出器)DESCRIPTION OF SYMBOLS 1 AC generator 2 Rectifying / smoothing circuit 3a Bridge type inverter circuit 5 Current detection circuit 7 Frequency divider (frequency lowering means) 8 Sine wave conversion circuit (sine wave reference signal forming circuit) 11 PWM (switching control circuit) R31, R32 current Detection resistor (current detector)
Claims (2)
整流、平滑して得られた直流をインバータ回路を介して
所定周波数の交流出力として出力するように構成した携
帯用交流電源装置において、前記所定周波数の基準信号
を出力する基準信号形成回路と、前記基準信号に基づい
て前記インバータ回路をスイッチング駆動することによ
り前記所定周波数の交流出力を形成させるスイッチング
制御回路と、負荷電流を検出する電流検出回路と、前記
負荷電流信号により過負荷状態か否かを検出する過負荷
検出回路と、過負荷状態が検出されたときに前記基準信
号の周波数を自動的に低下させる周波数低下手段とを備
えたことを特徴とする携帯用交流電源装置。1. A portable AC power supply device configured to rectify and smooth an alternating current output from a generator main output winding, and output a direct current obtained as an alternating current output of a predetermined frequency through an inverter circuit. A reference signal forming circuit that outputs a reference signal of the predetermined frequency; a switching control circuit that forms an AC output of the predetermined frequency by driving the inverter circuit based on the reference signal to detect a load current; A current detection circuit, an overload detection circuit for detecting whether or not an overload state is present by the load current signal, and a frequency lowering means for automatically lowering the frequency of the reference signal when an overload state is detected. A portable AC power supply characterized by being provided.
するブリッジ型インバータ回路と、所定周波数の正弦波
基準信号を出力する正弦波形成回路と、この正弦波基準
信号を入力してパルス幅変調してPWM信号を出力する
パルス幅変調回路と、このパルス幅変調回路から出力さ
れるPWM信号に基づいて前記ブリッジ型インバータ回
路をスイッチング動作させるスイッチング制御回路と、
前記ブリッジ型インバータ回路の出力を成形して正弦波
状の交流電力を出力する出力回路とを有する携帯用交流
電源装置において、前記ブリッジ型インバータ回路の2
つの導通路にそれぞれ設けられ一端が共通ラインに接続
された一対の電流検出器と、この一対の電流検出器で検
出された一対の負荷電流信号を重ねることにより過負荷
状態か否かを検出する過負荷検出回路と、過負荷状態が
検出されたときに前記基準信号の周波数を自動的に低下
させる周波数低下手段とを備えたことを特徴とする携帯
用交流電源装置。2. A bridge type inverter circuit for switching control of the output of a DC power supply circuit, a sine wave forming circuit for outputting a sine wave reference signal of a predetermined frequency, and a pulse width modulation for inputting this sine wave reference signal. A pulse width modulation circuit for outputting a PWM signal, and a switching control circuit for performing a switching operation of the bridge type inverter circuit based on the PWM signal output from the pulse width modulation circuit,
A portable AC power supply device, comprising: an output circuit that shapes the output of the bridge-type inverter circuit and outputs a sinusoidal AC power.
It is possible to detect whether or not an overload condition exists by superimposing a pair of current detectors, one end of each of which is connected to a common line, and a pair of load current signals detected by the pair of current detectors. A portable AC power supply device comprising: an overload detection circuit; and a frequency lowering means for automatically lowering the frequency of the reference signal when an overload condition is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3162094A JPH0591751A (en) | 1991-06-06 | 1991-06-06 | Portable ac power source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3162094A JPH0591751A (en) | 1991-06-06 | 1991-06-06 | Portable ac power source |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0591751A true JPH0591751A (en) | 1993-04-09 |
Family
ID=15747962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3162094A Pending JPH0591751A (en) | 1991-06-06 | 1991-06-06 | Portable ac power source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0591751A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005124988A1 (en) * | 2004-06-21 | 2005-12-29 | Toshiba Carrier Corporation | Air conditioner |
US7191610B2 (en) * | 2002-01-17 | 2007-03-20 | Hitachi, Ltd. | Energy collecting system and method of operating the same |
CN112616237A (en) * | 2020-12-07 | 2021-04-06 | 中国科学院近代物理研究所 | Method, system and readable medium for generating quasi-sine wave pulse electron beam |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56141797A (en) * | 1980-04-07 | 1981-11-05 | Hitachi Ltd | Protecting method of overcurrent in voltage type converter for induction motor drive |
JPS6082098A (en) * | 1983-10-06 | 1985-05-10 | Hitachi Ltd | Portable generator |
-
1991
- 1991-06-06 JP JP3162094A patent/JPH0591751A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56141797A (en) * | 1980-04-07 | 1981-11-05 | Hitachi Ltd | Protecting method of overcurrent in voltage type converter for induction motor drive |
JPS6082098A (en) * | 1983-10-06 | 1985-05-10 | Hitachi Ltd | Portable generator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7191610B2 (en) * | 2002-01-17 | 2007-03-20 | Hitachi, Ltd. | Energy collecting system and method of operating the same |
WO2005124988A1 (en) * | 2004-06-21 | 2005-12-29 | Toshiba Carrier Corporation | Air conditioner |
CN112616237A (en) * | 2020-12-07 | 2021-04-06 | 中国科学院近代物理研究所 | Method, system and readable medium for generating quasi-sine wave pulse electron beam |
CN112616237B (en) * | 2020-12-07 | 2023-08-11 | 中国科学院近代物理研究所 | Method, system and readable medium for generating quasi-sine wave pulse electron beam |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2996542B2 (en) | Inverter type power supply | |
JP2680345B2 (en) | Power supply device by PWM control | |
US20070030708A1 (en) | Compensator with filter for use with a three-phase drive powering a one-phase load | |
JP3283042B2 (en) | Portable power supply | |
US5239253A (en) | Portable engine generator | |
JPH04183275A (en) | Pulse width modulation controller | |
JP3113294B2 (en) | Portable generator | |
JP2688660B2 (en) | Inverter device | |
JPH0591751A (en) | Portable ac power source | |
JP3363171B2 (en) | Generator with parallel operation function | |
JPH0522837A (en) | Portable power supply | |
JP3173677B2 (en) | Inverter controlled generator | |
JPH0241778A (en) | Inverter welding machine | |
JP3192498B2 (en) | Inverter device | |
JP3290066B2 (en) | Portable power supply with parallel synchronous operation function | |
JP2892862B2 (en) | Inverter device | |
JP2934679B2 (en) | Inverter device | |
JP2977604B2 (en) | Inverter controlled engine generator | |
JP3386499B2 (en) | Portable power supply | |
JP2001211695A (en) | Portable generator, method of detecting output current therefor, and method of detecting output voltage therefor | |
JPH10127046A (en) | Control circuit for step-up converter | |
JPH088773B2 (en) | High frequency power output controller | |
JP2688661B2 (en) | Inverter device | |
JPH04207973A (en) | Inverter unit | |
JPH04183274A (en) | Inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |