JP2688661B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP2688661B2 JP2688661B2 JP3167542A JP16754291A JP2688661B2 JP 2688661 B2 JP2688661 B2 JP 2688661B2 JP 3167542 A JP3167542 A JP 3167542A JP 16754291 A JP16754291 A JP 16754291A JP 2688661 B2 JP2688661 B2 JP 2688661B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- sine wave
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】本発明はインバータ装置に関し、
特に携帯用の交流電源装置等に使用される、パルス幅変
調方式のインバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device,
In particular, the present invention relates to a pulse width modulation type inverter device used for a portable AC power supply device or the like.
【0002】[0002]
【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭59−132398号公報等によって知ら
れている。2. Description of the Related Art In recent years, an inverter device has been increasingly used in a portable AC power supply device to stabilize an output frequency. For example, an AC generator driven by an engine has a commercial frequency. In a portable power supply device that outputs AC power, a high-power AC current is obtained from a generator by operating an engine in a high rotational speed region, and this AC current is temporarily converted to DC, and then commercialized by an inverter device. A device which converts the frequency into an alternating current and outputs it is known from Japanese Utility Model Application Laid-Open No. 59-132398.
【0003】ところで、このような交流電源装置におい
て、その用途によっては出力波形をできるだけ正弦波に
近似したものにしたいという要請があり、この要請に応
えるべく上記インバータ装置にパルス変調(PWM)方
式を採用した交流電源装置も検討され始めている(特開
昭60−82098号公報)。By the way, in such an AC power supply device, there is a demand for the output waveform to be as close as possible to a sine wave depending on its application. In order to meet this demand, a pulse modulation (PWM) method is applied to the inverter device. The adopted AC power supply device is also under study (Japanese Patent Laid-Open No. 82098/60).
【0004】このような交流電源装置では、一般に、出
力電圧を検出して、この検出値に基づきフィードバック
制御を行い、出力電圧を所定値に維持するような制御が
行われていた。例えば、特開昭63−167677号公
報に開示されるように、出力電圧をトランスを介して検
出し、この検出値に基づきフィードバック制御を行う
か、又はローパスフィルタから成る出力回路の前段にR
Cフィルタを挿入し、子のRCフィルタからインバータ
出力電圧を検出し、このインバータ出力に基づきフィー
ドバック制御を行うようになされていた。In such an AC power supply device, generally, the output voltage is detected, feedback control is performed based on the detected value, and the output voltage is maintained at a predetermined value. For example, as disclosed in Japanese Unexamined Patent Publication No. 63-167677, an output voltage is detected through a transformer and feedback control is performed based on the detected value, or an R circuit is provided in front of an output circuit including a low pass filter.
The C filter is inserted, the inverter output voltage is detected from the child RC filter, and feedback control is performed based on this inverter output.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来方法において、出力電圧をトランスを介して検出する
前者の方法では、出力電圧がオフセットしていた場合、
そのオフセット分を検出できず、従って出力電圧のオフ
セット分をフィードバック補正することができない。ま
たRCフィルタからインバータ出力電圧を検出する後者
の方法では、検出電圧からフィードバック補正信号を取
り出す際に絶縁伝達、変調伝達等の手段を介在させる必
要があり、このためフィードバック信号のくずれや残留
オフセット等の問題に対しての処理が複雑になる。However, in the above conventional method, in the former method of detecting the output voltage through the transformer, when the output voltage is offset,
The offset component cannot be detected, and therefore the output voltage offset component cannot be feedback-corrected. Further, in the latter method of detecting the inverter output voltage from the RC filter, it is necessary to intervene means such as insulation transmission and modulation transmission when the feedback correction signal is taken out from the detection voltage. Therefore, the feedback signal is collapsed or the residual offset is generated. The processing for the problem of becomes complicated.
【0006】本発明は上記事情に鑑みてなされたもの
で、出力電圧の波形歪みや出力電圧の直流オフセット分
を精度良く補正することのできるインバータ装置を提供
することを目的とする。The present invention has been made in view of the above circumstances, and an object thereof is to provide an inverter device capable of accurately correcting waveform distortion of an output voltage and DC offset of the output voltage.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に本発明は、直流電源回路の出力をスイッチング制御す
るスイッチング装置と、所定周波数の正弦波基準信号を
出力する正弦波出力回路と、この正弦波基準信号をパル
ス幅変調してPWM信号を出力するパルス幅変調回路
と、このパルス幅変調回路から出力されるPWM信号に
基いて前記スイッチング装置をスイッチング動作させる
スイッチング制御回路と、前記スイッチング装置に接続
され、正弦波状の交流電力を1組の出力ラインを介して
出力する出力回路とを有するインバータ装置において、
前記1組の出力ラインの相対電圧差を検出する検出回路
と、この相対電圧差信号のうちのオフセット直流分を取
り出して増幅して前記正弦波基準信号にフィードバック
することによりこの正弦波基準信号をオフセット補正す
る第1の波形補正回路と、前記相対電圧差信号のうちの
交流分を前記正弦波基準信号にフィードバックすること
によりこの正弦波基準信号を補正して前記パルス幅変調
回路に供給して前記交流電力波形を正弦波に近づける様
に補正する第2の波形補正回路とを備えるようにしたも
のである。In order to achieve the above object, the present invention provides a switching device for switching control of the output of a DC power supply circuit, a sine wave output circuit for outputting a sine wave reference signal of a predetermined frequency, and A pulse width modulation circuit for pulse width modulating a sine wave reference signal to output a PWM signal, a switching control circuit for switching the switching device based on the PWM signal output from the pulse width modulation circuit, and the switching device And an output circuit connected to the output circuit for outputting sinusoidal AC power through a pair of output lines,
A detection circuit that detects a relative voltage difference between the pair of output lines, and an offset DC component of the relative voltage difference signal is extracted, amplified, and fed back to the sine wave reference signal to obtain the sine wave reference signal. A first waveform correction circuit for offset correction and an AC component of the relative voltage difference signal are fed back to the sine wave reference signal to correct the sine wave reference signal and supply it to the pulse width modulation circuit. A second waveform correction circuit that corrects the AC power waveform so as to approximate it to a sine wave is provided.
【0008】[0008]
【作用】出力ラインの相対電圧差が検出され、この相対
電圧差信号のうちのオフセット直流分に応じて正弦波基
準信号のオフセット補正が行われ、前記相対電圧差信号
のうちの交流分に応じて、オフセット補正後の正弦波基
準信号の補正が行われる。これらの補正が行われた正弦
波基準信号がパルス幅変調回路に供給される。パルス幅
変調回路では、補正された正弦波基準信号がパルス幅変
調され、PWM信号として出力され、スイッチング装置
がこのPWM信号に基いてスイッチング装置を動作さ
せ、入力した直流電流をスイッチング制御する。これに
より出力回路の交流出力電圧は、波形の歪みや直流オフ
セット分等が減少して、より正弦波に近づくように補正
される。The relative voltage difference between the output lines is detected, the offset correction of the sine wave reference signal is performed in accordance with the offset DC component of the relative voltage difference signal, and the AC component of the relative voltage difference signal is determined in accordance with the offset component. Thus, the sine wave reference signal after the offset correction is corrected. The corrected sinusoidal reference signal is supplied to the pulse width modulation circuit. In the pulse width modulation circuit, the corrected sine wave reference signal is pulse width modulated and output as a PWM signal, and the switching device operates the switching device based on this PWM signal to control switching of the input DC current. As a result, the AC output voltage of the output circuit is corrected so that the distortion of the waveform, the amount of DC offset, etc. are reduced and the AC output voltage approaches the sine wave.
【0009】[0009]
【実施例】以下、本発明の実施例を添付図面を参照して
説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【0010】図1〜図5は、本発明に係るインバータ装
置を使用した携帯用交流電源装置の全体構成図であり、
図1中1、2はそれぞれ交流発電機の固定子に独立して
巻装された出力巻線であり、1は三相出力巻線、2は単
相補助巻線である。また回転子(図示せず)には多極の
永久磁石の磁極が形成されており、該回転子はエンジン
(図示せず)によって回転駆動されるように構成されて
いる。三相出力巻線1の出力端は3つのサイリスタと3
つのダイオードとで構成されるブリッジ整流回路3に接
続され、ブリッジ整流回路3の出力端は平滑回路4に接
続される。そしてこのブリッジ整流回路3と平滑回路4
とで直流電源回路が構成されている。1 to 5 are overall configuration diagrams of a portable AC power supply device using an inverter device according to the present invention,
In FIG. 1, 1 and 2 are output windings independently wound around a stator of an AC generator, 1 is a three-phase output winding, and 2 is a single-phase auxiliary winding. Further, a magnetic pole of a multi-pole permanent magnet is formed on a rotor (not shown), and the rotor is configured to be rotationally driven by an engine (not shown). The output terminal of the three-phase output winding 1 has three thyristors and three
The output terminal of the bridge rectifier circuit 3 is connected to the smoothing circuit 4. And this bridge rectification circuit 3 and smoothing circuit 4
The DC power supply circuit is composed of and.
【0011】単相補助巻線2の出力端は、正極、負極の
出力端子E,Fを有する定電圧供給装置5に接続され
る。定電圧供給装置5は2組の整流回路、平滑回路、定
電圧回路5aから成り、単相補助巻線2からの一の方向
の電流に対しては一方の組の各回路が働き、一の方向と
反対の方向の電流に対しては他方の組の各回路が働き、
これによって出力端子E,Fに夫々正負の定電圧が出力
される。The output terminal of the single-phase auxiliary winding 2 is connected to a constant voltage supply device 5 having positive and negative output terminals E and F. The constant voltage supply device 5 is composed of two sets of a rectifying circuit, a smoothing circuit, and a constant voltage circuit 5a. For a current from the single-phase auxiliary winding 2 in one direction, each circuit of one set works, and For the current in the opposite direction, each circuit of the other set works,
As a result, positive and negative constant voltages are output to the output terminals E and F, respectively.
【0012】6はサイリスタ制御回路であり、電源入力
側の一端が定電圧供給装置5の正極出力端子Eに接続さ
れ、他端が平滑回路4の正極側端子とともに接地され
る。サイリスタ制御回路6の信号入力端は平滑回路4の
負極側端子に、信号出力端はブリッジ整流回路3の各サ
イリスタのゲート入力回路に接続される。A thyristor control circuit 6 has one end on the power input side connected to the positive output terminal E of the constant voltage supply device 5 and the other end grounded together with the positive terminal on the smoothing circuit 4. The signal input terminal of the thyristor control circuit 6 is connected to the negative terminal of the smoothing circuit 4, and the signal output terminal is connected to the gate input circuit of each thyristor of the bridge rectifier circuit 3.
【0013】従って、三相出力巻線1から出力された三
相交流電力はブリッジ整流回路3で整流され、続く平滑
回路4で平滑されて直流電力に変換されると共に、平滑
回路4での直流電圧の変動がサイリスタ制御回路6で検
出され、その検出信号に基いてブリッジ整流回路3の各
サイリスタの導通角を制御することにより平滑回路4の
出力電圧が安定に維持されるようなフィードバック制御
が行なわれている。Therefore, the three-phase AC power output from the three-phase output winding 1 is rectified by the bridge rectifier circuit 3, smoothed by the smoothing circuit 4 and converted to DC power, and the DC power in the smoothing circuit 4 is also converted. A thyristor control circuit 6 detects a voltage fluctuation, and feedback control such that the output voltage of the smoothing circuit 4 is stably maintained by controlling the conduction angle of each thyristor of the bridge rectifier circuit 3 based on the detection signal. Has been done.
【0014】以上のサイリスタ制御回路による制御動作
に関する詳細な説明は、本出願人による特願平1−23
0908号及び実願平1−85360号に開示されてい
るのでここでは省略する。For a detailed description of the control operation by the thyristor control circuit, see the Japanese Patent Application No. 1-23 of the present applicant.
No. 0908 and Japanese Utility Model Application No. 1-85360, and will not be described here.
【0015】次にインバータ装置について図2を用いて
説明する。Next, the inverter device will be described with reference to FIG.
【0016】平滑回路4の出力端はインバータ7に接続
される。インバータ7は、スイッチング装置である4つ
のFET(電界効果トランジスタ)Q1〜Q4から成る
ブリッジ回路で構成される。FETQ1〜Q4の各ゲー
ト端子には駆動信号回路が接続されるが、これに関して
は後述する。The output terminal of the smoothing circuit 4 is connected to the inverter 7. The inverter 7 is configured by a bridge circuit including four FETs (field effect transistors) Q1 to Q4, which are switching devices. A drive signal circuit is connected to each gate terminal of the FETs Q1 to Q4, which will be described later.
【0017】インバータ7の出力端(FETQ1,Q4
の接続点及びFETQ2,Q3の接続点)は、出力ライ
ン7a,7b及びローパスフィルタ8を介して負荷(図
示せず)が接続される出力端子9、9′に接続される。
ローパスフィルタ8は、負荷に対してコイルL1,L2
が直列になるように、コンデンサC1が並列になるよう
に接地され、インバータ7の出力のうちの低周波分(本
実施例では商用周波数)の交流電流を通過させることに
より、出力端子9、9′から負荷へ商用周波数の電力を
供給するように構成されている。The output terminal of the inverter 7 (FETQ1, Q4
And the connection points of the FETs Q2 and Q3) are connected to output terminals 9 and 9'to which loads (not shown) are connected via the output lines 7a and 7b and the low-pass filter 8.
The low pass filter 8 includes coils L1 and L2 for the load.
Are connected in parallel so that they are connected in series, and by passing an alternating current of a low frequency component (commercial frequency in this embodiment) of the output of the inverter 7, the output terminals 9 and 9 are connected. ′ Is configured to supply commercial frequency power to the load.
【0018】出力ライン7a及び7bは夫々、図3に示
した抵抗R1,R2の直列回路及び抵抗R3,R4の直
列回路の各一端に接続される。一方、これら抵抗直列回
路の各他端は定電圧供給装置5の正極出力端子Eに接続
される。抵抗R1,R2の接続点及び抵抗R3,R4の
接続点は夫々、抵抗R10,R11を介して、差動アン
プ101のプラス側入力端子及びマイナス側入力端子に
接続されるとともに、上記2つの接続点間には高周波成
分カット用のコンデンサC2が接続される。差動アンプ
101を構成するオペアンプのプラス側入力端子は高周
波成分カット用のコンデンサC3を介して接地される。
なお、抵抗R1〜R4、コンデンサC2、差動アンプ1
01によって検出回路が構成される。差動アンプ101
の出力はローパスフィルタ回路121及び差動アンプ1
03のプラス側入力に接続されている。The output lines 7a and 7b are respectively connected to one end of the series circuit of the resistors R1 and R2 and the series circuit of the resistors R3 and R4 shown in FIG. On the other hand, the other ends of these resistor series circuits are connected to the positive electrode output terminal E of the constant voltage supply device 5. The connection points of the resistors R1 and R2 and the connection points of the resistors R3 and R4 are connected to the plus side input terminal and the minus side input terminal of the differential amplifier 101 through the resistors R10 and R11, respectively, and the above two connections are made. A capacitor C2 for cutting high frequency components is connected between the points. The positive input terminal of the operational amplifier forming the differential amplifier 101 is grounded via a capacitor C3 for cutting high frequency components.
The resistors R1 to R4, the capacitor C2, the differential amplifier 1
01 constitutes a detection circuit. Differential amplifier 101
Output is low-pass filter circuit 121 and differential amplifier 1
03 is connected to the positive side input.
【0019】ローパスフィルタ回路121は、オペアン
プ及び抵抗R21〜R24、コンデンサC11,C12
によって構成される。この回路は、遮断周波数が5Hz
程度となるように抵抗値及びコンデンサの容量値が設定
されており、入力信号の直流分のみを出力する。ローパ
スフィルタ回路121の出力は、差動アンプ122のプ
ラス側入力端子に接続されている。The low-pass filter circuit 121 includes an operational amplifier, resistors R21 to R24, capacitors C11 and C12.
Composed of This circuit has a cutoff frequency of 5 Hz
The resistance value and the capacitance value of the capacitor are set so that they are about the same, and only the DC component of the input signal is output. The output of the low pass filter circuit 121 is connected to the positive side input terminal of the differential amplifier 122.
【0020】本実施例では、ローパスフィルタ回路12
1及び差動アンプ122によって第1の波形補正回路が
構成され、差動アンプ103によって第2の波形補正回
路が構成される。In the present embodiment, the low pass filter circuit 12
1 and the differential amplifier 122 configure a first waveform correction circuit, and the differential amplifier 103 configures a second waveform correction circuit.
【0021】102は商用周波数、例えば50Hzまたは
60Hzの正弦波を発生する正弦波発振器である。この正
弦波発振器102の出力は差動アンプ122のマイナス
側入力端子に接続される。差動アンプ122の出力は、
差動アンプ103のマイナス側入力端子に接続されてい
る。Reference numeral 102 is a sine wave oscillator for generating a sine wave having a commercial frequency, for example, 50 Hz or 60 Hz. The output of the sine wave oscillator 102 is connected to the negative side input terminal of the differential amplifier 122. The output of the differential amplifier 122 is
It is connected to the negative side input terminal of the differential amplifier 103.
【0022】104は矩形波発振器であり、この矩形波
発振器104で発振される矩形波の周期は、後述のイン
バータバッファ106の応答時間、約50nsecよりも大
きい値に設定する。この値は従来のコンパレータの応答
時間、約1μsecに比べ格段に速いものであり、従って
当該矩形波の周波数は従来のPWM搬送波(三角波)の
周波数よりも格段に高く設定することができる。Reference numeral 104 denotes a rectangular wave oscillator, and the period of the rectangular wave oscillated by the rectangular wave oscillator 104 is set to a value larger than about 50 nsec which is a response time of the inverter buffer 106 described later. This value is much faster than the response time of the conventional comparator, which is about 1 μsec. Therefore, the frequency of the rectangular wave can be set significantly higher than the frequency of the conventional PWM carrier wave (triangular wave).
【0023】矩形波発振器104の出力端は積分回路1
05に接続される。積分回路105の出力端と差動アン
プ103の出力端とは互いに接続されて重畳信号形成回
路を構成し、図4のインバータバッファ106に接続さ
れる。インバータバッファ106は所定のしきい値(ス
レッシュホルドレベル)を有し、当該しきい値を越えた
レベルの信号が入力したときは低レベルの信号を出力
し、一方当該しきい値以下のレベルの信号が入力したと
きは高レベルの信号を出力するものであり、そのゲート
端子からの入力信号に対し固定されたしきい値を有す
る、例えばCMOSゲートのスレッシュホールドレベル
を有するバッファ用のICで構成する。The output terminal of the rectangular wave oscillator 104 is an integrating circuit 1
05. The output end of the integrating circuit 105 and the output end of the differential amplifier 103 are connected to each other to form a superimposed signal forming circuit, and are connected to the inverter buffer 106 of FIG. The inverter buffer 106 has a predetermined threshold value (threshold level), outputs a low level signal when a signal having a level exceeding the threshold value is input, and outputs a signal having a level lower than the threshold value. When a signal is input, it outputs a high level signal, and is composed of a buffer IC having a fixed threshold value with respect to an input signal from its gate terminal, for example, having a CMOS gate threshold level. To do.
【0024】インバータバッファ106の出力端はNA
ND回路107の一方の入力端に接続される。The output end of the inverter buffer 106 is NA
It is connected to one input end of the ND circuit 107.
【0025】矩形波発振器104の出力端は、更にイン
バータバッファ108を介して微分回路110に、及び
2連のインバータバッファ109を介して微分回路11
1に夫々接続される。微分回路110は、入力端と出力
端との間に設けたカップリング用のコンデンサC4と、
このコンデンサC4の出力端と定電圧供給装置5の負極
出力端子Fとの間に設けたダイオードD1(アノードを
負極出力端子F側に向けた)と抵抗R5との並列回路か
ら構成される。なお、微分回路111も微分回路110
と全く同様に配置されたカップリング用のコンデンサC
5、ダイオードD2、及び抵抗R6から構成されてい
る。The output terminal of the rectangular wave oscillator 104 is further connected to a differentiating circuit 110 via an inverter buffer 108 and a differentiating circuit 11 via a double inverter buffer 109.
1 is connected to each. The differentiating circuit 110 includes a coupling capacitor C4 provided between an input end and an output end,
It is composed of a parallel circuit of a diode D1 (with the anode facing the negative output terminal F side) provided between the output end of the capacitor C4 and the negative output terminal F of the constant voltage supply device 5 and a resistor R5. The differentiating circuit 111 is also different from the differentiating circuit 110.
Coupling capacitor C arranged in exactly the same manner as
5, a diode D2, and a resistor R6.
【0026】微分回路110の出力端はインバータバッ
ファ112を経てNAND回路107の他方の入力端に
接続される。NAND回路107の出力端はNAND回
路114の一方の入力端に接続される。微分回路111
の出力端はインバータバッファ113を経てNAND回
路114の他方の入力端に接続される。The output terminal of the differentiating circuit 110 is connected to the other input terminal of the NAND circuit 107 via the inverter buffer 112. An output terminal of the NAND circuit 107 is connected to one input terminal of the NAND circuit 114. Differentiating circuit 111
Is connected to the other input terminal of the NAND circuit 114 via the inverter buffer 113.
【0027】NAND回路114の出力端は図5の2連
のインバータバッファ115を経て、トランジスタQ
5,Q6から成るプッシュプル増幅器116に接続され
る。プッシュプル増幅器116のトランジスタQ5のコ
レクタは定電圧供給装置5の負極出力端子Fに接続され
る。The output terminal of the NAND circuit 114 passes through the double inverter buffer 115 of FIG.
It is connected to a push-pull amplifier 116 composed of Q5 and Q6. The collector of the transistor Q5 of the push-pull amplifier 116 is connected to the negative output terminal F of the constant voltage supply device 5.
【0028】プッシュプル増幅器116の出力端(トラ
ンジスタQ5,Q6のエミッタどうしの接続点)はダイ
オードD3のアノードとダイオードD4のカソードとの
接続点に接続される。ダイオードD3のカソードは定電
圧供給装置5の正極出力端子Eに、ダイオードD4のア
ノードは定電圧供給装置5の負極出力端子Fに接続され
る。ダイオードD3、D4は後述のパルストランスで発
生するサージを吸収するためのものである。The output terminal of the push-pull amplifier 116 (the connection point between the emitters of the transistors Q5 and Q6) is connected to the connection point between the anode of the diode D3 and the cathode of the diode D4. The cathode of the diode D3 is connected to the positive output terminal E of the constant voltage supply device 5, and the anode of the diode D4 is connected to the negative output terminal F of the constant voltage supply device 5. The diodes D3 and D4 are for absorbing a surge generated in a pulse transformer described later.
【0029】ダイオードD3のアノードとダイオードD
4のカソードとの接続点は、低周波成分カット用のコン
デンサC6を介してパルストランスA,Cの一次側コイ
ルL3,L4の各一端に接続される。これら一次側コイ
ルL3,L4の各他端は低電圧供給装置5の負極出力端
子Fに接続される。コンデンサC6は、周波数の高いP
WM搬送周波数信号のみを通し、低周波成分は通さない
ような定数値に設定される。The anode of the diode D3 and the diode D
The connection point with the cathode of 4 is connected to one end of each of the primary side coils L3 and L4 of the pulse transformers A and C via a capacitor C6 for cutting low frequency components. The other end of each of the primary side coils L3 and L4 is connected to the negative electrode output terminal F of the low voltage supply device 5. The capacitor C6 has a high frequency P
A constant value is set so that only the WM carrier frequency signal is passed and low frequency components are not passed.
【0030】またNAND回路114の出力端は図5の
インバータバッファ117を経た後、上記同様、トラン
ジスタQ7,Q8から成るプッシュプル増幅器118に
接続され、プッシュプル増幅器118の出力端はダイオ
ードD5のアノードとダイオードD6のカソードとの接
続点に接続される。この接続点は、上述のコンデンサC
6と同様に、PWM搬送周波数信号のみを通し、低周波
成分は通さないような定数値に設定されたコンデンサC
7を介してパルストランスB,Dの一次側コイルL5,
L6の各一端に接続される。The output terminal of the NAND circuit 114 is connected to the push-pull amplifier 118 composed of the transistors Q7 and Q8 after passing through the inverter buffer 117 of FIG. 5, and the output terminal of the push-pull amplifier 118 is the anode of the diode D5. And the cathode of the diode D6. This connection point is the capacitor C described above.
Similar to 6, the capacitor C is set to a constant value so that only the PWM carrier frequency signal is passed and low frequency components are not passed.
Through the primary side coil L5 of the pulse transformers B and D
It is connected to each end of L6.
【0031】図2に戻って、FETQ1〜Q4の各ゲー
ト端子に接続される駆動信号回路について説明する。パ
ルストランスAの二次側の一端は、抵抗R7、復調用の
コンデンサC8、抵抗R8とダイオードD7との並列回
路を経てFETQ1のゲート端子に接続され、一方パル
ストランスAの二次側の他端はFETQ1のソース端子
に接続される。コンデンサC8と、抵抗R8とダイオー
ドD7とから成る並列回路との接続点は、ツェナーダイ
オードD8,D9を介してパルストランスAの二次側の
前記他端に接続される。ダイオードD7はアノードがF
ETQ1のゲート端子側になるように、またツェナーダ
イオードD8,D9は互いのアノードどうしが向き合う
ように接続される。Returning to FIG. 2, the drive signal circuit connected to each gate terminal of the FETs Q1 to Q4 will be described. One end on the secondary side of the pulse transformer A is connected to the gate terminal of the FET Q1 via a resistor R7, a capacitor C8 for demodulation, and a parallel circuit of the resistor R8 and a diode D7, while the other end on the secondary side of the pulse transformer A is connected. Is connected to the source terminal of FET Q1. The connection point between the capacitor C8 and the parallel circuit including the resistor R8 and the diode D7 is connected to the other end of the secondary side of the pulse transformer A via the Zener diodes D8 and D9. The anode of the diode D7 is F
The gate terminals of ETQ1 are connected, and the Zener diodes D8 and D9 are connected such that their anodes face each other.
【0032】各パルストランスB,C,Dの二次側と、
対応する各FETQ2〜Q4のゲート端子との間にも、
パルストランスAの二次側とFETQ1のゲート端子と
の間に設けられた回路と全く同様な回路が設けられる。The secondary side of each pulse transformer B, C, D,
Also between the corresponding FET Q2-Q4 gate terminals,
A circuit exactly the same as the circuit provided between the secondary side of the pulse transformer A and the gate terminal of the FET Q1 is provided.
【0033】以上のように構成されたインバータ装置
(インバータ7、ローパスフィルタ8、及び図3〜図5
の回路装置)の作動を、図6〜図9に示す信号波形を参
照して以下に詳述する。The inverter device configured as described above (the inverter 7, the low-pass filter 8, and FIGS. 3 to 5)
The operation of the circuit device) will be described in detail below with reference to the signal waveforms shown in FIGS.
【0034】インバータ7のFETQ1,Q3及びFE
TQ2,Q4のゲート端子には後述するパルス幅変調
(PWM)信号が入力され、このPWM信号に応じてF
ETQ1,Q3及びFETQ2,Q4を交互に導通させ
ることにより平滑回路4の出力をスイッチング制御して
ローパスフィルタ8へ出力する。ローパスフィルタ8は
高周波成分をカットして商用周波数の交流電力を出力端
子9、9′から負荷に供給する。FETs Q1, Q3 and FE of the inverter 7
A pulse width modulation (PWM) signal to be described later is input to the gate terminals of TQ2 and Q4.
The output of the smoothing circuit 4 is switched and output to the low-pass filter 8 by alternately conducting the ETQ1 and Q3 and the FETs Q2 and Q4. The low-pass filter 8 cuts high-frequency components and supplies AC power of commercial frequency to the load from the output terminals 9 and 9 '.
【0035】出力ライン7aに現れる出力電圧と出力ラ
イン7bに現れる出力電圧(これらの出力電圧の波形は
図6(c)に示すようなPWM波形である)は、それぞ
れが分圧抵抗R1,R2及びR3,R4を経た後、コン
デンサC2と抵抗R10との接続点及びコンデンサC2
と抵抗R11との接続点に、コンデンサC2によりPW
M信号の搬送周波数分が除かれた信号すなわち出力端子
9、9′の交流出力電圧と同様の交流信号となって現
れ、この2つの交流信号は差動アンプ101にて比較さ
れ、その差、即ち出力電圧の波形の歪みあるいはオフセ
ット成分を含んだ交流信号(波形の歪みあるいはオフセ
ット成分に応じた平均レベルを有する交流信号)として
検出し、この検出信号を増幅してローパスフィルタ回路
121及び差動アンプ103に出力する。出力ライン7
a,7bに現れる出力電圧どうしを直接比較するため出
力電圧の波形の歪みが精度よく検出できる。なお、コン
デンサC2,C3,C4により当該差信号から高周波成
分(PWM信号の搬送波成分を含む)が除かれるととも
に、差動アンプ103に加わる外乱をも除去する。この
ように出力ライン7a,7bの電圧どうしを直接比較す
ることによって交流出力電圧のオフセット成分等を検出
することにより、出力端子9、9′から検出するより
も、位相進みの外部負荷による変化が少なくなり、オフ
セット成分等除去のためのフィードバック系が安定化
し、したがってこのフィードバック系の帰還利得を高め
ることによって、交流出力電圧の正弦波形をレベルを含
めて更に正確なものとすることができるようになる。The output voltage appearing on the output line 7a and the output voltage appearing on the output line 7b (the waveforms of these output voltages are PWM waveforms as shown in FIG. 6C) are respectively divided by the voltage dividing resistors R1 and R2. After passing through R3 and R4, the connection point between the capacitor C2 and the resistor R10 and the capacitor C2
PW by the capacitor C2 at the connection point between the resistor and the resistor R11.
A signal from which the carrier frequency of the M signal has been removed, that is, an AC signal similar to the AC output voltage of the output terminals 9 and 9'appears, and these two AC signals are compared by the differential amplifier 101. That is, it is detected as an AC signal (AC signal having an average level corresponding to the waveform distortion or the offset component) that includes the waveform distortion or the offset component of the output voltage, and the detected signal is amplified to obtain the low-pass filter circuit 121 and the differential signal. Output to the amplifier 103. Output line 7
Since the output voltages appearing at a and 7b are directly compared with each other, the distortion of the output voltage waveform can be accurately detected. The capacitors C2, C3, and C4 remove the high-frequency component (including the carrier component of the PWM signal) from the difference signal and also remove the disturbance applied to the differential amplifier 103. By detecting the offset component of the AC output voltage by directly comparing the voltages of the output lines 7a and 7b in this way, the change in the phase lead due to the external load is detected more than when it is detected from the output terminals 9 and 9 '. Since the feedback system for removing the offset component is stabilized and the feedback gain of this feedback system is increased, the sine waveform of the AC output voltage can be made more accurate including the level. Become.
【0036】なお、図3の検出回路においては、R1の
値:R2の値=R3の値:R4の値に設定し、また、抵
抗R10〜R14の値を適正値に設定することにより、
出力ライン7a,7bのPWM信号からオフセット成分
や波形歪みを忠実に検出することができる。In the detection circuit of FIG. 3, the value of R1: the value of R2 = the value of R3: the value of R4 and the values of the resistors R10 to R14 are set to appropriate values.
It is possible to faithfully detect the offset component and the waveform distortion from the PWM signals of the output lines 7a and 7b.
【0037】差動アンプ103,122及びローパスフ
ィルタ回路121は正弦波発振器102から出力される
商用周波数の正弦波信号に対して差動アンプ101から
出力される出力電圧の波形の歪みあるいは直流オフセッ
ト分を含んだフィードバック信号に基づいて補正を加え
るように構成されており、これらの補正によって、出力
電圧波形が正弦波により近づくように振幅基準レベルを
補正された商用周波数の正弦波信号(図6(b″))を
差動アンプ103から出力する。そしてこの補正された
正弦波信号に基づき後述のようにPWM信号をつくるた
め、インバータバッファ106のしきい値のバラツキ、
各種構成部品の温度特性のバラツキ等に起因して発生す
る前記出力電圧の波形の歪みや直流オフセット成分を減
少させて、出力波形をより正弦波に近づけることが可能
となる。The differential amplifiers 103 and 122 and the low-pass filter circuit 121 correspond to the sine wave signal of the commercial frequency output from the sine wave oscillator 102, and the waveform distortion or DC offset of the output voltage output from the differential amplifier 101. Is configured based on a feedback signal that includes a sine wave signal of the commercial frequency whose amplitude reference level is corrected so that the output voltage waveform approaches the sine wave (see FIG. b ″)) is output from the differential amplifier 103. Since a PWM signal is generated based on this corrected sine wave signal as described later, variations in the threshold value of the inverter buffer 106,
It is possible to reduce the distortion of the waveform of the output voltage and the DC offset component that occur due to variations in the temperature characteristics of various components and to make the output waveform closer to a sine wave.
【0038】ここで、ローパスフィルタ回路121及び
差動アンプ122より成る第1の波形補正回路は、差動
アンプ101の出力信号(相対電圧差信号)の直流分
(低周波成分)を取り出して増幅し、正弦波発振器10
2の出力信号(正弦波基準信号)にフィードバックする
ことにより、正弦波基準信号のオフセット補正を行う。
これにより、出力電圧の直流オフセット成分を減少させ
ることができる。一方、第2の波形補正回路である差動
アンプ103は、交流分(高周波成分)を含んだ相対電
圧差信号を、そのまま差動アンプ122の出力信号にフ
ィードバックすることにより、正弦波基準信号の補正を
行う。これにより、出力電圧の波形歪みを減少させるこ
とができる。このように2つの波形補正回路を設けたこ
とにより、以下のような効果を奏する。Here, the first waveform correction circuit consisting of the low-pass filter circuit 121 and the differential amplifier 122 extracts and amplifies the DC component (low frequency component) of the output signal (relative voltage difference signal) of the differential amplifier 101. Sine wave oscillator 10
By performing feedback to the output signal 2 (sine wave reference signal), offset correction of the sine wave reference signal is performed.
Thereby, the DC offset component of the output voltage can be reduced. On the other hand, the differential amplifier 103, which is the second waveform correction circuit, feeds back the relative voltage difference signal containing the AC component (high-frequency component) to the output signal of the differential amplifier 122 as it is, to thereby obtain the sine wave reference signal. Make a correction. Thereby, the waveform distortion of the output voltage can be reduced. By providing the two waveform correction circuits in this way, the following effects are achieved.
【0039】即ち、第1の波形補正回路を設けない場合
には、直流分のオフセット補正のためには強くフィード
バック制御をかけること、すなわち第2の波形補正回路
のゲインを相当大きくする必要があるが、高い周波数成
分のゲインも大きくなるため、異常発振する可能性が大
きくなる。また、フィードバックする信号の周波数を低
くしてしまうと、波形補正の効果が大きく低下してしま
うことになる。これに対し、本発明のような構成とする
ことにより、高周波成分のゲインを適正に維持しつつ、
直流分(低周波成分)のフィードバック制御のゲインを
大きく設定して、出力電圧の波形歪み及び直流オフセッ
トをより一層低減することができる。That is, when the first waveform correction circuit is not provided, it is necessary to strongly perform feedback control for offset correction of the direct current component, that is, to considerably increase the gain of the second waveform correction circuit. However, since the gain of the high frequency component also increases, the possibility of abnormal oscillation increases. Further, if the frequency of the signal to be fed back is lowered, the effect of waveform correction will be greatly reduced. On the other hand, with the configuration of the present invention, while properly maintaining the gain of the high frequency component,
By setting the gain of the feedback control of the direct current component (low frequency component) to be large, the waveform distortion of the output voltage and the direct current offset can be further reduced.
【0040】矩形波発振器104から出力された矩形波
信号(図7(a))は積分回路105で積分されて三角
波信号(図6(b′)及び図7(b′))が形成され
る。この三角波信号と差動アンプ103からの補正され
た正弦波信号b″とが重畳されて重畳信号b(図6
(b))が形成され、インバータバッファ106に入力
される。インバータバッファ106では、しきい値(図
6(b)の破線で示すレベル)を越えるレベルの信号が
入力したときには低レベルの信号を出力し、一方しきい
値以下のレベルの信号が入力したときには高レベルの信
号を出力する(図6(c))。この出力パルス列信号c
は、図6(b′)の三角波信号を搬送波とし、正弦波信
号b″によりパルス幅変調されたパルス幅変調(PW
M)信号となる。次に、このパルス幅変調信号cからN
AND回路114の出力信号iにいたるまでの説明をす
る。なお、この部分の説明においてはこのPWM信号を
簡略化して図7(c)に示すように同一のパルス幅にて
示している。The rectangular wave signal (FIG. 7A) output from the rectangular wave oscillator 104 is integrated by the integrating circuit 105 to form a triangular wave signal (FIGS. 6B 'and 7B'). . This triangular wave signal and the corrected sine wave signal b ″ from the differential amplifier 103 are superposed to form a superposed signal b (see FIG. 6).
(B)) is formed and input to the inverter buffer 106. Inverter buffer 106 outputs a low level signal when a signal having a level exceeding a threshold value (the level shown by the broken line in FIG. 6B) is input, and outputs a signal having a level below the threshold value. A high level signal is output (FIG. 6 (c)). This output pulse train signal c
Is a pulse width modulation (PW) pulse width modulated by the sine wave signal b ″ using the triangular wave signal of FIG.
M) signal. Next, from this pulse width modulation signal c to N
An explanation will be given up to the output signal i of the AND circuit 114. In the description of this portion, the PWM signal is simplified and shown with the same pulse width as shown in FIG.
【0041】矩形波発振器104から出力された矩形波
信号(図7(a))は、インバータバッファ108で反
転された後、微分回路110で微分処理され、図7
(d)に示すような信号になる。即ち、矩形波信号(図
7(a))の立下り時には抵抗R5を経てコンデンサC
4が充電されて図7(d)に示す正側の微分出力が現
れ、立上り時にはダイオードD1を経てコンデンサC4
が放電されて負側の微分出力が現れる。The rectangular wave signal (FIG. 7 (a)) output from the rectangular wave oscillator 104 is inverted by the inverter buffer 108 and then differentiated by the differentiating circuit 110.
The signal becomes as shown in (d). That is, when the rectangular wave signal (FIG. 7A) falls, it passes through the resistor R5 and the capacitor C.
4 is charged and the positive differential output shown in FIG. 7D appears, and at the rising time, the capacitor C4 passes through the diode D1.
Is discharged and a differential output on the negative side appears.
【0042】微分回路110からの出力信号はインバー
タバッファ112で、しきい値(図7(d)の破線で示
すレベル)を基準に反転増幅されて図7(e)に示すよ
うな信号となる。このインバータバッファ112の出力
信号(図7(e))とインバータバッファ106の出力
信号(図7(c))とがNAND回路107に入力さ
れ、NAND回路107は図7(b)に示す信号を出力
する。The output signal from the differentiating circuit 110 is inverted and amplified by the inverter buffer 112 with reference to the threshold value (the level shown by the broken line in FIG. 7 (d)) and becomes a signal as shown in FIG. 7 (e). . The output signal of the inverter buffer 112 (FIG. 7E) and the output signal of the inverter buffer 106 (FIG. 7C) are input to the NAND circuit 107, and the NAND circuit 107 outputs the signal shown in FIG. 7B. Output.
【0043】更に、矩形波発振器104から出力された
矩形波信号(図7(a))は、2連のインバータバッフ
ァ109を経た後、微分回路111で微分処理され、図
7(f)に示すような信号になる。この微分処理された
信号はインバータバッファ113でしきい値(図7
(f)の破線で示すレベル)を基準に反転増幅されて図
7(g)に示すような信号となる。微分回路111及び
インバータバッファ113での信号処理動作は前述の微
分回路110及びインバータバッファ112での動作と
同様である。Further, the rectangular wave signal (FIG. 7 (a)) output from the rectangular wave oscillator 104 passes through two inverter buffers 109 and is then differentiated by the differentiating circuit 111, as shown in FIG. 7 (f). It becomes a signal like this. The signal that has been subjected to the differential processing is thresholded by the inverter buffer 113 (see FIG.
The signal is inverted and amplified with reference to the level indicated by the broken line in (f) to obtain a signal as shown in FIG. The signal processing operation in the differentiating circuit 111 and the inverter buffer 113 is the same as the operation in the differentiating circuit 110 and the inverter buffer 112 described above.
【0044】NAND回路114へは、NAND回路1
07の出力信号(図7(h))とインバータバッファ1
13の出力信号(図7(g))とが入力され、NAND
回路114は図7(i)に示すような信号を出力する。To the NAND circuit 114, the NAND circuit 1
07 output signal (FIG. 7 (h)) and the inverter buffer 1
13 output signal (Fig. 7 (g)) is input, and NAND
The circuit 114 outputs a signal as shown in FIG.
【0045】ところで、前述のように、出力端子9、
9′に接続される負荷の影響等に起因して出力電圧波形
に歪みが発生した場合においては、この出力波形を正弦
波に近付けるようなフィードバック制御がかけられるの
であるが、電動機負荷を接続した場合のように一時的に
しろ大変大きな波形歪みが発生した場合においては差動
アンプ103から出力される正弦波信号(図6
(b″))の振幅が、差動アンプ101からのフィード
バック信号によって補正されるために三角波信号の振幅
よりも大きくなる場合があり得る。その結果、重畳信号
(図6(b))のレベルがしきい値(図6(b)の破線
で示すレベル)から継続して外れ続ける(しきい値と交
差しない)ことになると、この間はインバータバッファ
106の出力が高レベルのまま(重畳信号の最大値がし
きい値以下)、または低レベルのまま(重畳信号の最小
値がしきい値以上)になってしまい、直流出力となるた
め、パルストランスで信号伝達ができなくなるが、本実
施例においては、インバータバッファ112、113の
出力信号によってこのような支障が生じないように構成
している。この動作について以下に説明する。By the way, as described above, the output terminal 9,
When the output voltage waveform is distorted due to the influence of the load connected to 9 ', feedback control is performed so that this output waveform approaches a sine wave. In the case where a very large waveform distortion occurs temporarily, as in the case, the sine wave signal output from the differential amplifier 103 (see FIG.
The amplitude of (b ″)) may be larger than the amplitude of the triangular wave signal because it is corrected by the feedback signal from the differential amplifier 101. As a result, the level of the superimposed signal (FIG. 6 (b)). Is continuously deviated from the threshold value (the level shown by the broken line in FIG. 6B) (does not intersect with the threshold value), the output of the inverter buffer 106 remains at a high level during this period (the superimposed signal The maximum value is less than or equal to the threshold value) or remains at a low level (minimum value of the superimposed signal is greater than or equal to the threshold value), and DC output occurs, so that signal transmission cannot be performed by the pulse transformer. In the above configuration, the output signals of the inverter buffers 112 and 113 are configured so as not to cause such a problem.This operation will be described below.
【0046】例えばインバータバッファ106の出力信
号cのレベルが高レベルのままになった場合(図8
(c))、この場合でもインバータバッファ112及び
113の出力信号は図8(e)及び図8(g)のように
信号cが変化する場合と変わらないから、NAND回路
107の出力信号のパルス幅はインバータバッファ11
2の出力信号eのパルス幅で制限されて図8(h)のよ
うになり、従ってNAND回路114の出力信号は図8
(i)のようになる。For example, when the level of the output signal c of the inverter buffer 106 remains high (FIG. 8).
(C)) Even in this case, the output signals of the inverter buffers 112 and 113 are the same as those in the case where the signal c changes as shown in FIGS. 8E and 8G. The width is the inverter buffer 11
8 (h) by being limited by the pulse width of the output signal e of FIG.
(I).
【0047】一方インバータバッファ106の出力が低
レベルのままになった場合(図9(c))、この場合で
もインバータバッファ112及び113の出力信号は図
9(e)及び図9(g)のように信号cが変化する場合
と変わらないからNAND回路107の出力信号は図9
(h)のようになり、従ってNAND回路114の出力
信号のパルス幅はインバータバッファ113の出力信号
gのパルス幅で制限されて図9(i)のようになる。従
って、出力電圧の波形の大きな歪みやオフセットが発生
した場合にも、PWM信号として最小パルス幅のパルス
列(図8(i)あるいは図9(i))がNAND回路1
14から出力され続ける。このフェイルセーフ処理によ
り、インバータを作動させ続けることができる。On the other hand, when the output of the inverter buffer 106 remains at the low level (FIG. 9C), the output signals of the inverter buffers 112 and 113 are still as shown in FIGS. 9E and 9G. As in the case where the signal c changes, the output signal of the NAND circuit 107 is as shown in FIG.
As shown in FIG. 9H, the pulse width of the output signal of the NAND circuit 114 is limited by the pulse width of the output signal g of the inverter buffer 113 and becomes as shown in FIG. Therefore, even when a large distortion or offset of the waveform of the output voltage occurs, the pulse train with the minimum pulse width (FIG. 8 (i) or FIG. 9 (i)) is used as the PWM signal in the NAND circuit 1.
Continues to be output from 14. By this fail-safe processing, the inverter can be continuously operated.
【0048】次に、NAND回路114から出力された
後のPWM信号について説明する。このPWM信号は、
2連のインバータバッファ115を経た後、プッシュプ
ル増幅器116でプッシュプル増幅され、その後低周波
成分カット用のコンデンサC6へ供給される。このコン
デンサC6を通過する直前の信号は基準レベルに対し振
幅一定のPWM信号であるが、この信号の平均電圧(積
分値)は、正弦波発振器102からの正弦波と同一の周
期で変化しており、従ってこのPWM信号は当該正弦波
と同一の周波数(商用周波数)成分を含んでいる。Next, the PWM signal output from the NAND circuit 114 will be described. This PWM signal is
After passing through two inverter buffers 115 in series, it is push-pull amplified by a push-pull amplifier 116 and then supplied to a capacitor C6 for cutting low frequency components. The signal immediately before passing through the capacitor C6 is a PWM signal whose amplitude is constant with respect to the reference level, but the average voltage (integral value) of this signal changes in the same cycle as the sine wave from the sine wave oscillator 102. Therefore, this PWM signal contains the same frequency (commercial frequency) component as the sine wave.
【0049】コンデンサC6は低周波信号、即ち本実施
例における商用周波数信号を通さず、高周波信号である
PWM搬送周波数信号のみを通すので、PWM信号がコ
ンデンサC6を通過後は、図6(j)に示すように、商
用周波数成分とは逆相にパルス列全体が上下して平均電
圧が常時零であるパルス信号列に変換される。この平均
電圧が常時零であるパルス信号列がパルストランスA,
Cの各一次コイルL3,L4に供給される。従ってパル
ストランスA,Cを構成するトランスコアには、商用周
波数成分による磁気飽和の悪影響がほとんどなくなり、
PWM搬送周波数で磁気飽和しない程度の小形サイズの
もので構成することが可能となる。Since the capacitor C6 does not pass the low frequency signal, that is, the commercial frequency signal in this embodiment, but only the PWM carrier frequency signal which is a high frequency signal, after the PWM signal passes through the capacitor C6, FIG. As shown in, the entire pulse train goes up and down in reverse phase to the commercial frequency component, and is converted into a pulse signal train in which the average voltage is always zero. The pulse signal train whose average voltage is always zero is the pulse transformer A,
It is supplied to each of the primary coils L3 and L4 of C. Therefore, the transformer cores forming the pulse transformers A and C have almost no adverse effect of magnetic saturation due to the commercial frequency component,
It is possible to use a small size that does not cause magnetic saturation at the PWM carrier frequency.
【0050】パルストランスAの2次コイルから出力し
たパルス信号(図6(j)に示す信号とほぼ同じ)は、
双方向電圧規制回路であるツェナーダイオードD8,D
9の各降伏電圧と比較され、当該出力パルス信号が正極
方向又は負極方向においてこれら各降伏電圧を越えたと
きにツェナーダイオードD8又はD9が導通して出力パ
ルス信号の電圧規制を行うとともに、コンデンサC8が
充放電され、コンデンサC8の両端には、出力パルス信
号が正極方向又は負極方向において各降伏電圧を越えた
分による平均電圧(これは商用周波数を有する)が現れ
る。従って、FETQ1のゲート・ソース間には、商用
周波数を有するコンデンサC8の両端電圧と、パルスト
ランスAの2次コイルから出力したパルス信号とが重畳
した信号、即ちコンデンサC6を通過前のPWM信号
(図6(c))が復調される。FETQ1は、PWM信
号の正極パルス信号がゲート端子に入力されている間に
対応して導通する。The pulse signal output from the secondary coil of the pulse transformer A (substantially the same as the signal shown in FIG. 6 (j)) is
Zener diodes D8 and D that are bidirectional voltage regulation circuits
9 is compared with each breakdown voltage, and when the output pulse signal exceeds each breakdown voltage in the positive polarity direction or the negative polarity direction, the Zener diode D8 or D9 conducts to regulate the voltage of the output pulse signal, and the capacitor C8. Are charged and discharged, and an average voltage (which has a commercial frequency) due to the output pulse signal exceeding each breakdown voltage in the positive polarity direction or the negative polarity direction appears across the capacitor C8. Therefore, between the gate and the source of the FET Q1, a signal in which the voltage across the capacitor C8 having the commercial frequency and the pulse signal output from the secondary coil of the pulse transformer A are superimposed, that is, the PWM signal before passing through the capacitor C6 ( FIG. 6C) is demodulated. The FET Q1 conducts while the positive pulse signal of the PWM signal is being input to the gate terminal.
【0051】なお、コンデンサC8の定数はFETQ1
のゲート容量に対し十分大きな値を選定し、抵抗R7の
定数はパルストランスAとコンデンサC8とが共振しな
いQに抑えることのできる値を選定する。抵抗R8はF
ETQ1のスイッチング速度を調整するものであり、ま
たダイオードD7は、FETQ1のゲート端子に加えら
れていた電圧が低下した時に、それまでにFETQ1の
ゲート容量に蓄えられた電荷を急速に放電させてFET
Q1を即座に非導通にするためのものである。The constant of the capacitor C8 is FETQ1.
A sufficiently large value is selected for the gate capacitance of the resistor R7, and the constant of the resistor R7 is selected so that the pulse transformer A and the capacitor C8 do not resonate at Q. Resistor R8 is F
The diode D7 adjusts the switching speed of the ETQ1, and when the voltage applied to the gate terminal of the FET Q1 drops, the diode D7 rapidly discharges the electric charge accumulated in the gate capacitance of the FET Q1 until then.
This is for immediately turning off Q1.
【0052】パルストランスCの2次コイルから出力し
たパルス信号も上述のパルストランスAの2次コイルか
ら出力したパルス信号と全く同様に処理され、従ってF
ETQ3のスイッチングはFETQ1と同じタイミング
で行われることになり、従ってPWM信号の正極パルス
入力時にFETQ1及びQ3が導通して平滑回路4から
直流電流がローパスフィルタ8へ供給される。The pulse signal output from the secondary coil of the pulse transformer C is processed in exactly the same manner as the pulse signal output from the secondary coil of the pulse transformer A described above, and therefore F
The switching of the ETQ3 is performed at the same timing as that of the FET Q1. Therefore, when the positive pulse of the PWM signal is input, the FETs Q1 and Q3 are rendered conductive and the DC current is supplied from the smoothing circuit 4 to the low pass filter 8.
【0053】次に、NAND回路114から出力された
PWM信号は、インバータバッファ117を経た後、上
記プッシュプル増幅器116からFETQ1,Q3まで
の信号回路と同様の信号処理が行われ、FETQ2,Q
4はこのPWM信号に応じてスイッチング制御される。
但し、インバータバッファ117を経るためPWM信号
は、上記プッシュプル増幅器116からFETQ1,Q
3までの回路に加わるPWM信号とは位相が反転された
信号となっており、従ってFETQ1,Q3が導通して
いるときにはFETQ2,Q4が非導通となり、FET
Q1,Q3が非導通となっているときにはFETQ2,
Q4が導通するようにスイッチング制御される。Next, the PWM signal output from the NAND circuit 114 is passed through the inverter buffer 117, and then subjected to the same signal processing as the signal circuit from the push-pull amplifier 116 to the FETs Q1 and Q3, and the FETs Q2 and Q3.
4 is switching-controlled according to this PWM signal.
However, since the PWM signal passes through the inverter buffer 117, the PWM signal is transmitted from the push-pull amplifier 116 to the FETs Q1 and Q2.
The PWM signal applied to the circuits up to 3 is a signal whose phase is inverted. Therefore, when the FETs Q1 and Q3 are conducting, the FETs Q2 and Q4 are non-conducting and the FETs are not conducting.
When Q1 and Q3 are non-conducting, FET Q2
Switching control is performed so that Q4 becomes conductive.
【0054】以上のように、商用周波数の正弦波を高周
波の三角波信号で変調したPWM信号に基づきインバー
タ7のスイッチング制御が行われ、その後インバータ7
のスイッチング出力に含まれる搬送周波数成分がローパ
スフィルタ8で除かれ、ほぼ正弦波に近似した商用周波
数の交流電流が出力端子9、9′から負荷に供給され
る。As described above, the switching control of the inverter 7 is performed based on the PWM signal obtained by modulating the commercial frequency sine wave with the high frequency triangular wave signal, and thereafter the inverter 7 is controlled.
The carrier frequency component contained in the switching output of is removed by the low-pass filter 8, and an alternating current having a commercial frequency approximate to a sine wave is supplied to the load from the output terminals 9 and 9 '.
【0055】[0055]
【発明の効果】以上詳述したように本発明によれば、出
力ラインの相対電圧差を示す相対電圧差信号のオフセッ
ト直流分を主体にした補正と、相対電圧差信号の交流分
を主体にした補正とが別個の補正回路によって行われる
ので、交流分(特に高周波成分)のフィードバック制御
ゲインを適正に維持しつつ、直流分のゲインを大きく設
定して、出力電力電圧の波形歪み及び直流オフセットを
精度よく補正することができる。As described above in detail, according to the present invention, the correction mainly based on the offset DC component of the relative voltage difference signal indicating the relative voltage difference of the output line and the AC component of the relative voltage difference signal are mainly performed. Since this correction is performed by a separate correction circuit, the DC component gain is set large while maintaining the feedback control gain of the AC component (especially high frequency component) appropriately, and the waveform distortion of the output power voltage and the DC offset Can be accurately corrected.
【図1】携帯用交流電源装置を構成する三相出力巻線、
単相補助巻線、ブリッジ整流回路、平滑回路、定電圧供
給装置およびサイリスタ制御回路を示す回路図である。FIG. 1 is a three-phase output winding that constitutes a portable AC power supply device.
It is a circuit diagram showing a single-phase auxiliary winding, a bridge rectifier circuit, a smoothing circuit, a constant voltage supply device, and a thyristor control circuit.
【図2】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成するインバータ装置およ
び出力回路を示す回路図である。FIG. 2 is a circuit diagram showing an inverter device and an output circuit which constitute a portable AC power supply device and an inverter device according to an embodiment of the present invention.
【図3】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成する検出回路、正弦波発
振器、差動アンプ、矩形波発振器および積分回路等を示
す回路図である。FIG. 3 is a circuit diagram showing a detection circuit, a sine wave oscillator, a differential amplifier, a rectangular wave oscillator, an integrating circuit, and the like which constitute a portable AC power supply device and an inverter device according to an embodiment of the present invention. .
【図4】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成するパルス幅変調回路、
微分回路等を示す回路図である。FIG. 4 is a pulse width modulation circuit which constitutes a portable AC power supply device and constitutes an inverter device according to an embodiment of the present invention;
It is a circuit diagram which shows a differentiating circuit etc.
【図5】携帯用交流電源装置を構成し、本発明の一実施
例に係るインバータ装置を構成するプッシュプル増幅器
等を示す回路図である。FIG. 5 is a circuit diagram showing a push-pull amplifier or the like which constitutes a portable AC power supply device and constitutes an inverter device according to an embodiment of the present invention.
【図6】インバータ装置の各部における信号波形のタイ
ミングチャートである。FIG. 6 is a timing chart of signal waveforms at various parts of the inverter device.
【図7】インバータ装置の各部における信号波形のタイ
ミングチャートである。FIG. 7 is a timing chart of signal waveforms at various parts of the inverter device.
【図8】PWM信号のフェイルセーフ動作が行われた際
のインバータ装置の各部における信号波形のタイミング
チャートである。FIG. 8 is a timing chart of signal waveforms in various parts of the inverter device when the PWM signal fail-safe operation is performed.
【図9】PWM信号のフェイルセーフ動作が行われた際
のインバータ装置の各部における信号波形のタイミング
チャートである。FIG. 9 is a timing chart of signal waveforms in each part of the inverter device when the PWM signal fail-safe operation is performed.
7 インバータ 7a,7b 出力ライン 8 ローパスフィルタ 101 差動アンプ 102 正弦波発振器 103 差動アンプ 105 積分回路 106 インバータバッファ 121ローパスフィルタ回路 122 差動アンプ 7 inverters 7a, 7b output line 8 low-pass filter 101 differential amplifier 102 sine wave oscillator 103 differential amplifier 105 integrating circuit 106 inverter buffer 121 low-pass filter circuit 122 differential amplifier
Claims (2)
するスイッチング装置と、所定周波数の正弦波基準信号
を出力する正弦波出力回路と、この正弦波基準信号をパ
ルス幅変調してPWM信号を出力するパルス幅変調回路
と、このパルス幅変調回路から出力されるPWM信号に
基いて前記スイッチング装置をスイッチング動作させる
スイッチング制御回路と、前記スイッチング装置に接続
され、正弦波状の交流電力を1組の出力ラインを介して
出力する出力回路とを有するインバータ装置において、
前記1組の出力ラインの相対電圧差を検出する検出回路
と、この相対電圧差信号のうちのオフセット直流分を取
り出して増幅して前記正弦波基準信号にフィードバック
することによりこの正弦波基準信号をオフセット補正す
る第1の波形補正回路と、前記相対電圧差信号のうちの
交流分を前記正弦波基準信号にフィードバックすること
によりこの正弦波基準信号を補正して前記パルス幅変調
回路に供給して前記交流電力波形を正弦波に近づける様
に補正する第2の波形補正回路とを備えることを特徴と
するインバータ装置。1. A switching device for switching control of the output of a DC power supply circuit, a sine wave output circuit for outputting a sine wave reference signal of a predetermined frequency, and a pulse width modulation of this sine wave reference signal to output a PWM signal. A pulse width modulation circuit, a switching control circuit that causes the switching device to perform a switching operation based on a PWM signal output from the pulse width modulation circuit, and a pair of output lines connected to the switching device and supplying sinusoidal AC power. In an inverter device having an output circuit for outputting via
A detection circuit that detects a relative voltage difference between the pair of output lines, and an offset DC component of the relative voltage difference signal is extracted, amplified, and fed back to the sine wave reference signal to obtain the sine wave reference signal. A first waveform correction circuit for offset correction and an AC component of the relative voltage difference signal are fed back to the sine wave reference signal to correct the sine wave reference signal and supply it to the pulse width modulation circuit. An inverter device, comprising: a second waveform correction circuit that corrects the AC power waveform so as to approximate it to a sine wave.
三角波信号を出力する三角波出力回路と、この三角波出
力回路からの出力信号および前記第2の波形補正回路か
らの補正された正弦波基準信号を重畳して重畳信号を形
成し前記パルス幅変調回路に出力する重畳信号形成回路
とを有し、前記パルス幅変調回路は、前記重畳信号形成
回路からの重畳信号をしきい値固定の増幅回路で増幅す
ることによりパルス幅変調してPWM信号を出力するこ
とを特徴とする請求項1記載のインバータ装置。2. A triangular wave output circuit that outputs a triangular wave signal having a frequency higher than that of the sine wave reference signal, an output signal from the triangular wave output circuit, and a corrected sine wave reference signal from the second waveform correction circuit. And a superposed signal forming circuit for forming a superposed signal by outputting the superposed signal to the pulse width modulation circuit, and the pulse width modulation circuit is an amplifier circuit for fixing the superposed signal from the superposed signal forming circuit to a threshold value. The inverter device according to claim 1, wherein the PWM signal is output after being pulse-width modulated by being amplified by.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3167542A JP2688661B2 (en) | 1991-06-12 | 1991-06-12 | Inverter device |
US07/790,470 US5309345A (en) | 1990-11-13 | 1991-11-12 | Invertor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3167542A JP2688661B2 (en) | 1991-06-12 | 1991-06-12 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04368476A JPH04368476A (en) | 1992-12-21 |
JP2688661B2 true JP2688661B2 (en) | 1997-12-10 |
Family
ID=15851641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3167542A Expired - Lifetime JP2688661B2 (en) | 1990-11-13 | 1991-06-12 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2688661B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2571467Y2 (en) * | 1991-07-24 | 1998-05-18 | 澤藤電機株式会社 | Power supply device |
-
1991
- 1991-06-12 JP JP3167542A patent/JP2688661B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04368476A (en) | 1992-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5166870A (en) | Pulse width-modulation control device for invertor devices | |
JP2816387B2 (en) | Power supply | |
US5229929A (en) | Output peak current correction for PWM invertors | |
US5239253A (en) | Portable engine generator | |
JP2688660B2 (en) | Inverter device | |
JP3113294B2 (en) | Portable generator | |
US5309345A (en) | Invertor device | |
JP2688661B2 (en) | Inverter device | |
JP2934679B2 (en) | Inverter device | |
JP3105576B2 (en) | Portable AC power supply | |
JP2934689B2 (en) | Inverter device | |
JP2986200B2 (en) | Inverter device | |
JP3173677B2 (en) | Inverter controlled generator | |
JP2892862B2 (en) | Inverter device | |
JP3192498B2 (en) | Inverter device | |
JP2977604B2 (en) | Inverter controlled engine generator | |
JPH0522837A (en) | Portable power supply | |
JP2934690B2 (en) | Inverter device | |
JP2934691B2 (en) | Inverter device | |
JP2565475Y2 (en) | Inverter device | |
JP2557365Y2 (en) | Inverter device | |
JPH04207973A (en) | Inverter unit | |
JP3192587B2 (en) | Power supply | |
JP3300221B2 (en) | Inverter type power supply | |
JPH0591751A (en) | Portable ac power source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |