JPH0590490A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0590490A JPH0590490A JP3041840A JP4184091A JPH0590490A JP H0590490 A JPH0590490 A JP H0590490A JP 3041840 A JP3041840 A JP 3041840A JP 4184091 A JP4184091 A JP 4184091A JP H0590490 A JPH0590490 A JP H0590490A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- film
- unevenness
- amorphous silicon
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子、中でもＤＲＡＭのキ
ャパシタ電極として、表面に凹凸を有するポリシリコン
膜を形成する方法において、その制御をより簡単で確実
にする方法を提供するものである。 【構成】 前記の目的のために本発明では、前記キャパ
シタ電極を形成する際、先ず半導体基板をチャンバー内
に入れ、減圧ＣＶＤ法でアモルファスシリコン膜を堆積
し、引き続きその基板をチャンバーから取り出すことな
く、同一チャンバー内で熱処理の時間、温度を、前記ア
モルファスシリコン膜表面に凹凸状のポリシリコン膜が
生成されるに最適の条件で行なうようにした。
ャパシタ電極として、表面に凹凸を有するポリシリコン
膜を形成する方法において、その制御をより簡単で確実
にする方法を提供するものである。 【構成】 前記の目的のために本発明では、前記キャパ
シタ電極を形成する際、先ず半導体基板をチャンバー内
に入れ、減圧ＣＶＤ法でアモルファスシリコン膜を堆積
し、引き続きその基板をチャンバーから取り出すことな
く、同一チャンバー内で熱処理の時間、温度を、前記ア
モルファスシリコン膜表面に凹凸状のポリシリコン膜が
生成されるに最適の条件で行なうようにした。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子、中でも
主としてＤＲＡＭのキャパシタ電極の製造方法に関する
ものである。
主としてＤＲＡＭのキャパシタ電極の製造方法に関する
ものである。
【０００２】
【従来の技術】半導体装置、なかでもＤＲＡＭにおける
キャパシタ下部電極を、減圧ＣＶＤ法を用いてシリコン
の膜質が非結晶から多結晶に変化する遷移温度領域で形
成した場合、他の温度に比較し約２倍のキャパシタ容量
が得られる。これは、遷移温度領域で成膜されたシリコ
ン膜の表面の凹凸が他の温度での成膜に比較し非常に大
きい為、表面積が大きくなったからである。また、この
表面の凹凸を形成するグレインは結晶的に安定であり、
キャパシタの電気的信頼性も十分に高く実用性に優れて
いる。
キャパシタ下部電極を、減圧ＣＶＤ法を用いてシリコン
の膜質が非結晶から多結晶に変化する遷移温度領域で形
成した場合、他の温度に比較し約２倍のキャパシタ容量
が得られる。これは、遷移温度領域で成膜されたシリコ
ン膜の表面の凹凸が他の温度での成膜に比較し非常に大
きい為、表面積が大きくなったからである。また、この
表面の凹凸を形成するグレインは結晶的に安定であり、
キャパシタの電気的信頼性も十分に高く実用性に優れて
いる。
【０００３】このことは、参考文献として１９９０年秋
季応用物理学会予稿集、２６ｐ−Ｇ−２（１９９０−
９）Ｐ．５７４などに記載されている。
季応用物理学会予稿集、２６ｐ−Ｇ−２（１９９０−
９）Ｐ．５７４などに記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら、減圧Ｃ
ＶＤ法を用いて非結晶から多結晶に遷移する領域の表面
に凹凸を有するポリシリコン膜を成膜する場合、そのよ
うなポリシリコン膜の堆積中の成膜条件を変更しただけ
では、膜厚によっては表面に凹凸を有しなくなり、表面
に凹凸を有するポリシリコン膜を膜厚に依らず得ること
がむずかしいという制御性の問題点があった。
ＶＤ法を用いて非結晶から多結晶に遷移する領域の表面
に凹凸を有するポリシリコン膜を成膜する場合、そのよ
うなポリシリコン膜の堆積中の成膜条件を変更しただけ
では、膜厚によっては表面に凹凸を有しなくなり、表面
に凹凸を有するポリシリコン膜を膜厚に依らず得ること
がむずかしいという制御性の問題点があった。
【０００５】この発明は、以上述べた表面に凹凸を有す
るポリシリコン膜の膜厚による制御性のむずかしさを解
決する為に、膜厚に依らず常に表面に凹凸を有するポリ
シリコン膜を成膜することを目的とする。
るポリシリコン膜の膜厚による制御性のむずかしさを解
決する為に、膜厚に依らず常に表面に凹凸を有するポリ
シリコン膜を成膜することを目的とする。
【０００６】
【課題を解決するための手段】この発明は前述の課題解
決のために、ＤＲＡＭのキャパシタ下部電極の製造方法
において、減圧ＣＶＤ法を用いてアモルファスシリコン
膜を堆積した後、チャンバー内からとり出すことなく同
一チャンバー内で熱処理時間、熱処理温度の条件を最適
化することにより、アモルファスシリコン膜表面に形成
される凹凸となる結晶粒の核密度を熱処理温度で、また
結晶粒の大きさを熱処理時間で制御し、膜厚に依らず常
に膜表面に凹凸を有するポリシリコン膜を成膜するよう
にしたものである。
決のために、ＤＲＡＭのキャパシタ下部電極の製造方法
において、減圧ＣＶＤ法を用いてアモルファスシリコン
膜を堆積した後、チャンバー内からとり出すことなく同
一チャンバー内で熱処理時間、熱処理温度の条件を最適
化することにより、アモルファスシリコン膜表面に形成
される凹凸となる結晶粒の核密度を熱処理温度で、また
結晶粒の大きさを熱処理時間で制御し、膜厚に依らず常
に膜表面に凹凸を有するポリシリコン膜を成膜するよう
にしたものである。
【０００７】
【作用】本発明は前述のような製法としたために、表面
に凸凹を有するポリシリコン膜の制御を膜厚に依らず行
なえるので、制御がし易く、確実に前記凹凸を形成でき
る。
に凸凹を有するポリシリコン膜の制御を膜厚に依らず行
なえるので、制御がし易く、確実に前記凹凸を形成でき
る。
【０００８】
【実施例】図１に本発明の実施例の工程を断面図で示
し、以下説明する。まず同図（ａ）のように、シリコン
基板１を９５０℃ｗｅｔで酸化し、酸化膜２を１０００
Å成膜する。その基板上にチャンバー内でＳｉＨ4 ガス
を用いた減圧ＣＶＤ法で、反応温度５７０℃、反応圧力
０．２Torrでアモルファスシリコン膜３を１５００Å堆
積する。一連の減圧ＣＶＤ法の堆積後の真空引きを熱処
理に利用し、前記基板を同じチャンバー内で引続き圧力
０Torr、熱処理温度５７０℃、熱処理時間を１時間行
い、チャンバーからとり出すと図１（ｂ）の様に表面に
凹凸を有するポリシリコン膜３ａが、アモルファスシリ
コン膜３の表面での核生成及びマイグレーションによる
結晶粒の成長により形成される。次にｎ型不純物を加速
電圧４０keV 、注入量Ｅ１５個／cm2 で注入し、８５０
℃で熱処理し不純物を拡散する。そしてパターニングし
キャパシタ下部電極を形成する。次に図（ｃ）のよう
に、キャパシタ絶縁膜として減圧ＣＶＤ法でＳｉＨ2 Ｃ
ｌ2 ガスとＮＨ3 ガスを原料ガスに用いて、反応温度６
５０℃、反応圧力０．１５Torrで窒化シリコン膜４を５
０Å形成し、８５０℃でヒーリングを行う。キャパシタ
上部電極として、ＳｉＨ4 ガスを用いた減圧ＣＶＤ法
で、反応温度６２０℃、反応圧力０．２Torrでポリシリ
コン膜５を１０００Å堆積し、ｎ+ 不純物を１Ｅ２０個
／cm3 拡散する。その後パターニングしキャパシタ上部
電極を形成し、キャパシタを形成する。
し、以下説明する。まず同図（ａ）のように、シリコン
基板１を９５０℃ｗｅｔで酸化し、酸化膜２を１０００
Å成膜する。その基板上にチャンバー内でＳｉＨ4 ガス
を用いた減圧ＣＶＤ法で、反応温度５７０℃、反応圧力
０．２Torrでアモルファスシリコン膜３を１５００Å堆
積する。一連の減圧ＣＶＤ法の堆積後の真空引きを熱処
理に利用し、前記基板を同じチャンバー内で引続き圧力
０Torr、熱処理温度５７０℃、熱処理時間を１時間行
い、チャンバーからとり出すと図１（ｂ）の様に表面に
凹凸を有するポリシリコン膜３ａが、アモルファスシリ
コン膜３の表面での核生成及びマイグレーションによる
結晶粒の成長により形成される。次にｎ型不純物を加速
電圧４０keV 、注入量Ｅ１５個／cm2 で注入し、８５０
℃で熱処理し不純物を拡散する。そしてパターニングし
キャパシタ下部電極を形成する。次に図（ｃ）のよう
に、キャパシタ絶縁膜として減圧ＣＶＤ法でＳｉＨ2 Ｃ
ｌ2 ガスとＮＨ3 ガスを原料ガスに用いて、反応温度６
５０℃、反応圧力０．１５Torrで窒化シリコン膜４を５
０Å形成し、８５０℃でヒーリングを行う。キャパシタ
上部電極として、ＳｉＨ4 ガスを用いた減圧ＣＶＤ法
で、反応温度６２０℃、反応圧力０．２Torrでポリシリ
コン膜５を１０００Å堆積し、ｎ+ 不純物を１Ｅ２０個
／cm3 拡散する。その後パターニングしキャパシタ上部
電極を形成し、キャパシタを形成する。
【０００９】
【発明の効果】以上のようにこの発明の製造方法によれ
ば、アモルファスシリコン膜堆積後、同一チャンバー内
での熱処理温度、熱処理時間の最適化を行うことによ
り、表面に凹凸を有するポリシリコン膜の制御が膜厚に
依らず行なえるので制御がし易く、確実な凹凸を形成で
きる。
ば、アモルファスシリコン膜堆積後、同一チャンバー内
での熱処理温度、熱処理時間の最適化を行うことによ
り、表面に凹凸を有するポリシリコン膜の制御が膜厚に
依らず行なえるので制御がし易く、確実な凹凸を形成で
きる。
【００１０】この凹凸を有するポリシリコン膜をＤＲＡ
Ｍのキャパシタ下部電極に使用することにより、キャパ
シタ容量の大きい半導体素子を得られる。
Ｍのキャパシタ下部電極に使用することにより、キャパ
シタ容量の大きい半導体素子を得られる。
【図１】本発明の実施例の工程断面図
【符号の説明】 １ シリコン基板 ２ 酸化膜 ３ アモルファスシリコン膜 ３ａ 凹凸を有するポリシリコン膜 ４ 窒化シリコン膜 ５ ポリシリコン膜
Claims (2)
- 【請求項１】 半導体素子のキャパシタ電極として、表
面に凹凸を有するポリシリコン膜を形成する方法におい
て、 （ａ）先ず、半導体基板をチャンバー内に入れ、減圧Ｃ
ＶＤ法で該基板上にアモルファスシリコン膜を堆積し、 （ｂ）引き続き、前記基板を前記チャンバーから取り出
すことなく該チャンバー内で、前記アモルファスシリコ
ン膜表面に凹凸形状のポリシリコン膜が生成されるよ
う、熱処理する工程を含むことを特徴とする半導体素子
の製造方法。 - 【請求項２】 請求項１記載の半導体素子の製造方法に
おいて、熱処理する工程を真空中で行うことを特徴とす
る半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3041840A JPH0590490A (ja) | 1991-03-07 | 1991-03-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3041840A JPH0590490A (ja) | 1991-03-07 | 1991-03-07 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590490A true JPH0590490A (ja) | 1993-04-09 |
Family
ID=12619457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3041840A Pending JPH0590490A (ja) | 1991-03-07 | 1991-03-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590490A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529569A (ja) * | 1991-07-25 | 1993-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH05304273A (ja) * | 1991-06-21 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
| WO1996039718A1 (fr) * | 1995-06-06 | 1996-12-12 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| EP0838846A2 (en) * | 1996-10-24 | 1998-04-29 | Canon Kabushiki Kaisha | Method of forming an electronic device having a silicon nitride film |
| US5858852A (en) * | 1996-05-09 | 1999-01-12 | Nec Corporation | Fabrication process of a stack type semiconductor capacitive element |
-
1991
- 1991-03-07 JP JP3041840A patent/JPH0590490A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304273A (ja) * | 1991-06-21 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
| JPH0529569A (ja) * | 1991-07-25 | 1993-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO1996039718A1 (fr) * | 1995-06-06 | 1996-12-12 | Asahi Kasei Microsystems Co., Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
| US6069388A (en) * | 1995-06-06 | 2000-05-30 | Asahi Kasei Microsystems Co., Ltd. | Semiconductor device and production method thereof |
| KR100295718B1 (ko) * | 1995-06-06 | 2001-09-03 | 아사히 가세이 마이크로시스템 가부시끼가이샤 | 반도체장치및그의제조방법 |
| US6316339B1 (en) | 1995-06-06 | 2001-11-13 | Asahi Kasei Microsystems Co., Ltd. | Semiconductor device and production method thereof |
| DE19681430B4 (de) * | 1995-06-06 | 2006-10-26 | Asahi Kasei Microsystems Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
| US5858852A (en) * | 1996-05-09 | 1999-01-12 | Nec Corporation | Fabrication process of a stack type semiconductor capacitive element |
| EP0838846A2 (en) * | 1996-10-24 | 1998-04-29 | Canon Kabushiki Kaisha | Method of forming an electronic device having a silicon nitride film |
| EP0838846A3 (en) * | 1996-10-24 | 1999-04-28 | Canon Kabushiki Kaisha | Method of forming an electronic device having a silicon nitride film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
| US6159828A (en) | Semiconductor processing method of providing a doped polysilicon layer | |
| JP3141553B2 (ja) | 半導体装置の製造方法 | |
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| JPH0283934A (ja) | 非晶質シリコンを利用した自己整列トランジスタの製造方法 | |
| JPH0590490A (ja) | 半導体素子の製造方法 | |
| JP2775563B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05175456A (ja) | 半導体素子の製造方法 | |
| JP2001024165A5 (ja) | ||
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP3395165B2 (ja) | 半導体キャパシタの製造方法 | |
| JP2861343B2 (ja) | 半導体装置およびその製造方法 | |
| JP2910422B2 (ja) | 半導体装置の製造方法 | |
| JP3468347B2 (ja) | 半導体素子の製造方法 | |
| JP3078070B2 (ja) | 半導体素子の製造方法 | |
| JPH06151753A (ja) | 半導体素子の製造方法 | |
| KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
| JPH05315566A (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| JP2570760B2 (ja) | 配線形成方法 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 |