JPH0590426A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590426A JPH0590426A JP24857391A JP24857391A JPH0590426A JP H0590426 A JPH0590426 A JP H0590426A JP 24857391 A JP24857391 A JP 24857391A JP 24857391 A JP24857391 A JP 24857391A JP H0590426 A JPH0590426 A JP H0590426A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- insulating film
- polyimide
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ポリイミドを層間絶縁膜とした多層配線を用い
た半導体集積回路装置を歩留良く製造するため。 【構成】ポリイミド膜３の上に上層アルミ配線７を形成
した後、ポリイミド膜表面を２００〜２０００オングス
トローム除去することによって、ポリイミド表面の導電
層を除去する。
た半導体集積回路装置を歩留良く製造するため。 【構成】ポリイミド膜３の上に上層アルミ配線７を形成
した後、ポリイミド膜表面を２００〜２０００オングス
トローム除去することによって、ポリイミド表面の導電
層を除去する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、ポリイミド膜を層間絶縁膜とする多層配線の製造
方法に関する。
関し、ポリイミド膜を層間絶縁膜とする多層配線の製造
方法に関する。
【０００２】
【従来の技術】従来のポリイミド層間絶縁膜多層配線製
造方法を図３で説明する。基板１にアルミ合金より成る
下層アルミ配線２を形成する（ａ）。次にポリイミド前
駆体溶液をスピン塗布法によって塗布した後約１００℃
から約４００℃まで段階的に加熱して１．０ミクロン層
のポリイミド膜３をつけ層間絶縁膜とする（ｂ）。２μ
ｍ厚程度のフォトレジスト膜４をつけ、フォトリソグラ
フィ法にてフォトレジストのスルーホール部５を開口す
る（ｃ）。酸素ガスを用いたプラズマエッチング法にて
フォトレジスト膜４及びスルーホール部５のポリイミド
膜３をエッチングし、スルーホール部５のポリイミド膜
３が除去され、フォトレジスト膜４が０．５μｍ程度残
った時点でエッチングを止める（ｄ）。レジスト剥離液
を用いてフォトレジストを除去する（ｅ）。次に、スパ
ッタ法にて約１ミクロン厚のアルミ合金膜６をつける。
フォトリソグラフィ法にて形成したフォトレジストから
露出したアルミ合金膜を塩素ガスを用いたプラズマエッ
チング法にて除去し、次にレジスト剥離液にてフォトレ
ジストを除去して上層アルミ配線７を形成する（ｆ）。
プラズマＣＶＤ法にてアンモニア，シランを原料ガスと
して１ミクロン厚程度のシリコン窒化膜８をつけて保護
膜とする（ｇ）。尚図では示さないがこの後ワイアーボ
ンディング箇所の保護膜を開口する。
造方法を図３で説明する。基板１にアルミ合金より成る
下層アルミ配線２を形成する（ａ）。次にポリイミド前
駆体溶液をスピン塗布法によって塗布した後約１００℃
から約４００℃まで段階的に加熱して１．０ミクロン層
のポリイミド膜３をつけ層間絶縁膜とする（ｂ）。２μ
ｍ厚程度のフォトレジスト膜４をつけ、フォトリソグラ
フィ法にてフォトレジストのスルーホール部５を開口す
る（ｃ）。酸素ガスを用いたプラズマエッチング法にて
フォトレジスト膜４及びスルーホール部５のポリイミド
膜３をエッチングし、スルーホール部５のポリイミド膜
３が除去され、フォトレジスト膜４が０．５μｍ程度残
った時点でエッチングを止める（ｄ）。レジスト剥離液
を用いてフォトレジストを除去する（ｅ）。次に、スパ
ッタ法にて約１ミクロン厚のアルミ合金膜６をつける。
フォトリソグラフィ法にて形成したフォトレジストから
露出したアルミ合金膜を塩素ガスを用いたプラズマエッ
チング法にて除去し、次にレジスト剥離液にてフォトレ
ジストを除去して上層アルミ配線７を形成する（ｆ）。
プラズマＣＶＤ法にてアンモニア，シランを原料ガスと
して１ミクロン厚程度のシリコン窒化膜８をつけて保護
膜とする（ｇ）。尚図では示さないがこの後ワイアーボ
ンディング箇所の保護膜を開口する。
【０００３】
【発明が解決しようとする課題】前述のレジスト剥離方
法は、一般的にはＡＢＳ（アルモルベンゼンスルホン
酸）Ｐ，フェノール等が含まれる有機溶媒を約１００℃
に昇温し、基板を５〜１０分浸す処理を行っている。
法は、一般的にはＡＢＳ（アルモルベンゼンスルホン
酸）Ｐ，フェノール等が含まれる有機溶媒を約１００℃
に昇温し、基板を５〜１０分浸す処理を行っている。
【０００４】しかしながらこの処理において、ポリイミ
ド膜の電気絶縁性が劣化する問題がしばしば発生した。
この原因は明らかではないがポリイミド表面にリーク層
が生じ、この結果層抵抗換算で数十〜数百ＭΩのリーク
パスが配線間に存在することとなり、ＬＳＩの回路動作
不良に至るため良品歩留を著しく低下させてしまう結果
となった。
ド膜の電気絶縁性が劣化する問題がしばしば発生した。
この原因は明らかではないがポリイミド表面にリーク層
が生じ、この結果層抵抗換算で数十〜数百ＭΩのリーク
パスが配線間に存在することとなり、ＬＳＩの回路動作
不良に至るため良品歩留を著しく低下させてしまう結果
となった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ポリイミド系樹脂より成る層間絶縁膜表面
に、金属配線層を形成した基板を酸素・四フッ化炭素・
六フッ化硫黄ガスの単体あるいは混合ガスを用いたプラ
ズマエッチング法若しくはアルゴンガスを用いたスパッ
タエッチング法により前記層間絶縁膜表面を２０００オ
ングストローム以下のエッチングをした後第２の絶縁膜
を形成する工程を備えている。
造方法は、ポリイミド系樹脂より成る層間絶縁膜表面
に、金属配線層を形成した基板を酸素・四フッ化炭素・
六フッ化硫黄ガスの単体あるいは混合ガスを用いたプラ
ズマエッチング法若しくはアルゴンガスを用いたスパッ
タエッチング法により前記層間絶縁膜表面を２０００オ
ングストローム以下のエッチングをした後第２の絶縁膜
を形成する工程を備えている。
【０００６】
【実施例】次に本発明について図面を用いて説明する。
【０００７】図１は一実施例を示し、従来と同様に
（ｆ）図の様に上層アルミ配線まで形成する。次に
（ｇ）図の様にプラズマＣＶＤ装置に於いて、基板１を
リアクタ内に入れ減圧した後に酸素ガスを導入した圧力
を約１Ｔｏｒｒとし膜成長とほぼ同様な２ｋｗのＲＦパ
ワーを加えて３分程度処理しポリイミド表面を約５００
〜１０００オングストロームエッチングする。その後一
旦真空引きを行い、次に通常の条件にて、アンモニア，
シラン等の原料ガスを導入してシリコン窒化膜８をつけ
る。従来よりリアクタ内のクリーニングのためにＳ
Ｆ6 ，ＮＦ3 などのフッ化ガスや酸素ガスはプラズマＣ
ＶＤ装置に導入されており、工業的に見ても容易に実現
できる。
（ｆ）図の様に上層アルミ配線まで形成する。次に
（ｇ）図の様にプラズマＣＶＤ装置に於いて、基板１を
リアクタ内に入れ減圧した後に酸素ガスを導入した圧力
を約１Ｔｏｒｒとし膜成長とほぼ同様な２ｋｗのＲＦパ
ワーを加えて３分程度処理しポリイミド表面を約５００
〜１０００オングストロームエッチングする。その後一
旦真空引きを行い、次に通常の条件にて、アンモニア，
シラン等の原料ガスを導入してシリコン窒化膜８をつけ
る。従来よりリアクタ内のクリーニングのためにＳ
Ｆ6 ，ＮＦ3 などのフッ化ガスや酸素ガスはプラズマＣ
ＶＤ装置に導入されており、工業的に見ても容易に実現
できる。
【０００８】第２の実施例を、図２で説明する。従来通
り、上層アルミ配線７の形成後（ｆ）、レジストドライ
除去装置として用いられるバレル型プラズマエッチング
装置を用い圧力を０．５Ｔｏｒｒとした酸素プラズマに
て２００ｗ，３分程度の処理でポリイミド表面を５００
オングストローム程度エッチングする。この後従来通
り、プラズマＣＶＤ装置を用いてシリコン窒化膜をつけ
る（ｇ）。また、プラズマＣＶＤ装置による膜成長前に
基板表面を純水で洗浄しても何ら問題はない。
り、上層アルミ配線７の形成後（ｆ）、レジストドライ
除去装置として用いられるバレル型プラズマエッチング
装置を用い圧力を０．５Ｔｏｒｒとした酸素プラズマに
て２００ｗ，３分程度の処理でポリイミド表面を５００
オングストローム程度エッチングする。この後従来通
り、プラズマＣＶＤ装置を用いてシリコン窒化膜をつけ
る（ｇ）。また、プラズマＣＶＤ装置による膜成長前に
基板表面を純水で洗浄しても何ら問題はない。
【０００９】また上に挙げた方法以外にエッチングガス
として四フッ化炭素や六フッ化炭素を用いたり、それら
と酸素ガスとの混合ガスとして用いたりしても充分な効
果が確認される。
として四フッ化炭素や六フッ化炭素を用いたり、それら
と酸素ガスとの混合ガスとして用いたりしても充分な効
果が確認される。
【００１０】またプラズマエッチングの代わりにアルゴ
ンガスイオンを用いたスパッタエッチングでも可能であ
ることも確認されている。さらに、保護膜としてシリコ
ン酸化・窒化膜，シリコン酸化膜，シリコンリン酸化膜
をプラズマＣＶＤ法で付けても効果は変わらない。
ンガスイオンを用いたスパッタエッチングでも可能であ
ることも確認されている。さらに、保護膜としてシリコ
ン酸化・窒化膜，シリコン酸化膜，シリコンリン酸化膜
をプラズマＣＶＤ法で付けても効果は変わらない。
【００１１】
【発明の効果】以上説明したように本発明は、既存の設
備を利用してポリイミド層間絶縁膜表面のリーク不良を
解決し、安定して歩留よく多層配線ＬＳＩを製造できる
ので、高性能ＬＳＩが低コストで製造できる効果があ
る。
備を利用してポリイミド層間絶縁膜表面のリーク不良を
解決し、安定して歩留よく多層配線ＬＳＩを製造できる
ので、高性能ＬＳＩが低コストで製造できる効果があ
る。
【図１】本発明の第１実施例を説明する多層配線技術の
製造工程を示す断面図。
製造工程を示す断面図。
【図２】本発明の第２実施例を説明する多層配線技術の
製造工程を示す断面図。
製造工程を示す断面図。
【図３】従来の多層配線技術の製造工程を示す断面図。
【符号の説明】 １ 基板 ２ 下層アルミ配線 ３ ポリイミド膜 ４ フォトレジスト ５ スルーホール部 ６ アルミ合金膜 ７ 上層アルミ配線 ８ シリコン窒化膜
Claims (2)
- 【請求項１】 ポリイミド系樹脂より成る層間絶縁膜表
面に金属配線層を形成した半導体基板を、酸素・四フッ
化炭素・六フッ化硫黄ガスの単体あるいは混合ガスを用
いたプラズマエッチング法若しくはアルゴンガスを用い
たスパッタエッチング法により前記層間絶縁膜表面を２
０００オングストローム以下のエッチングした後第２の
絶縁膜を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第２の絶縁膜がプラズマＣＶＤ法を
用いて形成されたシリコン窒化膜，シリコン酸化・窒化
膜，シリコン酸化膜，又はシリコンリン酸化膜であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248573A JP2757618B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248573A JP2757618B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590426A true JPH0590426A (ja) | 1993-04-09 |
| JP2757618B2 JP2757618B2 (ja) | 1998-05-25 |
Family
ID=17180150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248573A Expired - Fee Related JP2757618B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757618B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274058B1 (en) | 1997-07-11 | 2001-08-14 | Applied Materials, Inc. | Remote plasma cleaning method for processing chambers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464237A (en) * | 1987-09-03 | 1989-03-10 | Sharp Kk | Forming method for multilayered interconnection in semiconductor device |
| JPH01225339A (ja) * | 1988-03-04 | 1989-09-08 | Nec Corp | 樹脂層間膜を用いた多層配線構造体の製造方法 |
-
1991
- 1991-09-27 JP JP3248573A patent/JP2757618B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464237A (en) * | 1987-09-03 | 1989-03-10 | Sharp Kk | Forming method for multilayered interconnection in semiconductor device |
| JPH01225339A (ja) * | 1988-03-04 | 1989-09-08 | Nec Corp | 樹脂層間膜を用いた多層配線構造体の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274058B1 (en) | 1997-07-11 | 2001-08-14 | Applied Materials, Inc. | Remote plasma cleaning method for processing chambers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757618B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP3189781B2 (ja) | 半導体装置の製造方法 | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| JPH07201834A (ja) | ドライエッチング方法 | |
| KR950005351B1 (ko) | 알루미늄 합금의 부식 방지 방법 | |
| KR20020032342A (ko) | 반도체 장치의 제조 방법 | |
| JPH0590426A (ja) | 半導体装置の製造方法 | |
| KR20220156881A (ko) | 마이크로 전자 소재의 공정 시에 euv 역 패터닝을 위한 방법 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| KR20020063815A (ko) | 반도체 장치에서의 배선 패턴 형성 방법 | |
| JPH08293490A (ja) | 半導体装置のヴィアホールの形成方法 | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JP3156374B2 (ja) | 半導体装置の製造方法 | |
| US20050158666A1 (en) | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| JPH08213366A (ja) | パターン形成方法およびパターン形成装置、ならびに半導体集積回路装置の製造方法および半導体製造装置 | |
| KR100600259B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3428927B2 (ja) | ドライエッチング方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| JPH06216264A (ja) | 半導体装置及びその製造方法 | |
| JP2708018B2 (ja) | コンタクトホール形成方法 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| LAPS | Cancellation because of no payment of annual fees |