JPH0582900A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0582900A JPH0582900A JP27203791A JP27203791A JPH0582900A JP H0582900 A JPH0582900 A JP H0582900A JP 27203791 A JP27203791 A JP 27203791A JP 27203791 A JP27203791 A JP 27203791A JP H0582900 A JPH0582900 A JP H0582900A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- ingaasp
- buffer layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ＬＤの禁止帯幅と屈折率の非対称性をなく
し、空間的ホールバーニングを少なくし、ＬＤに高電流
を注入したときのキンクの発生や、遠視野像のゆらぎを
防止する。 【構成】 第１導電型ＩｎＰ基板１上に、第１導電型Ｉ
ｎＰバッファ層２と、ＩｎＧａＡｓＰバッファ層３と、
ＩｎＧａＡｓＰ活性層４と、ＩｎＧａＡｓＰバッファ層
３と同じ組成で同じ膜厚のアンチメルトバック層５と、
第２導電型ＩｎＰクラッド層６とを順次積層させる工程
をもつ。
し、空間的ホールバーニングを少なくし、ＬＤに高電流
を注入したときのキンクの発生や、遠視野像のゆらぎを
防止する。 【構成】 第１導電型ＩｎＰ基板１上に、第１導電型Ｉ
ｎＰバッファ層２と、ＩｎＧａＡｓＰバッファ層３と、
ＩｎＧａＡｓＰ活性層４と、ＩｎＧａＡｓＰバッファ層
３と同じ組成で同じ膜厚のアンチメルトバック層５と、
第２導電型ＩｎＰクラッド層６とを順次積層させる工程
をもつ。
Description
【０００１】
【産業上の利用分野】この発明は、埋め込みヘテロ構造
の半導体レーザの製造方法についてのものである。
の半導体レーザの製造方法についてのものである。
【０００２】
【従来の技術】光ファイバ通信には、埋め込みヘテロ構
造の半導体レーザ（以下、ＬＤという）が主に用いられ
る。特に、1.55μｍ帯の石英系光ファイバは低損失であ
り、長距離光ファイバ通信に用いられる。
造の半導体レーザ（以下、ＬＤという）が主に用いられ
る。特に、1.55μｍ帯の石英系光ファイバは低損失であ
り、長距離光ファイバ通信に用いられる。
【０００３】次に、従来の液相エピタキシャル成長法に
よる1.55μｍ帯ＬＤの構造を図３により説明する。図３
の１はｎ型ＩｎＰ基板、２はｎ型ＩｎＰバッファ層、４
はＩｎＧａＡｓＰ活性層、５はＩｎＧａＡｓＰアンチメ
ルトバック層、６はｐ型ＩｎＰクラッド層、７はｐ型Ｉ
ｎＰ電流阻止層、８はｎ型ＩｎＰ埋め込み層、９はｐ型
ＩｎＰ埋め込み層、１０はｐ型電極、１１はｎ型電極で
ある。
よる1.55μｍ帯ＬＤの構造を図３により説明する。図３
の１はｎ型ＩｎＰ基板、２はｎ型ＩｎＰバッファ層、４
はＩｎＧａＡｓＰ活性層、５はＩｎＧａＡｓＰアンチメ
ルトバック層、６はｐ型ＩｎＰクラッド層、７はｐ型Ｉ
ｎＰ電流阻止層、８はｎ型ＩｎＰ埋め込み層、９はｐ型
ＩｎＰ埋め込み層、１０はｐ型電極、１１はｎ型電極で
ある。
【０００４】図３アは、第１回目の結晶成長で基板１の
上に発光領域となる活性層４を含むダブルヘテロ構造を
もつ半導体成長層を形成したウェーハである。ここでＩ
ｎＧａＡｓＰアンチメルトバック層５は、活性層４のメ
ルトバックを防ぐために積層されるもので、活性層４の
ＩｎＧａＡｓＰよりも禁止帯幅が大きく屈折率の小さな
ものが使用される。
上に発光領域となる活性層４を含むダブルヘテロ構造を
もつ半導体成長層を形成したウェーハである。ここでＩ
ｎＧａＡｓＰアンチメルトバック層５は、活性層４のメ
ルトバックを防ぐために積層されるもので、活性層４の
ＩｎＧａＡｓＰよりも禁止帯幅が大きく屈折率の小さな
ものが使用される。
【０００５】図３イは、ウェーハ上にストライプ状の凸
部を残し、他の部分を活性層４よりも深くエッチングし
た後、第２回目の結晶成長でストライプ状の凸部を除い
た部分にｐ型ＩｎＰ電流阻止層７、ｎ型ＩｎＰ埋め込み
層８、さらに全面にｐ型ＩｎＰ埋め込み層を順次成長さ
せたものである。
部を残し、他の部分を活性層４よりも深くエッチングし
た後、第２回目の結晶成長でストライプ状の凸部を除い
た部分にｐ型ＩｎＰ電流阻止層７、ｎ型ＩｎＰ埋め込み
層８、さらに全面にｐ型ＩｎＰ埋め込み層を順次成長さ
せたものである。
【０００６】
【発明が解決しようとする課題】次に、図３の接合面に
垂直方向の距離に対する禁止帯幅と屈折率の関係を図４
に示す。図４アが禁止帯幅との関係図であり、図４イが
屈折率との関係図である。図３にはＩｎＧａＡｓＰアン
チメルトバック層５があるので、図４アと図４イに示す
とおり、接合面に禁止帯幅と屈折率とが非対称になる。
図３では、電流を増加して光出力を大きくすると、活性
層４の中央部分で強い誘導放出のためキャリアの再結合
が速くなり、電子密度が低下する空間的ホールバーニン
グを起こす。その結果、レーザモードの位置が利得のピ
ーク位置よりずれるので、電流を増加しても光出力が大
きくならないキンクが発生する。また、利得分布が非対
称になり、レーザ光波面が軸に対して傾くので、遠視野
像のゆらぎを起こす。
垂直方向の距離に対する禁止帯幅と屈折率の関係を図４
に示す。図４アが禁止帯幅との関係図であり、図４イが
屈折率との関係図である。図３にはＩｎＧａＡｓＰアン
チメルトバック層５があるので、図４アと図４イに示す
とおり、接合面に禁止帯幅と屈折率とが非対称になる。
図３では、電流を増加して光出力を大きくすると、活性
層４の中央部分で強い誘導放出のためキャリアの再結合
が速くなり、電子密度が低下する空間的ホールバーニン
グを起こす。その結果、レーザモードの位置が利得のピ
ーク位置よりずれるので、電流を増加しても光出力が大
きくならないキンクが発生する。また、利得分布が非対
称になり、レーザ光波面が軸に対して傾くので、遠視野
像のゆらぎを起こす。
【０００７】この発明は、ＬＤの禁止帯幅と屈折率の非
対称性をなくし、空間的ホールバーニングを少なくし、
ＬＤに高電流を注入したときのキンクの発生や、遠視野
像のゆらぎを防止することを目的とする。
対称性をなくし、空間的ホールバーニングを少なくし、
ＬＤに高電流を注入したときのキンクの発生や、遠視野
像のゆらぎを防止することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、この発明では第１導電型ＩｎＰ基板１上に、第１導
電型ＩｎＰバッファ層２と、ＩｎＧａＡｓＰバッファ層
３と、ＩｎＧａＡｓＰ活性層４と、ＩｎＧａＡｓＰバッ
ファ層３と同じ組成で同じ膜厚のアンチメルトバック層
５と、第２導電型ＩｎＰクラッド層６とを順次積層させ
る工程をもつ。
め、この発明では第１導電型ＩｎＰ基板１上に、第１導
電型ＩｎＰバッファ層２と、ＩｎＧａＡｓＰバッファ層
３と、ＩｎＧａＡｓＰ活性層４と、ＩｎＧａＡｓＰバッ
ファ層３と同じ組成で同じ膜厚のアンチメルトバック層
５と、第２導電型ＩｎＰクラッド層６とを順次積層させ
る工程をもつ。
【０００９】
【作用】次に、この発明によるＬＤの製造方法を図１に
より説明する。図１の３はＩｎＧａＡｓＰバッファ層で
あり、その他は図３と同じものである。ＩｎＧａＡｓＰ
バッファ層３はアンチメルトバック層５と同じ組成で同
じ膜厚のものである。図１アは第１回目の結晶成長を示
し、ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２、Ｉ
ｎＧａＡｓＰバッファ層３、ＩｎＧａＡｓＰ活性層４、
ＩｎＧａＡｓＰアンチメルトバック層５、ｐ型ＩｎＰク
ラッド層６を順次積層する。
より説明する。図１の３はＩｎＧａＡｓＰバッファ層で
あり、その他は図３と同じものである。ＩｎＧａＡｓＰ
バッファ層３はアンチメルトバック層５と同じ組成で同
じ膜厚のものである。図１アは第１回目の結晶成長を示
し、ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２、Ｉ
ｎＧａＡｓＰバッファ層３、ＩｎＧａＡｓＰ活性層４、
ＩｎＧａＡｓＰアンチメルトバック層５、ｐ型ＩｎＰク
ラッド層６を順次積層する。
【００１０】次に、化学エッチングによりストライプ状
の凸部を残し、他の部分を活性層４より深くエッチング
する。図１イは第２回目の結晶成長を示し、ストライプ
状の凸部を除く部分に、ｐ型ＩｎＰ電流阻止層７、ｎ型
ＩｎＰ埋め込み層８、さらに全面にｐ型ＩｎＰ埋め込み
層９を順次形成し、最後にｐ型電極１０、ｎ型電極１１
を形成する。
の凸部を残し、他の部分を活性層４より深くエッチング
する。図１イは第２回目の結晶成長を示し、ストライプ
状の凸部を除く部分に、ｐ型ＩｎＰ電流阻止層７、ｎ型
ＩｎＰ埋め込み層８、さらに全面にｐ型ＩｎＰ埋め込み
層９を順次形成し、最後にｐ型電極１０、ｎ型電極１１
を形成する。
【００１１】次に、図１の接合面に垂直方向の距離に対
する禁止帯幅と屈折率の関係を図２に示す。図２アが禁
止帯幅との関係図であり、図２イが屈折率との関係図で
ある。活性層４の組成は、発振波長1.55μｍの場合、Ｉ
ｎＰと格子整合をとるためにＩｎ0.65Ｇａ0.35Ａｓ0.79
Ｐ0.21となり、禁止帯幅 0.8ｅＶ、屈折率は3.54であ
る。活性層４の膜厚は 0.1μｍ程度である。またＩｎＧ
ａＡｓＰバッファ層３とＩｎＧａＡｓＰアンチメルトバ
ック層５の組成はＩｎ0.76Ｇａ0.24Ａｓ0.55Ｐ0.45で屈
折率は3.51である。膜厚は活性層４に比べ十分に薄い0.
03μｍ程度である。一方、ＩｎＰは禁止帯幅1.35ｅＶ、
屈折率は3.40なので、図２に示すような禁止帯幅の分布
と屈折率分布になる。
する禁止帯幅と屈折率の関係を図２に示す。図２アが禁
止帯幅との関係図であり、図２イが屈折率との関係図で
ある。活性層４の組成は、発振波長1.55μｍの場合、Ｉ
ｎＰと格子整合をとるためにＩｎ0.65Ｇａ0.35Ａｓ0.79
Ｐ0.21となり、禁止帯幅 0.8ｅＶ、屈折率は3.54であ
る。活性層４の膜厚は 0.1μｍ程度である。またＩｎＧ
ａＡｓＰバッファ層３とＩｎＧａＡｓＰアンチメルトバ
ック層５の組成はＩｎ0.76Ｇａ0.24Ａｓ0.55Ｐ0.45で屈
折率は3.51である。膜厚は活性層４に比べ十分に薄い0.
03μｍ程度である。一方、ＩｎＰは禁止帯幅1.35ｅＶ、
屈折率は3.40なので、図２に示すような禁止帯幅の分布
と屈折率分布になる。
【００１２】
【発明の効果】この発明によれば、ＩｎＧａＡｓＰアン
チメルトバック層５と同じ組成で同じ膜厚のＩｎＧａＡ
ｓＰバッファ層３が活性層４の下側に積層されるので、
接合面に垂直な方向の禁止帯幅の分布と屈折率分布が対
称になり、高電流注入時にも空間的ホールバーニングが
少なくなり、キンクの発生や遠視野像のゆらぎがないＬ
Ｄを製造することができる。
チメルトバック層５と同じ組成で同じ膜厚のＩｎＧａＡ
ｓＰバッファ層３が活性層４の下側に積層されるので、
接合面に垂直な方向の禁止帯幅の分布と屈折率分布が対
称になり、高電流注入時にも空間的ホールバーニングが
少なくなり、キンクの発生や遠視野像のゆらぎがないＬ
Ｄを製造することができる。
【図１】この発明によるＬＤの製造方法の説明図であ
る。
る。
【図２】図１の接合面に垂直方向の距離に対する禁止帯
幅と屈折率の関係図である。
幅と屈折率の関係図である。
【図３】従来技術によるＬＤの製造方法の説明図であ
る。
る。
【図４】図３の接合面に垂直方向の距離に対する禁止帯
幅と屈折率の関係図である。
幅と屈折率の関係図である。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰバッファ層 ３ ＩｎＧａＡｓＰバッファ層 ４ ＩｎＧａＡｓＰ活性層 ５ ＩｎＧａＡｓＰアンチメルトバック層 ６ ｐ型ＩｎＰクラッド層
Claims (1)
- 【請求項１】 第１導電型ＩｎＰ基板(1) 上に、第１導
電型ＩｎＰバッファ層(2) と、ＩｎＧａＡｓＰバッファ
層(3) と、ＩｎＧａＡｓＰ活性層(4) と、ＩｎＧａＡｓ
Ｐバッファ層(3) と同じ組成で同じ膜厚のアンチメルト
バック層(5)と、第２導電型ＩｎＰクラッド層(6) とを
順次積層させる工程をもつことを特徴とする半導体レー
ザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27203791A JPH0582900A (ja) | 1991-09-24 | 1991-09-24 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27203791A JPH0582900A (ja) | 1991-09-24 | 1991-09-24 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582900A true JPH0582900A (ja) | 1993-04-02 |
Family
ID=17508247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27203791A Pending JPH0582900A (ja) | 1991-09-24 | 1991-09-24 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582900A (ja) |
-
1991
- 1991-09-24 JP JP27203791A patent/JPH0582900A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004179274A (ja) | 光半導体装置 | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| CN219086444U (zh) | 一种半导体激光器 | |
| JP2003142774A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| US5917846A (en) | Optical Semiconductor device with carrier recombination layer | |
| JPH0582900A (ja) | 半導体レーザの製造方法 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JPS61176181A (ja) | 半導体発光装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPH09214058A (ja) | 半導体レーザ素子 | |
| JP3022351B2 (ja) | 光半導体装置及びその製造方法 | |
| JP3235588B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| CN118299928A (zh) | 一种半导体激光器及其制备方法 | |
| JPS6355878B2 (ja) | ||
| JP2001077466A (ja) | 半導体レーザ | |
| JPS6239088A (ja) | 半導体レ−ザ | |
| JPH0677594A (ja) | 半導体レーザー | |
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0233988A (ja) | 半導体レーザ |