JPH0582710A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH0582710A JPH0582710A JP24111091A JP24111091A JPH0582710A JP H0582710 A JPH0582710 A JP H0582710A JP 24111091 A JP24111091 A JP 24111091A JP 24111091 A JP24111091 A JP 24111091A JP H0582710 A JPH0582710 A JP H0582710A
- Authority
- JP
- Japan
- Prior art keywords
- main body
- package
- semiconductor device
- wiring
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 構成簡単な実装構造によって一定面積に搭載
可能な半導体チップの数を増やして、半導体装置の実装
効率を高くする。 【構成】 ＭＣＣパッケージ１０は、半導体チップ７１
を収納する凹部が形成された本体部１０Ｂと、該本体部
の凹部を囲繞するように形成された側壁部１０Ｄとを具
える。このうち本体部の凹部表面と前記本体部の下端面
１０Ｃには、本体部内に設けられた配線パターン１４に
て互いに電気的に接続された複数の電極が形成されてい
る。更に前記側壁部１０Ｄには、少なくとも前記配線パ
ターンに電気的に接続され、且つ前記側壁部の上端面１
０Ｅまで延びる上下方向配線１５が延在され、該側壁部
１０Ｄの上面に該上下方向配線に接続された電極１６が
形成されている。
可能な半導体チップの数を増やして、半導体装置の実装
効率を高くする。 【構成】 ＭＣＣパッケージ１０は、半導体チップ７１
を収納する凹部が形成された本体部１０Ｂと、該本体部
の凹部を囲繞するように形成された側壁部１０Ｄとを具
える。このうち本体部の凹部表面と前記本体部の下端面
１０Ｃには、本体部内に設けられた配線パターン１４に
て互いに電気的に接続された複数の電極が形成されてい
る。更に前記側壁部１０Ｄには、少なくとも前記配線パ
ターンに電気的に接続され、且つ前記側壁部の上端面１
０Ｅまで延びる上下方向配線１５が延在され、該側壁部
１０Ｄの上面に該上下方向配線に接続された電極１６が
形成されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体技術さらには半導
体チップの実装技術に適用して特に有効な技術に関し、
例えばワイヤレスボンディング方式の実装技術に利用し
て有用な技術に関する。
体チップの実装技術に適用して特に有効な技術に関し、
例えばワイヤレスボンディング方式の実装技術に利用し
て有用な技術に関する。
【０００２】
【従来の技術】従来より、半導体チップを実装する技術
が種々提案されている（例えば最新図解半導体ガイド誠
文堂新光社、昭和５９年６月１２日版９３頁）。特に処
理速度の高速化のために大きな電圧が印加されて半導体
チップが高温に熱せられるＬＳＩを実装するに当たって
は、図９に示すようなＭＣＣ（マイクロ・チップ・キャ
リア）方式による実装装置が一般に利用されている。具
体的には、上記ＭＣＣ構造の半導体装置８００では、パ
ッケージ本体８０が例えば互いにハンダで密着されるセ
ラミック製の上蓋８０Ａと下蓋８０Ｂとで構成され、こ
のうち下蓋８０Ｂの内部にタングステン，ポリシド薄
膜，銅等によって多層の配線パターン８４，８４…が形
成されている。そして、実装される半導体チップ７１の
電極パッド７２，７２…が、ハンダバンプ７３，７３…
にて、パッケージ８０側の配線構造の電極８１，８１…
に接続され、これが更にパッケージ８０の内部配線パタ
ーン８４，８４…に接続されて、半導体チップ７１から
の信号が、配線パターン８４，８４…引出し電極８２，
８２…を介してパッケージ外部に引き出されている。上
記パッケージ８０の引き出し電極８２，８２…は、ハン
ダバンプ８３，８３…を介してこの半導体装置８００が
搭載される配線基板９０等の電極９１に当接され、これ
を加熱することによりパッケージ８０が配線基板９０に
固定されるようになっている（図９）。
が種々提案されている（例えば最新図解半導体ガイド誠
文堂新光社、昭和５９年６月１２日版９３頁）。特に処
理速度の高速化のために大きな電圧が印加されて半導体
チップが高温に熱せられるＬＳＩを実装するに当たって
は、図９に示すようなＭＣＣ（マイクロ・チップ・キャ
リア）方式による実装装置が一般に利用されている。具
体的には、上記ＭＣＣ構造の半導体装置８００では、パ
ッケージ本体８０が例えば互いにハンダで密着されるセ
ラミック製の上蓋８０Ａと下蓋８０Ｂとで構成され、こ
のうち下蓋８０Ｂの内部にタングステン，ポリシド薄
膜，銅等によって多層の配線パターン８４，８４…が形
成されている。そして、実装される半導体チップ７１の
電極パッド７２，７２…が、ハンダバンプ７３，７３…
にて、パッケージ８０側の配線構造の電極８１，８１…
に接続され、これが更にパッケージ８０の内部配線パタ
ーン８４，８４…に接続されて、半導体チップ７１から
の信号が、配線パターン８４，８４…引出し電極８２，
８２…を介してパッケージ外部に引き出されている。上
記パッケージ８０の引き出し電極８２，８２…は、ハン
ダバンプ８３，８３…を介してこの半導体装置８００が
搭載される配線基板９０等の電極９１に当接され、これ
を加熱することによりパッケージ８０が配線基板９０に
固定されるようになっている（図９）。
【０００３】
【発明が解決しようとする課題】しかしながら、上記実
装構造では、半導体チップ７１から引き出された配線
（８４，８４…）を半導体装置（実装装置）８００の下
端側に引き出す構造（引出し電極８２，８２…がパッケ
ージ下蓋８０Ｂの下端面に形成されている）となってい
るため、実装装置８００を複数個設置する場合、配線基
板９０に対して平面的に配設しなければならなかった。
従って、配線基板の一定面積当りに搭載可能な実装装置
の数が限られてしまい、装置全体としての高集積化が図
れなかった。
装構造では、半導体チップ７１から引き出された配線
（８４，８４…）を半導体装置（実装装置）８００の下
端側に引き出す構造（引出し電極８２，８２…がパッケ
ージ下蓋８０Ｂの下端面に形成されている）となってい
るため、実装装置８００を複数個設置する場合、配線基
板９０に対して平面的に配設しなければならなかった。
従って、配線基板の一定面積当りに搭載可能な実装装置
の数が限られてしまい、装置全体としての高集積化が図
れなかった。
【０００４】本発明は、かかる事情に鑑みてなされたも
ので、構成簡単な実装構造によって一定面積に搭載可能
な半導体チップの数を増やして、実装効率の高い半導体
装置の実装構造を提供することを目的とする。この発明
の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。
ので、構成簡単な実装構造によって一定面積に搭載可能
な半導体チップの数を増やして、実装効率の高い半導体
装置の実装構造を提供することを目的とする。この発明
の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明の実装構造は、半導体チ
ップを収納する凹部が形成された本体部と、該本体部の
凹部を囲繞するように形成された側壁部とを具えるとと
もに、前記本体部の凹部表面と前記本体部の下端面に夫
々電極が形成され、これらが本体部内に設けられた配線
パターンで電気的に接続され、さらに、前記側壁部に、
少なくとも前記配線パターンに電気的に接続される上下
方向配線が延在され、該側壁部の上面に該上下方向配線
に接続された電極が形成されている。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明の実装構造は、半導体チ
ップを収納する凹部が形成された本体部と、該本体部の
凹部を囲繞するように形成された側壁部とを具えるとと
もに、前記本体部の凹部表面と前記本体部の下端面に夫
々電極が形成され、これらが本体部内に設けられた配線
パターンで電気的に接続され、さらに、前記側壁部に、
少なくとも前記配線パターンに電気的に接続される上下
方向配線が延在され、該側壁部の上面に該上下方向配線
に接続された電極が形成されている。
【０００６】
【作用】上記した手段によれば、実装された半導体装置
を縦に重ね合わせて配線基板に装着することができる。
を縦に重ね合わせて配線基板に装着することができる。
【０００７】
【実施例】（第１実施例）以下、本発明の半導体装置の
実装構造の第１実施例を図１及び図２を参照して説明す
る。図１は、本発明の実装構造を採用した半導体装置１
００の縦断面図、図２は該半導体装置１００の他の装置
との接続部（上端面）を示す一部拡大平面図である。
実装構造の第１実施例を図１及び図２を参照して説明す
る。図１は、本発明の実装構造を採用した半導体装置１
００の縦断面図、図２は該半導体装置１００の他の装置
との接続部（上端面）を示す一部拡大平面図である。
【０００８】図１に示すように本実施例の半導体装置１
００の実装構造は、パッケージ１０が、上面に凹部が設
けられたセラミック製の筐体を成し、この凹部に半導体
チップ（Ｓｉチップ）７１が収納される。このパッケー
ジ１０の断面は、図１に示すように上部が開口したコ字
形となっている。
００の実装構造は、パッケージ１０が、上面に凹部が設
けられたセラミック製の筐体を成し、この凹部に半導体
チップ（Ｓｉチップ）７１が収納される。このパッケー
ジ１０の断面は、図１に示すように上部が開口したコ字
形となっている。
【０００９】この多層の配線層からなるセラミック製パ
ッケージ１０は、図１に示すように、半導体チップ７１
の搭載面たる上面（筐体の中央に設けられた凹部の低
面）１０Ａに、半導体チップ７１の電極パッド７２，７
２…と対応するように電極１１，１１…が形成されてい
る。
ッケージ１０は、図１に示すように、半導体チップ７１
の搭載面たる上面（筐体の中央に設けられた凹部の低
面）１０Ａに、半導体チップ７１の電極パッド７２，７
２…と対応するように電極１１，１１…が形成されてい
る。
【００１０】パッケージ１０の本体のうち、上記搭載面
１０Ａより下側を構成する本体部１０Ｂは、図中水平方
向にＭＣＣ構造の内部配線パターン１４，１４…が夫々
形成された配線層が重なりあって形成されている。この
内部配線パターン１４，１４…が形成された本体部１０
Ｂは、一層毎に所定の配線パターンが設けられた多数の
セラミック製配線層（図示省略）を重ね合わせた後、こ
れに熱処理を加えて一体に成形される。
１０Ａより下側を構成する本体部１０Ｂは、図中水平方
向にＭＣＣ構造の内部配線パターン１４，１４…が夫々
形成された配線層が重なりあって形成されている。この
内部配線パターン１４，１４…が形成された本体部１０
Ｂは、一層毎に所定の配線パターンが設けられた多数の
セラミック製配線層（図示省略）を重ね合わせた後、こ
れに熱処理を加えて一体に成形される。
【００１１】このように構成されたパッケージの本体部
１０Ｂの上面１０Ａに、半導体チップ７１を搭載するに
当たっては、半導体チップ７１の電極パッド７２，７２
…と本体部上面１０Ａに設けられた電極１１，１１…を
対向させると共に、これら電極パッド７２，７２…と電
極１１，１１…との間にハンダバンプ（ＣＣＢバンプ）
７３，７３…を設置し、これに熱処理を加えて溶着させ
る。
１０Ｂの上面１０Ａに、半導体チップ７１を搭載するに
当たっては、半導体チップ７１の電極パッド７２，７２
…と本体部上面１０Ａに設けられた電極１１，１１…を
対向させると共に、これら電極パッド７２，７２…と電
極１１，１１…との間にハンダバンプ（ＣＣＢバンプ）
７３，７３…を設置し、これに熱処理を加えて溶着させ
る。
【００１２】また、パッケージ１０の本体部１０Ｂの下
端面１０Ｃにはパッケージ内部の配線を該下端面１０Ｃ
より外部に露出されるための引出し電極１２，１２…が
設けられており、この引出し電極１２，１２…が、配線
基板（図示省略）又は他の半導体装置（１００''）の、
後述する接続用電極（１６，１６…）と電気的に接続さ
れるようになっている。
端面１０Ｃにはパッケージ内部の配線を該下端面１０Ｃ
より外部に露出されるための引出し電極１２，１２…が
設けられており、この引出し電極１２，１２…が、配線
基板（図示省略）又は他の半導体装置（１００''）の、
後述する接続用電極（１６，１６…）と電気的に接続さ
れるようになっている。
【００１３】上記ＭＣＣパッケージ１０の本体部１０Ｂ
の上面には上記搭載面１０Ａを囲繞するように横断面が
ロ字形の周壁部１０Ｄが形成されている。この周壁部１
０Ｄには、上記半導体チップ７１に接続される本体部の
内部配線パターン１４，１４…を、当該ＭＣＣパッケー
ジの上端面（周壁部の上端面）１０Ｅ，１０Ｅに引き出
すための上下方向配線１５，１５…が組み込まれてい
る。
の上面には上記搭載面１０Ａを囲繞するように横断面が
ロ字形の周壁部１０Ｄが形成されている。この周壁部１
０Ｄには、上記半導体チップ７１に接続される本体部の
内部配線パターン１４，１４…を、当該ＭＣＣパッケー
ジの上端面（周壁部の上端面）１０Ｅ，１０Ｅに引き出
すための上下方向配線１５，１５…が組み込まれてい
る。
【００１４】この上下方向配線１５，１５…を実際に形
成するに当たっては、以下の手法が採られる。先ず、Ｍ
ＣＣパッケージ１０の本体部１０Ｂに設けられた周壁部
１０Ｄを、上下に露出する配線部が形成された多層のロ
字形のセラミック製配線層（図示省略）を積み重ね、各
々の配線層の配線部を縦方向に重ね合わせ、この状態で
熱処理を行うことによって、多層の配線層が一体成形さ
れ上下方向配線１５，１５…が形成される。
成するに当たっては、以下の手法が採られる。先ず、Ｍ
ＣＣパッケージ１０の本体部１０Ｂに設けられた周壁部
１０Ｄを、上下に露出する配線部が形成された多層のロ
字形のセラミック製配線層（図示省略）を積み重ね、各
々の配線層の配線部を縦方向に重ね合わせ、この状態で
熱処理を行うことによって、多層の配線層が一体成形さ
れ上下方向配線１５，１５…が形成される。
【００１５】この上下方向配線１５，１５…は上記上端
面１０Ｅに設けられた接続用電極１６，１６…に電気的
に接続される。この接続用電極１６，１６…は、当該半
導体装置１００の上方に重ね合わされる半導体装置１０
０’の下端面に形成された引出し電極１２’，１２’…
にハンダボール１８，１８…を介して電気的に接続され
るようになっている。
面１０Ｅに設けられた接続用電極１６，１６…に電気的
に接続される。この接続用電極１６，１６…は、当該半
導体装置１００の上方に重ね合わされる半導体装置１０
０’の下端面に形成された引出し電極１２’，１２’…
にハンダボール１８，１８…を介して電気的に接続され
るようになっている。
【００１６】このように互いの接続用電極と引出し電極
とが電気的に接続される半導体装置１００，１００’
は、半導体装置１００の上端面１０Ｅと半導体装置１０
０’の下端面１０Ｃ’に設けられた互いの接合部１０
Ｆ，１０Ｇ’が封止用ハンダ１９によって密着されて気
密に封止されている。
とが電気的に接続される半導体装置１００，１００’
は、半導体装置１００の上端面１０Ｅと半導体装置１０
０’の下端面１０Ｃ’に設けられた互いの接合部１０
Ｆ，１０Ｇ’が封止用ハンダ１９によって密着されて気
密に封止されている。
【００１７】上記構成の半導体装置１００を他の半導体
装置（１００’，１００''）に積層させて実装するに当
たっては、上述のように、例えば、封止用ハンダ１９に
て、夫々の接合部１０Ｆ，１０Ｇ’，１０Ｇ，１０Ｆ''
を互いに密着させる手法が採られる。
装置（１００’，１００''）に積層させて実装するに当
たっては、上述のように、例えば、封止用ハンダ１９に
て、夫々の接合部１０Ｆ，１０Ｇ’，１０Ｇ，１０Ｆ''
を互いに密着させる手法が採られる。
【００１８】即ち、図２に示すように、セラミック製Ｍ
ＣＣパッケージ１０のロ字形周壁部１０Ｄの上端面１０
Ｅには、封止用の接合部１０Ｆがその外周に沿って形成
されており、この接合部１０Ｆと半導体装置１００’の
下端面１０Ｃ’の対応する箇所が上記封止用ハンダ１９
にてハンダ付けされる。このとき、上方の半導体装置１
００’の引出し電極１２’１２’…と半導体装置１００
の上端面１０Ｅに設けられた接続用電極１６，１６…と
が対向して接続されるようにその位置関係が決定され
る。尚、引出し電極１２’，１２’…と上記接続用配線
１６，１６…とは、例えばハンダボール１８，１８…等
によって別途に電気的に接続される。
ＣＣパッケージ１０のロ字形周壁部１０Ｄの上端面１０
Ｅには、封止用の接合部１０Ｆがその外周に沿って形成
されており、この接合部１０Ｆと半導体装置１００’の
下端面１０Ｃ’の対応する箇所が上記封止用ハンダ１９
にてハンダ付けされる。このとき、上方の半導体装置１
００’の引出し電極１２’１２’…と半導体装置１００
の上端面１０Ｅに設けられた接続用電極１６，１６…と
が対向して接続されるようにその位置関係が決定され
る。尚、引出し電極１２’，１２’…と上記接続用配線
１６，１６…とは、例えばハンダボール１８，１８…等
によって別途に電気的に接続される。
【００１９】以上詳述したように、第１実施例に係わる
半導体装置の実装構造によれば、ＭＣＣパッケージ１０
に収納された半導体チップ７１の電極パッド７２，７２
…が、当該ＭＣＣパッケージ１０の、凹部低面に形成さ
れた電極１１，１１…に接続されており、この電極１
１，１１…が更に、パッケージ１０の本体部に形成され
た内部配線パターン１４，１４…によって、パッケージ
１０の下端面１０Ｃ及び上端面１０Ｅに夫々形成された
引出し電極１２，１２…，接続用電極１６，１６…に電
気的に接続されるようになっているため、半導体装置１
００の上方に他の半導体装置１００’を積載させたり或
は、その下方に他の半導体装置１００''を設置させたり
することができ（図１参照）、一定の面積に搭載可能な
半導体装置の数が飛躍的に多くなり、高集積化が図られ
る。
半導体装置の実装構造によれば、ＭＣＣパッケージ１０
に収納された半導体チップ７１の電極パッド７２，７２
…が、当該ＭＣＣパッケージ１０の、凹部低面に形成さ
れた電極１１，１１…に接続されており、この電極１
１，１１…が更に、パッケージ１０の本体部に形成され
た内部配線パターン１４，１４…によって、パッケージ
１０の下端面１０Ｃ及び上端面１０Ｅに夫々形成された
引出し電極１２，１２…，接続用電極１６，１６…に電
気的に接続されるようになっているため、半導体装置１
００の上方に他の半導体装置１００’を積載させたり或
は、その下方に他の半導体装置１００''を設置させたり
することができ（図１参照）、一定の面積に搭載可能な
半導体装置の数が飛躍的に多くなり、高集積化が図られ
る。
【００２０】図３はＭＣＣパッケージの他の接合方法を
示すパッケージの上端面１１０Ｅの一部拡大図である。
この接合方法では、接続用電極１１６，１１６…が形成
されたＭＣＣパッケージの上端面１１０Ｅの全面に亘っ
て封止用ハンダ１１９がハンダ付けされるように接合部
１１０Ｆが形成されており、上記接続用電極１１６，１
１６の形成部を中心として、ハンダが付けられない所定
幅のクリアランス領域１１３，１１３…が設けられてい
る。そして、このクリアランス領域１１３，１１３の中
心部に設けられた接続用電極１１６，１１６…が、上方
に設置される半導体装置の下端面の引出し電極と対向す
るように接合時の位置決めがなされ、このクリアランス
領域の中で、一方の半導体装置の接続用電極と他方の半
導体装置の引出し電極とが例えばハンダボール等によっ
て接続される。
示すパッケージの上端面１１０Ｅの一部拡大図である。
この接合方法では、接続用電極１１６，１１６…が形成
されたＭＣＣパッケージの上端面１１０Ｅの全面に亘っ
て封止用ハンダ１１９がハンダ付けされるように接合部
１１０Ｆが形成されており、上記接続用電極１１６，１
１６の形成部を中心として、ハンダが付けられない所定
幅のクリアランス領域１１３，１１３…が設けられてい
る。そして、このクリアランス領域１１３，１１３の中
心部に設けられた接続用電極１１６，１１６…が、上方
に設置される半導体装置の下端面の引出し電極と対向す
るように接合時の位置決めがなされ、このクリアランス
領域の中で、一方の半導体装置の接続用電極と他方の半
導体装置の引出し電極とが例えばハンダボール等によっ
て接続される。
【００２１】図４〜図６は、第１実施例にて示した、上
下方向配線（１５，１５…）が設けられたＭＣＣパッケ
ージの形状のみを異ならせた第１〜第３の変形例を示す
断面図である。
下方向配線（１５，１５…）が設けられたＭＣＣパッケ
ージの形状のみを異ならせた第１〜第３の変形例を示す
断面図である。
【００２２】このうち図４に示す半導体装置２００は、
ＭＣＣパッケージ２０の、本体部２０Ｂの上面及び下面
に、夫々周壁部２０Ｄ，２０Ｈを形成して各々の面に半
導体チップ７１収納用の凹部を設けたもの（断面がＨ字
形のパッケージ）で、本体部２０Ｂ、周壁部２０Ｄ，２
０Ｈに、これらを上下方向に貫通する上下方向配線２
５，２５…が延在されている。
ＭＣＣパッケージ２０の、本体部２０Ｂの上面及び下面
に、夫々周壁部２０Ｄ，２０Ｈを形成して各々の面に半
導体チップ７１収納用の凹部を設けたもの（断面がＨ字
形のパッケージ）で、本体部２０Ｂ、周壁部２０Ｄ，２
０Ｈに、これらを上下方向に貫通する上下方向配線２
５，２５…が延在されている。
【００２３】又、図５に示す半導体装置３００は、ＭＣ
Ｃパッケージ３０の、本体部３０Ｂの下側に周壁部３０
Ｈを形成して半導体チップ７１収納用の凹部を設けた変
形例（断面が下側開口のコ字形のパッケージ）である。
この変形例では、本体部３０Ｂ、周壁部３０Ｈに、これ
らを上下方向に貫通する上下方向配線３５，３５…が延
在されている。
Ｃパッケージ３０の、本体部３０Ｂの下側に周壁部３０
Ｈを形成して半導体チップ７１収納用の凹部を設けた変
形例（断面が下側開口のコ字形のパッケージ）である。
この変形例では、本体部３０Ｂ、周壁部３０Ｈに、これ
らを上下方向に貫通する上下方向配線３５，３５…が延
在されている。
【００２４】また、図６は、１つのパッケージに複数の
半導体チップ７１，７１…を収納可能にすると共に上下
方向への重ね合わせも可能にしたＭＣＣパッケージ４０
が適用された半導体装置４００の断面図である。このＭ
ＣＣパッケージに４０によれば、１つのパッケージに収
納された半導体チップ７１，７１…同士の電気信号の遣
り取りが本体部４０Ｂに設けられた水平方向（図中横方
向）の配線パターン４４，４４…によって可能であるの
みならず、その上方の他のＭＣＣパッケージ４０’内に
収納された複数の半導体チップ７１，７１…間の信号の
遣り取りを、当該パッケージ４０に設けられた上下方向
配線４５，４５…等の配線によって自在に行うことがで
きる。
半導体チップ７１，７１…を収納可能にすると共に上下
方向への重ね合わせも可能にしたＭＣＣパッケージ４０
が適用された半導体装置４００の断面図である。このＭ
ＣＣパッケージに４０によれば、１つのパッケージに収
納された半導体チップ７１，７１…同士の電気信号の遣
り取りが本体部４０Ｂに設けられた水平方向（図中横方
向）の配線パターン４４，４４…によって可能であるの
みならず、その上方の他のＭＣＣパッケージ４０’内に
収納された複数の半導体チップ７１，７１…間の信号の
遣り取りを、当該パッケージ４０に設けられた上下方向
配線４５，４５…等の配線によって自在に行うことがで
きる。
【００２５】（第２実施例）図７は本発明に係わる半導
体装置の実装構造の第２実施例を示す半導体装置５００
の断面図である。同図に示すようにこの第２実施例のＭ
ＣＣパッケージ５０は、引出し電極が当該パッケージ５
０の下端面５０Ｃ（引出し電極５２，５２…）及び上端
面５０Ｅ（接続用電極５６，５６…）のみならず、周壁
部５０Ｄの外周面５０Ｉにも設けられている（電極５
７，５７…，５８，５８…）点が上述の第１実施例のＭ
ＣＣパッケージと異なる。
体装置の実装構造の第２実施例を示す半導体装置５００
の断面図である。同図に示すようにこの第２実施例のＭ
ＣＣパッケージ５０は、引出し電極が当該パッケージ５
０の下端面５０Ｃ（引出し電極５２，５２…）及び上端
面５０Ｅ（接続用電極５６，５６…）のみならず、周壁
部５０Ｄの外周面５０Ｉにも設けられている（電極５
７，５７…，５８，５８…）点が上述の第１実施例のＭ
ＣＣパッケージと異なる。
【００２６】即ち、この実施例のＭＣＣパッケージ５０
は、その本体部５０Ｂの配線パターン５４，５４…がそ
の外周面に至って外部に露出して、その位置で接続用電
極５７，５７…が設けられている。更にパッケージ５０
では、本体部５０Ｂ、周壁部５０Ｄを上下方向に貫通し
て設けられた上下方向配線５５，５５…からも、横方向
に引出し配線５９，５９…が周壁部５０Ｄの外周面に延
びて、その露出した位置に接続用電極５８，５８…が設
けられてる。このように形成された接続用電極５７，５
７…，５８，５８…は、例えば隣り合う他のＭＣＣパッ
ケージ５０’，５０''の周壁部の外周面５０Ｉ’，５０
Ｉ''に形成された接続用電極５７’，５７’…，５
８’，５８’…，５７''，５７''…，５８''，５８''…
とハンダボール等によって接続され、これらのパッケー
ジ５０’，５０''に収納された半導体チップ７１，７
１’，７１''…間の信号の遣り取りを可能にしている。
このように、ＭＣＣパッケージ５０の上端面５０Ｅ、下
端面５０Ｃのみならず、周壁部の外周面５０Ｉにも引出
し電極を形成しておくことによって、図８に示すよう
に、半導体装置５０を格子状に、且つ互いに密着させ
て、積み重ねて実装することができる。
は、その本体部５０Ｂの配線パターン５４，５４…がそ
の外周面に至って外部に露出して、その位置で接続用電
極５７，５７…が設けられている。更にパッケージ５０
では、本体部５０Ｂ、周壁部５０Ｄを上下方向に貫通し
て設けられた上下方向配線５５，５５…からも、横方向
に引出し配線５９，５９…が周壁部５０Ｄの外周面に延
びて、その露出した位置に接続用電極５８，５８…が設
けられてる。このように形成された接続用電極５７，５
７…，５８，５８…は、例えば隣り合う他のＭＣＣパッ
ケージ５０’，５０''の周壁部の外周面５０Ｉ’，５０
Ｉ''に形成された接続用電極５７’，５７’…，５
８’，５８’…，５７''，５７''…，５８''，５８''…
とハンダボール等によって接続され、これらのパッケー
ジ５０’，５０''に収納された半導体チップ７１，７
１’，７１''…間の信号の遣り取りを可能にしている。
このように、ＭＣＣパッケージ５０の上端面５０Ｅ、下
端面５０Ｃのみならず、周壁部の外周面５０Ｉにも引出
し電極を形成しておくことによって、図８に示すよう
に、半導体装置５０を格子状に、且つ互いに密着させ
て、積み重ねて実装することができる。
【００２７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例ではパッケージを、所定の配線パターンが設け
られたセラミック製の配線層を複数重ね合わせて形成し
た例を示したが、他の材質で一体成形するなど、種々の
変形例が考えられる。又、上述の実施例ではパッケージ
同士をハンダにて密着させる例を示したが、接着剤等を
用いてこれらを接着させるようにしてもよい。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例ではパッケージを、所定の配線パターンが設け
られたセラミック製の配線層を複数重ね合わせて形成し
た例を示したが、他の材質で一体成形するなど、種々の
変形例が考えられる。又、上述の実施例ではパッケージ
同士をハンダにて密着させる例を示したが、接着剤等を
用いてこれらを接着させるようにしてもよい。
【００２８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。即ち、配線基板上に、半導体装置を上
下方向に重ねて設置することができ、しかも、これらの
半導体装置を電気的に接続することができるため、半導
体装置の実装効率が向上されるとともに、配線基板上の
配線パターンも簡略化される。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。即ち、配線基板上に、半導体装置を上
下方向に重ねて設置することができ、しかも、これらの
半導体装置を電気的に接続することができるため、半導
体装置の実装効率が向上されるとともに、配線基板上の
配線パターンも簡略化される。
【図１】本発明の第１の実施例の実装構造が用いられた
半導体装置１００の縦断面図である。
半導体装置１００の縦断面図である。
【図２】半導体装置１００の他の装置との接続部（上端
面）を示す一部拡大平面図である。
面）を示す一部拡大平面図である。
【図３】他の接合方法にて接合されるパッケージ１１０
の上端面１１０Ｅの一部拡大図である。
の上端面１１０Ｅの一部拡大図である。
【図４】パッケージの本体部の上面及び下面に夫々周壁
部２０Ｄ，２０Ｈを形成して夫々の面に半導体チップ収
納部を形成した断面Ｈ字形の実装構造を示す縦断面図で
ある。
部２０Ｄ，２０Ｈを形成して夫々の面に半導体チップ収
納部を形成した断面Ｈ字形の実装構造を示す縦断面図で
ある。
【図５】パッケージの本体部３０Ｂの下側に周壁部３０
Ｈを形成して半導体チップ７１収納用の凹部を形成した
実装構造を示す断面図である。
Ｈを形成して半導体チップ７１収納用の凹部を形成した
実装構造を示す断面図である。
【図６】１つのパッケージに複数の半導体チップ７１，
７１…を収納可能にした実装構造に上下方向配線を形成
した変形例を示す縦断面図である。
７１…を収納可能にした実装構造に上下方向配線を形成
した変形例を示す縦断面図である。
【図７】本発明の第２の実施例の実装構造が用いられた
半導体装置１００の縦断面図である。
半導体装置１００の縦断面図である。
【図８】第２実施例に示す実装構造を、格子状に且つ互
いに密着させて積み重ねて実装した状態を示す斜視図で
ある。
いに密着させて積み重ねて実装した状態を示す斜視図で
ある。
【図９】従来の実装構造が適用された半導体装置８００
の縦断面図である。
の縦断面図である。
１０ パッケージ １０Ｂ パッケージ本体部 １０Ｄ パッケージ周壁部 １２ 引出し電極 １４ 配線パターン １５ 上下方向配線 １６ 接続用電極 １９ 封止用ハンダ ７１ 半導体チップ １００ 半導体装置（実装装置）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (3)
- 【請求項１】 半導体チップを収納する凹部が形成され
た本体部と、該本体部の凹部を囲繞するように形成され
た側壁部とを具えるとともに、前記本体部の凹部表面と
前記本体部の下端面に夫々電極が形成され、これらが本
体部内に設けられた配線パターンで電気的に接続されて
いる半導体装置の実装構造において、前記側壁部に、少
なくとも前記配線パターンに電気的に接続される上下方
向配線が延在され、該側壁部の上面に該上下方向配線に
接続された電極が形成されていることを特徴とする半導
体装置の実装構造。 - 【請求項２】 前記側壁部の外側面に、少なくとも前記
配線パターンに電気的に接続された電極が形成されてい
ることを特徴とする請求項１に記載の半導体装置の実装
構造。 - 【請求項３】 前記本体部及び／又は側壁部は、配線パ
ターンが形成された複数の配線層からなる多層構造であ
り、各々の配線層に形成された配線パターンが上下方向
に重ね合わされて前記上下方向配線が形成されているこ
とを特徴とする請求項１又は２に記載の半導体装置の実
装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24111091A JPH0582710A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24111091A JPH0582710A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582710A true JPH0582710A (ja) | 1993-04-02 |
Family
ID=17069435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24111091A Pending JPH0582710A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582710A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715144A (en) * | 1994-12-30 | 1998-02-03 | International Business Machines Corporation | Multi-layer, multi-chip pyramid and circuit board structure |
| US5907903A (en) * | 1996-05-24 | 1999-06-01 | International Business Machines Corporation | Multi-layer-multi-chip pyramid and circuit board structure and method of forming same |
| US5944340A (en) * | 1996-04-27 | 1999-08-31 | Mst Automotive Gmbh | Airbag module for passenger seat |
| US6324067B1 (en) | 1995-11-16 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board and assembly of the same |
| US6674160B1 (en) | 1999-03-18 | 2004-01-06 | Nec Electronics Corporation | Multi-chip semiconductor device |
| JP3619523B2 (ja) * | 1996-12-04 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体装置 |
| WO2009048154A1 (ja) * | 2007-10-12 | 2009-04-16 | Nec Corporation | 半導体装置及びその設計方法 |
| JP2010219424A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | 立体配線構造物 |
| JP2014072279A (ja) * | 2012-09-28 | 2014-04-21 | Dainippon Printing Co Ltd | 部品内蔵配線基板の製造方法 |
-
1991
- 1991-09-20 JP JP24111091A patent/JPH0582710A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715144A (en) * | 1994-12-30 | 1998-02-03 | International Business Machines Corporation | Multi-layer, multi-chip pyramid and circuit board structure |
| US6324067B1 (en) | 1995-11-16 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board and assembly of the same |
| US5944340A (en) * | 1996-04-27 | 1999-08-31 | Mst Automotive Gmbh | Airbag module for passenger seat |
| US5907903A (en) * | 1996-05-24 | 1999-06-01 | International Business Machines Corporation | Multi-layer-multi-chip pyramid and circuit board structure and method of forming same |
| JP3619523B2 (ja) * | 1996-12-04 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6674160B1 (en) | 1999-03-18 | 2004-01-06 | Nec Electronics Corporation | Multi-chip semiconductor device |
| WO2009048154A1 (ja) * | 2007-10-12 | 2009-04-16 | Nec Corporation | 半導体装置及びその設計方法 |
| JPWO2009048154A1 (ja) * | 2007-10-12 | 2011-02-24 | 日本電気株式会社 | 半導体装置及びその設計方法 |
| US8450843B2 (en) | 2007-10-12 | 2013-05-28 | Nec Corporation | Semiconductor device and method for designing the same |
| JP2010219424A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | 立体配線構造物 |
| JP2014072279A (ja) * | 2012-09-28 | 2014-04-21 | Dainippon Printing Co Ltd | 部品内蔵配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| USRE39628E1 (en) | Stackable flex circuit IC package and method of making same | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6800943B2 (en) | Solid image pickup device | |
| US8124453B2 (en) | Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates | |
| JP2000311982A (ja) | 半導体装置と半導体モジュールおよびそれらの製造方法 | |
| JPH0685161A (ja) | 高密度実装型半導体装置 | |
| JPH0582710A (ja) | 半導体装置の実装構造 | |
| JPH02177466A (ja) | ３次元パッケージの方法と機構 | |
| JPH08340021A (ja) | 電子部品および電子部品モジュール | |
| JP3907845B2 (ja) | 半導体装置 | |
| JPS58219757A (ja) | 半導体装置 | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| JP2002314034A (ja) | 半導体装置 | |
| JP2001102516A (ja) | 半導体装置およびその製造方法 | |
| JPH1197580A (ja) | 半導体装置および集積半導体装置 | |
| JP3239004B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JPS6276753A (ja) | 半導体装置およびその製造方法 | |
| JP2500664B2 (ja) | 半導体装置 | |
| JP3434807B2 (ja) | テープキャリアパッケージとその製造方法 | |
| JPH04302209A (ja) | 中空素子構造 | |
| JPH03276737A (ja) | 半導体装置 | |
| JPS6369260A (ja) | 二層式集積回路およびその製造方法 | |
| JP2006278884A (ja) | 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置 |