JPH057868B2 - - Google Patents
Info
- Publication number
- JPH057868B2 JPH057868B2 JP62141392A JP14139287A JPH057868B2 JP H057868 B2 JPH057868 B2 JP H057868B2 JP 62141392 A JP62141392 A JP 62141392A JP 14139287 A JP14139287 A JP 14139287A JP H057868 B2 JPH057868 B2 JP H057868B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chip
- film carrier
- lead
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004080 punching Methods 0.000 claims description 17
- 238000012360 testing method Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000004806 packaging method and process Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体集積回路（IC）チツプをパ
ツケージングしてフイルムキヤリアデバイスを形
成するためのフイルムキヤリアに係り、特にアウ
タリードおよびコンタクト部のパターンに関す
る。
ツケージングしてフイルムキヤリアデバイスを形
成するためのフイルムキヤリアに係り、特にアウ
タリードおよびコンタクト部のパターンに関す
る。
（従来の技術）
ICの実装密度の向上を図るためにチツプのア
センブリ形成としてフイルムキヤリア方式が広く
普及してきた。
センブリ形成としてフイルムキヤリア方式が広く
普及してきた。
第５図は、フイルムキヤリア５１の中央部に長
さ方向に一定間隔でICチツプ５２がパツケージ
ングされたフイルムキヤリアデバイス５０を示し
ている。
さ方向に一定間隔でICチツプ５２がパツケージ
ングされたフイルムキヤリアデバイス５０を示し
ている。
上記フイルムキヤリア５１は、ICチツプ５２
が電気的に接続されると共に樹脂ポツテイングさ
れた状態（樹脂により薄くコーテイングされて封
止された状態）で配列されており、その両側縁に
沿つてそれぞれ一列にスプロケツトホール５３が
形成されており、前記チツプ５２の周囲に複数の
アウタリード５４が形成されている。なお、５５
は打ち抜き穴である。
が電気的に接続されると共に樹脂ポツテイングさ
れた状態（樹脂により薄くコーテイングされて封
止された状態）で配列されており、その両側縁に
沿つてそれぞれ一列にスプロケツトホール５３が
形成されており、前記チツプ５２の周囲に複数の
アウタリード５４が形成されている。なお、５５
は打ち抜き穴である。
前記フイルムキヤリアデバイス５０は、第５図
中に点線で示すように、アウタリード５４の各先
端部をフイルム上に残してフイルムキヤリア５１
から打ち抜かれたのち使用される。
中に点線で示すように、アウタリード５４の各先
端部をフイルム上に残してフイルムキヤリア５１
から打ち抜かれたのち使用される。
なお、第６図は、従来のテスタ用ソケツト６０
の接触子パターンを示しており、前記フイルムキ
ヤリア５１上のアウタリード５４の各先端部に対
応する位置でコンタクト部６１が一直線上に配列
されている。この場合、コンタクト部相互間に所
要の距離（長さ）の絶縁部６２を確保する必要が
あることから、現在の生産技術ではコンタクト部
６１のピツチP1の最小値として0.45mmより小さい
ものは実現されていない。
の接触子パターンを示しており、前記フイルムキ
ヤリア５１上のアウタリード５４の各先端部に対
応する位置でコンタクト部６１が一直線上に配列
されている。この場合、コンタクト部相互間に所
要の距離（長さ）の絶縁部６２を確保する必要が
あることから、現在の生産技術ではコンタクト部
６１のピツチP1の最小値として0.45mmより小さい
ものは実現されていない。
ところで、フイルムキヤリアデバイスの用途
（カード電卓等）が飛躍的に拡大すると共に実装
密度の向上に対する使用者の要求も非常に厳しく
なつている。これに対応して、従来はアウタリー
ド５４のピツチP2を縮めることが行われてきた。
しかし、前述したようにフイルムキヤリアデバイ
ス５０の打ち抜き前のテストに際して、テスタ用
ソケツトの接触子６１をアウタリードの各先端部
のコンタクト部にコンタクトさせる必要があるの
で、上記アウタリード５４のピツチP2をテスタ
用ソケツトの接触子６１のピツチP1に合わせる
必要があつた。この場合、アウタリードのピツチ
縮小技術がソケツト接触子のピツチ縮小技術より
も先行している現状では、アウタリード５４のピ
ツチP2をソケツト接触子６１の現状で実現可能
な最小ピツチ0.45mmよりも小さく縮めることが不
可能であり、必らずしも実装密度の向上に対する
要求に十分応えることができないという問題点が
あつた。もし、第５図のフイルムキヤリア５１に
おけるアウタリード５４をそのままの形状で上記
ソケツト接触子６１の最小ピツチ0.45mmよりも小
さく縮小した場合には、上記フイルムキヤリアデ
バイス５０の打ち抜き前にテスタによりテストす
ることが不可能になり、出荷品質を保証できなく
なるという問題が生じる。
（カード電卓等）が飛躍的に拡大すると共に実装
密度の向上に対する使用者の要求も非常に厳しく
なつている。これに対応して、従来はアウタリー
ド５４のピツチP2を縮めることが行われてきた。
しかし、前述したようにフイルムキヤリアデバイ
ス５０の打ち抜き前のテストに際して、テスタ用
ソケツトの接触子６１をアウタリードの各先端部
のコンタクト部にコンタクトさせる必要があるの
で、上記アウタリード５４のピツチP2をテスタ
用ソケツトの接触子６１のピツチP1に合わせる
必要があつた。この場合、アウタリードのピツチ
縮小技術がソケツト接触子のピツチ縮小技術より
も先行している現状では、アウタリード５４のピ
ツチP2をソケツト接触子６１の現状で実現可能
な最小ピツチ0.45mmよりも小さく縮めることが不
可能であり、必らずしも実装密度の向上に対する
要求に十分応えることができないという問題点が
あつた。もし、第５図のフイルムキヤリア５１に
おけるアウタリード５４をそのままの形状で上記
ソケツト接触子６１の最小ピツチ0.45mmよりも小
さく縮小した場合には、上記フイルムキヤリアデ
バイス５０の打ち抜き前にテスタによりテストす
ることが不可能になり、出荷品質を保証できなく
なるという問題が生じる。
（発明が解決しようとする問題点）
本発明は、上記したようにアウタリードのピツ
チがテスタ用ソケツト接触子の最小ピツチにより
制限されて0.45mmより小さい極小ピツチに設定す
ることができないという問題点を解決すべくなさ
れたもので、アウタリードのピツチを0.45mmより
小さい極小ピツチで実現した場合でも、フイルム
キヤリアデバイスの打ち抜き前にテスタ用ソケツ
ト接触子とのコンタクトをとつてテストすること
が可能になり、フイルムキヤリアデバイスの実装
密度を十分に向上させ、出荷品質を良好に確保す
ることが可能になるフイルムキヤリアを提供する
ことを目的とする。
チがテスタ用ソケツト接触子の最小ピツチにより
制限されて0.45mmより小さい極小ピツチに設定す
ることができないという問題点を解決すべくなさ
れたもので、アウタリードのピツチを0.45mmより
小さい極小ピツチで実現した場合でも、フイルム
キヤリアデバイスの打ち抜き前にテスタ用ソケツ
ト接触子とのコンタクトをとつてテストすること
が可能になり、フイルムキヤリアデバイスの実装
密度を十分に向上させ、出荷品質を良好に確保す
ることが可能になるフイルムキヤリアを提供する
ことを目的とする。
（問題点を解決するための手段）
フイルムの一主表面の所定領域に配置される半
導体集積回路チツプと、前記フイルムの一主表面
上に固定されており前記半導体集積回路チツプの
接続部に一端部が各々接続され他端部がチツプ周
辺から遠方に伸びる複数のリードと、前記複数の
リードの一端部と他端部の間に位置するように設
けられた前記フイルムの開口部と、前記半導体集
積回路チツプの接続部と前記フイルムの開口部と
の間の前記半導体集積回路チツプに近い側のフイ
ルム上において前記複数のリードのうちの幾つか
にそれぞれ設けられた幅広のコンタクト部とを具
備したことを特徴とする （作用） リードピツチを0.45mmより小さくした場合で
も、チツプに近い側のフイルム上に、でなければ
リード他端部のチツプに遠い側のフイルム上に
と、リード長さ方向に所定距離をあけて設けられ
たコンタクト部によつてテスタ用ソケツト接触子
とのコンタクトをとることが可能であり、デバイ
ス打ち抜き前のテストを可能としながら実装密度
を向上させることが可能になる。
導体集積回路チツプと、前記フイルムの一主表面
上に固定されており前記半導体集積回路チツプの
接続部に一端部が各々接続され他端部がチツプ周
辺から遠方に伸びる複数のリードと、前記複数の
リードの一端部と他端部の間に位置するように設
けられた前記フイルムの開口部と、前記半導体集
積回路チツプの接続部と前記フイルムの開口部と
の間の前記半導体集積回路チツプに近い側のフイ
ルム上において前記複数のリードのうちの幾つか
にそれぞれ設けられた幅広のコンタクト部とを具
備したことを特徴とする （作用） リードピツチを0.45mmより小さくした場合で
も、チツプに近い側のフイルム上に、でなければ
リード他端部のチツプに遠い側のフイルム上に
と、リード長さ方向に所定距離をあけて設けられ
たコンタクト部によつてテスタ用ソケツト接触子
とのコンタクトをとることが可能であり、デバイ
ス打ち抜き前のテストを可能としながら実装密度
を向上させることが可能になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図はこの発明に至る改良前の例を示すもの
であり、フイルムキヤリア１の中央部に長さ方向
に一定間隔でICチツプ２がパツケージングされ
た状態のフイルムキヤリアデバイス３を示してい
る。
であり、フイルムキヤリア１の中央部に長さ方向
に一定間隔でICチツプ２がパツケージングされ
た状態のフイルムキヤリアデバイス３を示してい
る。
上記フイルムキヤリア１は、第２図に示すよう
に、幅が約35mmの絶縁フイルム１０の両側縁に沿
つてそれぞれ一列にスプロケツトホール１１が形
成され、中央部の長さ方向に一定間隔でチツプ配
置用穴１２が形成されている。そして、この穴１
２の周辺のフイルム上にはパツケージングすべき
ICチツプとの間でボンデイング接続されるパツ
ド部１３が形成され、さらにこのパツド部１３に
一体的に連なつてデバイスの外部端子となるため
のアウタリード１４がたとえば銅箔により形成さ
れている。上記アウタリード１４のうち、ICチ
ツプに近い部分は互いに平行な並列状態に形成さ
れており、この平行リード部１４1のピツチP3は
0.4mmに設定されている。そして、上記平行リー
ド部１４1の各リード先端（ICチツプから遠い側）
からテスタ用ソケツト接触子とコンタクトするた
めのコンタクト用アウタリード部１４2が放射状
に延長するようにフイルム上に形成されている。
に、幅が約35mmの絶縁フイルム１０の両側縁に沿
つてそれぞれ一列にスプロケツトホール１１が形
成され、中央部の長さ方向に一定間隔でチツプ配
置用穴１２が形成されている。そして、この穴１
２の周辺のフイルム上にはパツケージングすべき
ICチツプとの間でボンデイング接続されるパツ
ド部１３が形成され、さらにこのパツド部１３に
一体的に連なつてデバイスの外部端子となるため
のアウタリード１４がたとえば銅箔により形成さ
れている。上記アウタリード１４のうち、ICチ
ツプに近い部分は互いに平行な並列状態に形成さ
れており、この平行リード部１４1のピツチP3は
0.4mmに設定されている。そして、上記平行リー
ド部１４1の各リード先端（ICチツプから遠い側）
からテスタ用ソケツト接触子とコンタクトするた
めのコンタクト用アウタリード部１４2が放射状
に延長するようにフイルム上に形成されている。
そして、上記フイルム中央部のチツプ配置用穴
１２にICチツプが配置され、このICチツプと前
記パツド部とがワイヤボンデイングにより電気的
に接続された後、ICチツプおよび上記接続部が
樹脂ポツテイングされる（樹脂により薄くコーテ
イングされて封止される）ことによりパツケージ
ングされている。このフイルムキヤリアデバイス
３は、第１図の状態でコンタクト用リード部１４
２にテスタ用ソケツト接触子がコンタクトされて
テストされ、その後、平行リード部１４1の各先
端部をフイルム上に残してフイルムキヤリア１か
ら打ち抜かれるものである。そして、この打ち抜
き後のデバイスの表面側、裏面側のどちらでもデ
バイス実装用ボード上にアセンブリし得るよう
に、打ち抜き予定位置を含む所定領域に対応して
フイルムキヤリア１に打ち抜き穴１５が形成され
ている。但し、両面アセンブリを予定しない場合
には、上記打ち抜き穴１５は必要ではない。
１２にICチツプが配置され、このICチツプと前
記パツド部とがワイヤボンデイングにより電気的
に接続された後、ICチツプおよび上記接続部が
樹脂ポツテイングされる（樹脂により薄くコーテ
イングされて封止される）ことによりパツケージ
ングされている。このフイルムキヤリアデバイス
３は、第１図の状態でコンタクト用リード部１４
２にテスタ用ソケツト接触子がコンタクトされて
テストされ、その後、平行リード部１４1の各先
端部をフイルム上に残してフイルムキヤリア１か
ら打ち抜かれるものである。そして、この打ち抜
き後のデバイスの表面側、裏面側のどちらでもデ
バイス実装用ボード上にアセンブリし得るよう
に、打ち抜き予定位置を含む所定領域に対応して
フイルムキヤリア１に打ち抜き穴１５が形成され
ている。但し、両面アセンブリを予定しない場合
には、上記打ち抜き穴１５は必要ではない。
また、前記テスタ用ソケツト接触子のコンタク
ト時にリードに加わる力によつてリードが破損す
ることのないように、コンタクト用アウタリード
部１４2はフイルムキヤリア１上に固定されてい
る。
ト時にリードに加わる力によつてリードが破損す
ることのないように、コンタクト用アウタリード
部１４2はフイルムキヤリア１上に固定されてい
る。
上記フイルムキヤリア１によれば、平行リード
部１４1のピツチP3を従来の制限値よりも小さい
0.45mm未満で現在の生産技術上可能な限り極小の
ピツチに設定したとしても、放射状のコンタクト
用リード部１４2のピツチをテスタ用ソケツト接
触子のピツチに合わせるように大きく設定するこ
とが可能になる。
部１４1のピツチP3を従来の制限値よりも小さい
0.45mm未満で現在の生産技術上可能な限り極小の
ピツチに設定したとしても、放射状のコンタクト
用リード部１４2のピツチをテスタ用ソケツト接
触子のピツチに合わせるように大きく設定するこ
とが可能になる。
従つて、フイルムキヤリアデバイス３の打ち抜
き前にテスタによるテストが可能になり、打ち抜
き後のデバイスとしてリードピツチが極小のもの
が得られるもので、フイルムキヤリアデバイスの
実装密度を十分に向上させ、出荷品質を良好に確
保することが可能になる。
き前にテスタによるテストが可能になり、打ち抜
き後のデバイスとしてリードピツチが極小のもの
が得られるもので、フイルムキヤリアデバイスの
実装密度を十分に向上させ、出荷品質を良好に確
保することが可能になる。
なお、上記例のフイルムキヤリア１におけるリ
ードのパターンはリード数が少なくてリードパタ
ーン占有面積を大きくとることができる場合に適
している。また、上記例の打ち抜き予定領域をミ
ニ・フラツト・パツケージ型デバイスと同じ大き
さになるようにコンタクト用イード部１４2の中
間部を含む領域まで拡大し、かつ打ち抜き後のデ
バイスのリード先端部のピツチが上記ミニ・フラ
ツト・パツケージ型デバイスのそれと同じになる
ように設定しておけば、上記打ち抜き後のデバイ
スをミニ・フラツト・パツケージ型デバイスと同
様に取り扱つて実装することが可能になり、しか
も打ち抜き前のテストに際して既存のミニ・フラ
ツド・パツケージ型デバイスをテストするための
テスタ用ソケツトをそのまま使用することが可能
になる。
ードのパターンはリード数が少なくてリードパタ
ーン占有面積を大きくとることができる場合に適
している。また、上記例の打ち抜き予定領域をミ
ニ・フラツト・パツケージ型デバイスと同じ大き
さになるようにコンタクト用イード部１４2の中
間部を含む領域まで拡大し、かつ打ち抜き後のデ
バイスのリード先端部のピツチが上記ミニ・フラ
ツト・パツケージ型デバイスのそれと同じになる
ように設定しておけば、上記打ち抜き後のデバイ
スをミニ・フラツト・パツケージ型デバイスと同
様に取り扱つて実装することが可能になり、しか
も打ち抜き前のテストに際して既存のミニ・フラ
ツド・パツケージ型デバイスをテストするための
テスタ用ソケツトをそのまま使用することが可能
になる。
第３図は、さらにチツプが縮小され、高密度実
装を実現するこの発明の実施例に係るフイルムキ
ヤリアデバイス３０の打ち抜き前の状態を示して
おり、このデバイス３０は前記第１図に比べてフ
イルムキヤリア３１の平行リード部１４1の所定
部分にリード幅より幅広のコンタクト部３２が形
成されている点が異なり、その他は同じであるの
で第１図中と同一部分には同一符号を付してい
る。即ち、上記平行リード部１４1は１個置きに
選択された２群に分けられ、一方のリード群には
ICチツプ２に近い側、つまりICチツプ２の接続
部と上記打ち抜き穴３３との間にコンタクト部３
２が形成され、他方のリード群にはICチツプ２
から遠い側、つまり平行リード１４1の先端部に
コンタクト部３２が形成されており、これらのコ
ンタクト部３２はフイルム上にたとえば銅箔によ
り形成されている。
装を実現するこの発明の実施例に係るフイルムキ
ヤリアデバイス３０の打ち抜き前の状態を示して
おり、このデバイス３０は前記第１図に比べてフ
イルムキヤリア３１の平行リード部１４1の所定
部分にリード幅より幅広のコンタクト部３２が形
成されている点が異なり、その他は同じであるの
で第１図中と同一部分には同一符号を付してい
る。即ち、上記平行リード部１４1は１個置きに
選択された２群に分けられ、一方のリード群には
ICチツプ２に近い側、つまりICチツプ２の接続
部と上記打ち抜き穴３３との間にコンタクト部３
２が形成され、他方のリード群にはICチツプ２
から遠い側、つまり平行リード１４1の先端部に
コンタクト部３２が形成されており、これらのコ
ンタクト部３２はフイルム上にたとえば銅箔によ
り形成されている。
なお、上記デバイス３０は平行リード部１４1
の各先端部をフイルム上に残してフイルムキヤリ
ア３１から打ち抜かれるものであり、打ち抜き予
定位置を含む平行リード部１４1の中間部形成領
域に対応してフイルムキヤリア３１に打ち抜き穴
３３が形成されている。
の各先端部をフイルム上に残してフイルムキヤリ
ア３１から打ち抜かれるものであり、打ち抜き予
定位置を含む平行リード部１４1の中間部形成領
域に対応してフイルムキヤリア３１に打ち抜き穴
３３が形成されている。
上記フイルムキヤリア３１によれば、コンタク
ト部３２がICチツプに近い側と遠い側との２群
に分かれているので、打ち抜き前のテストに際し
て第４図に示すような接触子パターンを有するテ
スタ用ソケツト４０を用いることで上記テストが
可能になる。即ち、上記ソケツト４０の接触子パ
ターンは、ICチツプに近い側のコンタクト部に
コンタクトする接触子４１群とICチツプに遠い
側のコンタクト部にコンタクトする接触子４２群
との２群に分離して形成されている。従つて、接
触子４１群、接触子４２群のそれぞれにおける接
触子相互間のピツチP4を前記リードピツチP3の
２倍に設定できるので、リードピツチが極小にな
つても接触子相互間の絶縁部４３の距離（幅）を
所要量だけ確保できる。
ト部３２がICチツプに近い側と遠い側との２群
に分かれているので、打ち抜き前のテストに際し
て第４図に示すような接触子パターンを有するテ
スタ用ソケツト４０を用いることで上記テストが
可能になる。即ち、上記ソケツト４０の接触子パ
ターンは、ICチツプに近い側のコンタクト部に
コンタクトする接触子４１群とICチツプに遠い
側のコンタクト部にコンタクトする接触子４２群
との２群に分離して形成されている。従つて、接
触子４１群、接触子４２群のそれぞれにおける接
触子相互間のピツチP4を前記リードピツチP3の
２倍に設定できるので、リードピツチが極小にな
つても接触子相互間の絶縁部４３の距離（幅）を
所要量だけ確保できる。
換言すれば、上記第３図のフイルムキヤリア３
１によれば、テスタ用ソケツト接触子のピツチ
P4を従来と同じ最小ピツチ0.45mmに設定した場
合、平行リード部１４1のリードピツチを従来の
制限値よりも小さい0.45mm未満の極小ピツチで現
在の生産技術上可能な限り極小のピツチに設定す
ることが可能になり、しかも、テスト用のコンタ
クト部の密集が避けられるのでテスタ用ソケツト
端子とのコンタクトに十分な信頼性が得られ、フ
イルムキヤリアデバイス３０の出荷品質を確保し
つつ実装密度の大幅な向上を図ることができる。
１によれば、テスタ用ソケツト接触子のピツチ
P4を従来と同じ最小ピツチ0.45mmに設定した場
合、平行リード部１４1のリードピツチを従来の
制限値よりも小さい0.45mm未満の極小ピツチで現
在の生産技術上可能な限り極小のピツチに設定す
ることが可能になり、しかも、テスト用のコンタ
クト部の密集が避けられるのでテスタ用ソケツト
端子とのコンタクトに十分な信頼性が得られ、フ
イルムキヤリアデバイス３０の出荷品質を確保し
つつ実装密度の大幅な向上を図ることができる。
なお、上記フイルムキヤリア３１は、リードパ
ターンに前記第１図のような放射状コンタクト部
パターンを有さず、限定されたフイルム面積上に
多数のアウタリードを形成できるので、特に多ピ
ンのICチツプのパツケージングに好適である。
ターンに前記第１図のような放射状コンタクト部
パターンを有さず、限定されたフイルム面積上に
多数のアウタリードを形成できるので、特に多ピ
ンのICチツプのパツケージングに好適である。
上述したように本発明のフイルムキヤリアによ
れば、アウタリードの平行リード部のうち、チツ
プの接続部とフイルムの打ち抜き穴との間に存在
するチツプに近い側のフイルム上、そうでなけれ
ばリード先端部のチツプに遠い側のフイルム上と
いうように、距離が隣り合うリードで交互に相異
なる位置にリード幅より幅広のコンタクト部を設
けたので、平行リード部のピツチ間隔を0.45mmよ
り小さい極小ピツチで実現した場合でも、フイル
ムキヤリアデバイスの打ち抜き前にテスタ用ソケ
ツトとのコンタクトをとつてテストすることが可
能になる。従つて、フイルムキヤリアデバイスの
出荷品質を良好に確保しつつ実装密度を最近の厳
しい要求に対して十分応え得る程度に向上させる
ことができる。
れば、アウタリードの平行リード部のうち、チツ
プの接続部とフイルムの打ち抜き穴との間に存在
するチツプに近い側のフイルム上、そうでなけれ
ばリード先端部のチツプに遠い側のフイルム上と
いうように、距離が隣り合うリードで交互に相異
なる位置にリード幅より幅広のコンタクト部を設
けたので、平行リード部のピツチ間隔を0.45mmよ
り小さい極小ピツチで実現した場合でも、フイル
ムキヤリアデバイスの打ち抜き前にテスタ用ソケ
ツトとのコンタクトをとつてテストすることが可
能になる。従つて、フイルムキヤリアデバイスの
出荷品質を良好に確保しつつ実装密度を最近の厳
しい要求に対して十分応え得る程度に向上させる
ことができる。
第１図はこの発明に至る改良前のフイルムキヤ
リアの例を用いたフイルムキヤリアデバイスの打
ち抜き前の状態を示す平面図、第２図は第１図中
のフイルムキヤリアを取り出して示す平面図、第
３図はこの発明のフイルムキヤリアの構成を示す
平面図、第４図は第３図のフイルムキヤリアを用
いたデバイスの打ち抜き前テストに使用するテス
タ用ソケツトの接触子パターンを示す平面図、第
５図は従来のフイルムキヤリアデバイスを示す平
面図、第６図は第５図のデバイスに対応するテス
タ用ソケツトの接触子パターンを示す平面図であ
る。 １……フイルムキヤリア、２……ICチツプ、
３……デバイス、１１……スプロケツトホール、
１２……チツプ配置用穴、１３……パツド部、１
４……アウタリード、１５……打ち抜き穴。
リアの例を用いたフイルムキヤリアデバイスの打
ち抜き前の状態を示す平面図、第２図は第１図中
のフイルムキヤリアを取り出して示す平面図、第
３図はこの発明のフイルムキヤリアの構成を示す
平面図、第４図は第３図のフイルムキヤリアを用
いたデバイスの打ち抜き前テストに使用するテス
タ用ソケツトの接触子パターンを示す平面図、第
５図は従来のフイルムキヤリアデバイスを示す平
面図、第６図は第５図のデバイスに対応するテス
タ用ソケツトの接触子パターンを示す平面図であ
る。 １……フイルムキヤリア、２……ICチツプ、
３……デバイス、１１……スプロケツトホール、
１２……チツプ配置用穴、１３……パツド部、１
４……アウタリード、１５……打ち抜き穴。
Claims (1)
- 【特許請求の範囲】 １ フイルム一主表面の所定領域に配置される半
導体集積回路チツプと、 前記フイルムの一主表面上に固定されており前
記半導体集積回路チツプの接続部に一端部が各々
接続され他端部がチツプ周辺から遠方に伸びる複
数のリードと、 前記複数のリードの一端部と他端部の間に位置
するように設けられた前記フイルムの開口部と、 前記半導体集積回路チツプの接続部と前記フイ
ルムの開口部との間の前記半導体集積回路チツプ
に近い側のフイルム上において前記複数のリード
のうちの幾つかにそれぞれ設けられた幅広のコン
タクト部と を具備したことを特徴とするフイルムキヤリア。 ２ 前記複数のリードのうち前記コンタクト部を
設けないリードではリードの他端部における前記
チツプに遠い側のフイルム上に幅広のコンタクト
部が設けられていることを特徴とする特許請求の
範囲第１項に記載のフイルムキヤリア。 ３ 前記チツプに近い側のコンタクト部と遠い側
のコンタクト部は交互に設けられることを特徴と
する特許請求の範囲第２項に記載のフイルムキヤ
リア。 ４ 前記コンタクト部はデバイス打ち抜き前テス
トに際してテスタ用ソケツト端子とコンタクトす
るために設けられていることを特徴とする特許請
求の範囲第１項乃至第３項いずれかに記載のフイ
ルムキヤリア。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141392A JPS63306633A (ja) | 1987-06-08 | 1987-06-08 | フイルムキヤリア |
| US07/196,670 US4874086A (en) | 1987-06-08 | 1988-05-20 | Film carrier and a method for manufacturing a semiconductor device utilizing the same |
| EP88305044A EP0295007A3 (en) | 1987-06-08 | 1988-06-02 | Film carrier, method for manufacturing a semiconductor device utilizing the same and an associated tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141392A JPS63306633A (ja) | 1987-06-08 | 1987-06-08 | フイルムキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63306633A JPS63306633A (ja) | 1988-12-14 |
| JPH057868B2 true JPH057868B2 (ja) | 1993-01-29 |
Family
ID=15290924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62141392A Granted JPS63306633A (ja) | 1987-06-08 | 1987-06-08 | フイルムキヤリア |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4874086A (ja) |
| EP (1) | EP0295007A3 (ja) |
| JP (1) | JPS63306633A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311056A (en) * | 1988-10-21 | 1994-05-10 | Shinko Electric Industries Co., Ltd. | Semiconductor device having a bi-level leadframe |
| JPH02154440A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | Ｔａｂテープ |
| US5150047A (en) * | 1989-07-21 | 1992-09-22 | Nippon Steel Corporation | Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements |
| US5007576A (en) * | 1989-12-26 | 1991-04-16 | Hughes Aircraft Company | Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication |
| EP0689241A2 (en) * | 1991-10-17 | 1995-12-27 | Fujitsu Limited | Carrier for carrying semiconductor device |
| US5250841A (en) * | 1992-04-06 | 1993-10-05 | Motorola, Inc. | Semiconductor device with test-only leads |
| US5521521A (en) * | 1994-03-14 | 1996-05-28 | Sgs-Thomson Microelectronics, S.R.L. | Testing contactor for small-size semiconductor devices |
| EP0616223B1 (en) * | 1993-03-15 | 1999-10-20 | STMicroelectronics S.r.l. | A testing contactor for small-size semiconductor power devices |
| JP2674536B2 (ja) * | 1993-12-16 | 1997-11-12 | 日本電気株式会社 | チップキャリア半導体装置及びその製造方法 |
| JP4212255B2 (ja) * | 2001-03-30 | 2009-01-21 | 株式会社東芝 | 半導体パッケージ |
| FR2844421B1 (fr) * | 2002-09-11 | 2005-02-18 | Gemplus Card Int | Test et personnalisation electrique en ligne via des routages en bordure de bande |
| JP4864126B2 (ja) * | 2009-08-26 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | Ｔｃｐ型半導体装置 |
| CN101937891B (zh) * | 2010-05-12 | 2012-05-23 | 谢国华 | 一种具有双层引脚的芯片 |
| CN111129090B (zh) * | 2019-12-18 | 2022-05-31 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其测试方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152468A (en) * | 1978-05-22 | 1979-11-30 | Hitachi Ltd | Carrier tape for tape carrier |
| JPS54161269A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3469684A (en) * | 1967-01-26 | 1969-09-30 | Advalloy Inc | Lead frame package for semiconductor devices and method for making same |
| GB1271833A (en) * | 1968-07-10 | 1972-04-26 | Hitachi Ltd | Improvements in or relating to encapsulation processes |
| US3858721A (en) * | 1971-10-01 | 1975-01-07 | Western Electric Co | Loading of compliant tape |
| US4195195A (en) * | 1978-09-28 | 1980-03-25 | The United States Of America As Represented By The Secretary Of The Army | Tape automated bonding test board |
| DE3061383D1 (en) * | 1979-02-19 | 1983-01-27 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
| EP0059187A1 (en) * | 1980-09-08 | 1982-09-08 | Mostek Corporation | Single layer burn-in tape for integrated circuit |
| US4496965A (en) * | 1981-05-18 | 1985-01-29 | Texas Instruments Incorporated | Stacked interdigitated lead frame assembly |
| US4417266A (en) * | 1981-08-14 | 1983-11-22 | Amp Incorporated | Power and ground plane structure for chip carrier |
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
-
1987
- 1987-06-08 JP JP62141392A patent/JPS63306633A/ja active Granted
-
1988
- 1988-05-20 US US07/196,670 patent/US4874086A/en not_active Expired - Lifetime
- 1988-06-02 EP EP88305044A patent/EP0295007A3/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152468A (en) * | 1978-05-22 | 1979-11-30 | Hitachi Ltd | Carrier tape for tape carrier |
| JPS54161269A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0295007A3 (en) | 1989-04-19 |
| EP0295007A2 (en) | 1988-12-14 |
| JPS63306633A (ja) | 1988-12-14 |
| US4874086A (en) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677526A (en) | Plastic pin grid array chip carrier | |
| JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
| JPH057868B2 (ja) | ||
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| EP0759637A2 (en) | Semiconductor package and mounting method | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3927783B2 (ja) | 半導体部品 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US5324985A (en) | Packaged semiconductor device | |
| JPH04273451A (ja) | 半導体装置 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| US20110049514A1 (en) | Tcp type semiconductor device | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| CN220172102U (zh) | 芯片封装盒及芯片封装*** | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| JPH0517709B2 (ja) | ||
| JPS6267828A (ja) | 半導体デバイスの実装構造 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPH05160215A (ja) | 半導体装置用評価装置 | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| KR0180332B1 (ko) | 반도체장치용 필름 캐리어 테이프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 15 |