JPH0578046B2 - - Google Patents
Info
- Publication number
- JPH0578046B2 JPH0578046B2 JP2160881A JP16088190A JPH0578046B2 JP H0578046 B2 JPH0578046 B2 JP H0578046B2 JP 2160881 A JP2160881 A JP 2160881A JP 16088190 A JP16088190 A JP 16088190A JP H0578046 B2 JPH0578046 B2 JP H0578046B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- signal
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002265 prevention Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えば、パーソナルコンピユータか
らプリンタ或はプリンタバツフアへの信号伝送路
で使用されるパラレルインターフエイス用の雑音
防止回路に関する。
らプリンタ或はプリンタバツフアへの信号伝送路
で使用されるパラレルインターフエイス用の雑音
防止回路に関する。
〈従来の技術〉
従来、パーソナルコンピユータとプリンタ間の
伝送路に使用されるパラレルインターフエイスで
は、高周波雑音を除去するために、一般に、信号
の伝送路にローパスフイルタを入れ、高周波成分
をカツトすることにより雑音の除去を行つてい
る。
伝送路に使用されるパラレルインターフエイスで
は、高周波雑音を除去するために、一般に、信号
の伝送路にローパスフイルタを入れ、高周波成分
をカツトすることにより雑音の除去を行つてい
る。
〈発明が解決しようとする課題〉
しかし、ローパスフイルタは通常、コンデン
サ、抵抗等、多くの素子を用いて構成されるた
め、小形化、低コスト化が難しく、また、抵抗が
信号路に直列に接続されるため、信号路に不利な
電圧降下が生じ、さらに、コンデンサが使用され
るために、回路をIC化することが困難であると
いう課題があつた。
サ、抵抗等、多くの素子を用いて構成されるた
め、小形化、低コスト化が難しく、また、抵抗が
信号路に直列に接続されるため、信号路に不利な
電圧降下が生じ、さらに、コンデンサが使用され
るために、回路をIC化することが困難であると
いう課題があつた。
さらに、データの転送時にCPUが同一信号を
複数回チエツクし、各信号が同じであれば、
CPUがその信号を認識するように処理すること
によつて、信号の雑音成分を除去することも行わ
れている。しかし、このようなCPU、つまりソ
フトウエアにより雑音を除去しようとすると、そ
の処理時間が問題となる場合があり、例えば高速
でデータを転送するDMA(ダイレクト・メモ
リ・アクセス)転送を行う場合、このようなソフ
トウエアによる雑音除去は、処理時間がかかり過
ぎて採用することができない課題があつた。
複数回チエツクし、各信号が同じであれば、
CPUがその信号を認識するように処理すること
によつて、信号の雑音成分を除去することも行わ
れている。しかし、このようなCPU、つまりソ
フトウエアにより雑音を除去しようとすると、そ
の処理時間が問題となる場合があり、例えば高速
でデータを転送するDMA(ダイレクト・メモ
リ・アクセス)転送を行う場合、このようなソフ
トウエアによる雑音除去は、処理時間がかかり過
ぎて採用することができない課題があつた。
本発明は、上記の課題を解決するためになされ
たもので、信号の高速転送に殆ど影響を与えず、
数個のフリツプフロツプとゲート回路による簡単
な回路構成により、信号路の高周波雑音を除去す
ることができるパラレルインターフエイス用雑音
防止回路を提供することを目的とする。
たもので、信号の高速転送に殆ど影響を与えず、
数個のフリツプフロツプとゲート回路による簡単
な回路構成により、信号路の高周波雑音を除去す
ることができるパラレルインターフエイス用雑音
防止回路を提供することを目的とする。
〈課題を解決するための手段〉
上記の目的を達成するために、本発明のパラレ
ルインターフエイス用雑音防止回路は、第1のD
フリツプフロツプのD端子にデータ信号入力端子
が接続され、第2のDフリツプフロツプのD端子
に第1のDフリツプフロツプの出力端子が接続さ
れるように、複数段のDフリツプフロツプが直列
接続され、さらに各Dフリツプフロツプの各出力
端子がクロツク回路と共に第1のナンドゲートの
入力側に接続され、各Dフリツプフロツプの各反
転出力端子がクロツク回路と共に第2のナンドゲ
ートの入力側に接続され、第1、第2のナンドゲ
ートの出力側がRSフリツプフロツプの入力側に
接続され、RSフリツプフロツプの出力側をデー
タ信号出力端子に接続して構成される。
ルインターフエイス用雑音防止回路は、第1のD
フリツプフロツプのD端子にデータ信号入力端子
が接続され、第2のDフリツプフロツプのD端子
に第1のDフリツプフロツプの出力端子が接続さ
れるように、複数段のDフリツプフロツプが直列
接続され、さらに各Dフリツプフロツプの各出力
端子がクロツク回路と共に第1のナンドゲートの
入力側に接続され、各Dフリツプフロツプの各反
転出力端子がクロツク回路と共に第2のナンドゲ
ートの入力側に接続され、第1、第2のナンドゲ
ートの出力側がRSフリツプフロツプの入力側に
接続され、RSフリツプフロツプの出力側をデー
タ信号出力端子に接続して構成される。
〈作用〉
データ信号が、第1のDフリツプフロツプのD
端子に入力されると、クロツクに同期して出力端
子から遅れてそのまま出力され、第2のDフリツ
プフロツプのD端子に入力される。このように、
複数段のDフリツプフロツプをデータ信号がクロ
ツクに同期して、また順に遅延して送られ、これ
らの各Dフリツプフロツプの各出力端子から出力
されたデータ信号は、クロツク信号と共に第1の
ナンドゲートに入力される。また、各Dフリツプ
フロツプの各反転出力端子から出力された反転信
号は、クロツク信号と共に第2のナンドゲートに
入力される。
端子に入力されると、クロツクに同期して出力端
子から遅れてそのまま出力され、第2のDフリツ
プフロツプのD端子に入力される。このように、
複数段のDフリツプフロツプをデータ信号がクロ
ツクに同期して、また順に遅延して送られ、これ
らの各Dフリツプフロツプの各出力端子から出力
されたデータ信号は、クロツク信号と共に第1の
ナンドゲートに入力される。また、各Dフリツプ
フロツプの各反転出力端子から出力された反転信
号は、クロツク信号と共に第2のナンドゲートに
入力される。
そして、第1、第2のナンドゲートにおいて、
ナンド条件が成立すると、ナンドゲートから低レ
ベルの信号が出力されるが、複数段のDフリツプ
フロツプの出力、反転出力に含まれるデータ信号
の高周波雑音成分は、各段のDフリツプフロツプ
の出力信号が1クロツク周期分づつずれて現われ
るため、ナンドゲートの出力側には現われない。
一方、複数クロツク周期分以上の同一レベル幅を
もつデータ信号は、そのままナンドゲートの出力
に現われる。このため、雑音を除去されたデータ
信号がRSフリツプフロツプを通して出力される。
ナンド条件が成立すると、ナンドゲートから低レ
ベルの信号が出力されるが、複数段のDフリツプ
フロツプの出力、反転出力に含まれるデータ信号
の高周波雑音成分は、各段のDフリツプフロツプ
の出力信号が1クロツク周期分づつずれて現われ
るため、ナンドゲートの出力側には現われない。
一方、複数クロツク周期分以上の同一レベル幅を
もつデータ信号は、そのままナンドゲートの出力
に現われる。このため、雑音を除去されたデータ
信号がRSフリツプフロツプを通して出力される。
〈実施例〉
以下、本発明の実施例を図面に基づいて説明す
る。
る。
第1図は、パーソナルコンピユータからプリン
タ或はプリンタバツフアへの信号伝送路で使用さ
れるパラレルインターフエイス用の雑音防止回路
を示している。
タ或はプリンタバツフアへの信号伝送路で使用さ
れるパラレルインターフエイス用の雑音防止回路
を示している。
この回路は、D端子に入力された信号をクロツ
クに同期してそのまま出力する3段のDフリツプ
フロツプF1,F2,F3と、その出力側に2個
のナンドゲートG1,G2とRSフリツプフロツ
プF4接続して構成される。
クに同期してそのまま出力する3段のDフリツプ
フロツプF1,F2,F3と、その出力側に2個
のナンドゲートG1,G2とRSフリツプフロツ
プF4接続して構成される。
第1段目のDフリツプフロツプF1のD端子
に、データ信号入力端子が接続され、そのDフリ
ツプフロツプF1の出力Qが第2段目のDフリツ
プフロツプF2のD端子に接続され、同様に第2
段目のDフリツプフロツプF2の出力Qが第3段
目のDフリツプフロツプF3のD端子に接続され
る。さらに、3個のDフリツプフロツプF1〜F
3の出力QがナンドゲートG1の入力側に接続さ
れる。
に、データ信号入力端子が接続され、そのDフリ
ツプフロツプF1の出力Qが第2段目のDフリツ
プフロツプF2のD端子に接続され、同様に第2
段目のDフリツプフロツプF2の出力Qが第3段
目のDフリツプフロツプF3のD端子に接続され
る。さらに、3個のDフリツプフロツプF1〜F
3の出力QがナンドゲートG1の入力側に接続さ
れる。
一方、DフリツプフロツプF1〜F3の各反転
出力Qが他方のナンドゲートG2の入力側に接続
され、さらに、クロツク信号を印加するクロツク
信号回路が2個のナンドゲートG1,G2の入力
側に接続される。
出力Qが他方のナンドゲートG2の入力側に接続
され、さらに、クロツク信号を印加するクロツク
信号回路が2個のナンドゲートG1,G2の入力
側に接続される。
また、各DフリツプフロツプF1〜F3のクロ
ツク入力端子には、クロツク回路が接続される
が、このDフリツプフロツプF1〜F3はクロツ
ク信号の立ち下がりで動作する。
ツク入力端子には、クロツク回路が接続される
が、このDフリツプフロツプF1〜F3はクロツ
ク信号の立ち下がりで動作する。
さらに、2個のナンドゲートG1,G2の出力
側が、ナンドゲートを用いたRSフリツプフロツ
プF4を介してデータ信号出力端子に接続され
る。
側が、ナンドゲートを用いたRSフリツプフロツ
プF4を介してデータ信号出力端子に接続され
る。
次に、上記構成の雑音防止回路の動作を、第2
図のタイミングチヤートを参照して説明する。
図のタイミングチヤートを参照して説明する。
第2図のように、ノイズを含むデータ信号がこ
の回路に入力された場合、先ず第1段目のDフリ
ツプフロツプF1のD端子にこの信号が入る。こ
のとき、データ信号のノイズ部分で、信号が高レ
ベル(1)から低レベル(0)に立ち下がると、
次のクロツクパルスの立ち下がりに同期して、D
フリツプフロツプF1の出力Qは、信号Aのよう
に、低レベルとなる。その後、入力信号がノイズ
部分で低レベル〜高レベルに立ち上がると、クロ
ツク信号の立ち下がりに同期して信号Aは高レベ
ルになり、同様に、入力信号が高レベルから低レ
ベルに立ち下がると、クロツク信号の立ち下がり
に同期して信号Aは低レベルにおちる。つまり、
データ入力信号のノイズ部分が、少し遅れてその
ままDフリツプフロツプF1の出力Qから出力さ
れる。
の回路に入力された場合、先ず第1段目のDフリ
ツプフロツプF1のD端子にこの信号が入る。こ
のとき、データ信号のノイズ部分で、信号が高レ
ベル(1)から低レベル(0)に立ち下がると、
次のクロツクパルスの立ち下がりに同期して、D
フリツプフロツプF1の出力Qは、信号Aのよう
に、低レベルとなる。その後、入力信号がノイズ
部分で低レベル〜高レベルに立ち上がると、クロ
ツク信号の立ち下がりに同期して信号Aは高レベ
ルになり、同様に、入力信号が高レベルから低レ
ベルに立ち下がると、クロツク信号の立ち下がり
に同期して信号Aは低レベルにおちる。つまり、
データ入力信号のノイズ部分が、少し遅れてその
ままDフリツプフロツプF1の出力Qから出力さ
れる。
第2段目のDフリツプフロツプF2では、第1
段目のDフリツプフロツプF1から信号Aが入力
されることから、このDフリツプフロツプF2は
上記と同様に動作して、さらに1クロツク周期分
だけ遅れて、そのままの信号BをDフリツプフロ
ツプF2の出力Qから出力する。
段目のDフリツプフロツプF1から信号Aが入力
されることから、このDフリツプフロツプF2は
上記と同様に動作して、さらに1クロツク周期分
だけ遅れて、そのままの信号BをDフリツプフロ
ツプF2の出力Qから出力する。
さらに、第3段目のDフリツプフロツプF3で
は、第2段目のDフリツプフロツプF2からの信
号Bが入力されることから、Dフリツプフロツプ
F3は上記と同様に動作し、さらに1クロツク周
期分だけ遅れて、そのままの信号Cを出力Qから
出力する。
は、第2段目のDフリツプフロツプF2からの信
号Bが入力されることから、Dフリツプフロツプ
F3は上記と同様に動作し、さらに1クロツク周
期分だけ遅れて、そのままの信号Cを出力Qから
出力する。
このように、各DフリツプフロツプF1,F
2,F3から出力された信号A、信号B、信号C
は、クロツク信号と共にナンドゲートG1に入力
される。従つて、ナンドゲートG1からは、信号
A,B,C及びクロツク信号が高レベルのとき、
ナンド条件が成立して、低レベルとなる信号Dが
出力される。
2,F3から出力された信号A、信号B、信号C
は、クロツク信号と共にナンドゲートG1に入力
される。従つて、ナンドゲートG1からは、信号
A,B,C及びクロツク信号が高レベルのとき、
ナンド条件が成立して、低レベルとなる信号Dが
出力される。
各信号A,B,Cは、各々1クロツク周期分だ
け順に遅れて発生しているため、ノイズの周期が
クロツクの3周期分未満の場合、そのノイズ部分
の矩形波は、ナンドゲートG1の出力には現れな
い。一方、データ信号は3クロツク周期以上の同
一レベルを持つため、そのままナンドゲートG1
から出力される。
け順に遅れて発生しているため、ノイズの周期が
クロツクの3周期分未満の場合、そのノイズ部分
の矩形波は、ナンドゲートG1の出力には現れな
い。一方、データ信号は3クロツク周期以上の同
一レベルを持つため、そのままナンドゲートG1
から出力される。
一方、他方のナンドゲートG2の入力側には、
上記のDフリツプフロツプF1,F2,F3の各
反転出力Q(信号A,B,Cの反転信号)がクロ
ツク信号と共に入力される。このため、ナンドゲ
ートG2からは、信号A,B,Cが低レベルで、
クロツク信号が高レベルのとき、ナンド条件が成
立して、低レベルとなる信号が出力される。従つ
て、上記と同様に、信号A,B,Cの反転信号
も、各々1クロツク周期分だけ順に遅れて発生し
ているため、ノイズの周期がクロツクの3周期分
未満の場合、そのノイズ部分の矩形波は、ナンド
ゲートG2の出力には現れない。一方、データ信
号は3クロツク周期以上の同一レベルを持つた
め、そのままナンドゲートG2から出力される。
上記のDフリツプフロツプF1,F2,F3の各
反転出力Q(信号A,B,Cの反転信号)がクロ
ツク信号と共に入力される。このため、ナンドゲ
ートG2からは、信号A,B,Cが低レベルで、
クロツク信号が高レベルのとき、ナンド条件が成
立して、低レベルとなる信号が出力される。従つ
て、上記と同様に、信号A,B,Cの反転信号
も、各々1クロツク周期分だけ順に遅れて発生し
ているため、ノイズの周期がクロツクの3周期分
未満の場合、そのノイズ部分の矩形波は、ナンド
ゲートG2の出力には現れない。一方、データ信
号は3クロツク周期以上の同一レベルを持つた
め、そのままナンドゲートG2から出力される。
そして、ナンドゲートG1,G2の出力がRS
フリツプフロツプF4にセツト信号、リセツト信
号として入力され、ナンドゲートを用いたRSフ
リツプフロツプF4であるため、信号Dの立ち下
がりと信号Eの立ち下がり間で高レベルとなるよ
うな出力信号つまりデータ信号がRSフリツプフ
ロツプF4から出力される。
フリツプフロツプF4にセツト信号、リセツト信
号として入力され、ナンドゲートを用いたRSフ
リツプフロツプF4であるため、信号Dの立ち下
がりと信号Eの立ち下がり間で高レベルとなるよ
うな出力信号つまりデータ信号がRSフリツプフ
ロツプF4から出力される。
このように、ノイズを含むデータ信号がこの回
路に入力され、そのノイズの周期がクロツクの3
周期(Dフリツプフロツプの段数)未満であれ
ば、ノイズが除去された状態で、データ信号が出
力されることになる。
路に入力され、そのノイズの周期がクロツクの3
周期(Dフリツプフロツプの段数)未満であれ
ば、ノイズが除去された状態で、データ信号が出
力されることになる。
例えば、クロツク信号の周波数が10MHzで、上
記のようにDフリツプフロツプを3段使用した回
路に場合、クロツクの3周期分は300nsとなるた
め、約3.3MHz以上のノイズは信号から除去され
る。
記のようにDフリツプフロツプを3段使用した回
路に場合、クロツクの3周期分は300nsとなるた
め、約3.3MHz以上のノイズは信号から除去され
る。
このように、除去するノイズの周波数範囲は、
クロツク信号の周波数とDフリツプフロツプの段
数によつて決められるため、Dフリツプフロツプ
の段数は、除去するノイズの周波数範囲に応じて
2段或は4段以上とすることもできる。
クロツク信号の周波数とDフリツプフロツプの段
数によつて決められるため、Dフリツプフロツプ
の段数は、除去するノイズの周波数範囲に応じて
2段或は4段以上とすることもできる。
〈発明の効果〉
以上説明したように、本発明のパラレルインタ
ーフエイス用雑音防止回路によれば、複数のDフ
リツプフロツプと2個のナンドゲート及び1個の
RSフリツプフロツプを用いて、データ信号に含
まれる雑音を除去する回路を構成できるため、従
来のローパスフイルタを使用した場合のような欠
点はなく、さらに構成が簡単で、低コスト化と
IC化が容易に実現できる。また、データ信号の
高速転送に殆ど影響を与えないため、DMA転送
などの際の雑音除去に、有効に使用することがで
きる。
ーフエイス用雑音防止回路によれば、複数のDフ
リツプフロツプと2個のナンドゲート及び1個の
RSフリツプフロツプを用いて、データ信号に含
まれる雑音を除去する回路を構成できるため、従
来のローパスフイルタを使用した場合のような欠
点はなく、さらに構成が簡単で、低コスト化と
IC化が容易に実現できる。また、データ信号の
高速転送に殆ど影響を与えないため、DMA転送
などの際の雑音除去に、有効に使用することがで
きる。
図は本発明の一実施例を示し、第1図は雑音防
止回路の回路図、第2図は同回路の動作を示すタ
イミングチヤートである。 F1〜F3……Dフリツプフロツプ、G1,G
2……ナンドゲート、F4……RSフリツプフロ
ツプ。
止回路の回路図、第2図は同回路の動作を示すタ
イミングチヤートである。 F1〜F3……Dフリツプフロツプ、G1,G
2……ナンドゲート、F4……RSフリツプフロ
ツプ。
Claims (1)
- 1 第1のDフリツプフロツプのD端子にデータ
信号入力端子が接続され、第2のDフリツプフロ
ツプのD端子に第1のDフリツプフロツプの出力
端子が接続されるように、複数段のDフリツプフ
ロツプが直列接続され、さらに前記各Dフリツプ
フロツプの各出力端子がクロツク回路と共に第1
のナンドゲートの入力側に接続され、前記各Dフ
リツプフロツプの各反転出力端子がクロツク回路
と共に第2のナンドゲートの入力側に接続され、
該第1、第2のナンドゲートの出力側がRSフリ
ツプフロツプの入力側に接続され、該RSフリツ
プフロツプの出力側をデータ信号出力端子に接続
したことを特徴とするパラレルインターフエイス
用雑音防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2160881A JPH0449409A (ja) | 1990-06-19 | 1990-06-19 | パラレルインターフエイス用雑音防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2160881A JPH0449409A (ja) | 1990-06-19 | 1990-06-19 | パラレルインターフエイス用雑音防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0449409A JPH0449409A (ja) | 1992-02-18 |
JPH0578046B2 true JPH0578046B2 (ja) | 1993-10-28 |
Family
ID=15724392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2160881A Granted JPH0449409A (ja) | 1990-06-19 | 1990-06-19 | パラレルインターフエイス用雑音防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0449409A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0475121A (ja) * | 1990-07-17 | 1992-03-10 | Mitsubishi Electric Corp | 自動車用入力インターフエイス回路 |
DE19960785A1 (de) * | 1999-12-16 | 2001-06-21 | Thomson Brandt Gmbh | Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms |
JP2009183059A (ja) * | 2008-01-30 | 2009-08-13 | Fuji Electric Device Technology Co Ltd | ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0272958A (ja) * | 1988-09-07 | 1990-03-13 | Alps Electric Co Ltd | ビデオプリンタ |
-
1990
- 1990-06-19 JP JP2160881A patent/JPH0449409A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0272958A (ja) * | 1988-09-07 | 1990-03-13 | Alps Electric Co Ltd | ビデオプリンタ |
Also Published As
Publication number | Publication date |
---|---|
JPH0449409A (ja) | 1992-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4423381A (en) | Pulse control circuit | |
US4686483A (en) | Digital filter circuit | |
JPH0578046B2 (ja) | ||
KR100200968B1 (ko) | 화상형성장치의 호스트 인터페이스회로 | |
JP2003163583A (ja) | 非同期型ノイズフィルタ回路 | |
JPS63227113A (ja) | 伝播回路 | |
JPS617718A (ja) | 雑音除去回路 | |
CN218734241U (zh) | 一种毛刺过滤电路、低速通信接口及电子设备 | |
JP3316426B2 (ja) | シリアル式データ通信回路 | |
JPS61230514A (ja) | パルス除去回路 | |
JPH03117208A (ja) | データ保持回路 | |
JP3052914B2 (ja) | Lsiの入力回路およびデジタル電子装置 | |
JPH01813A (ja) | ノイズ除去回路 | |
JP3088144B2 (ja) | Fifoリセット回路 | |
JPH0238511Y2 (ja) | ||
JPS6359212A (ja) | ラツチ回路 | |
JPS63830B2 (ja) | ||
JP2606458Y2 (ja) | 信号レベル監視回路 | |
JP2001195155A (ja) | リセット信号制御回路 | |
JP3704718B2 (ja) | ダウンカウンタを用いたタイマ回路 | |
JPS59207724A (ja) | 入力回路 | |
JPS5934188Y2 (ja) | 信号入力回路 | |
JPS6387815A (ja) | 雑音除去回路 | |
JPH02170616A (ja) | 論理集積回路 | |
JPS59212024A (ja) | 標本化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 17 |