JPH0577355B2 - - Google Patents

Info

Publication number
JPH0577355B2
JPH0577355B2 JP63032006A JP3200688A JPH0577355B2 JP H0577355 B2 JPH0577355 B2 JP H0577355B2 JP 63032006 A JP63032006 A JP 63032006A JP 3200688 A JP3200688 A JP 3200688A JP H0577355 B2 JPH0577355 B2 JP H0577355B2
Authority
JP
Japan
Prior art keywords
substrate
photoresist
etching
polyoxymethylene
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63032006A
Other languages
English (en)
Other versions
JPS63302591A (ja
Inventor
Uiterenjaa Jaagen
Gurashanaa Yohan
Baiyaa Toomasu
Uorufugaan Baaza Yohan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63302591A publication Critical patent/JPS63302591A/ja
Publication of JPH0577355B2 publication Critical patent/JPH0577355B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F1/00—Perforating; Punching; Cutting-out; Stamping-out; Apparatus therefor
    • B26F1/26—Perforating by non-mechanical means, e.g. by fluid jet
    • B26F1/28—Perforating by non-mechanical means, e.g. by fluid jet by electrical discharges
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/12—Production of screen printing forms or similar printing forms, e.g. stencils
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Micromachines (AREA)

Description

【発明の詳細な説明】
Ａ 産業上の利用分野 本発明は、ポリマ材料の平行平面板から任意の
形のミクロメカニカルなコンポーネントを製造
し、またはその中に任意の形のスルー・ホールを
製造する方法に関する。本発明は、高速コンピユ
ータの実装技術と併用して、特に様々の材料の比
較的厚い平面板中に直径約0.5mm未満のスルー・
ホールを製造するのに用いる。 Ｂ 従来技術およびその問題点 半導体チツプ上の集積度がたえず増大している
ため、個々の回路間の信号経路をできる限り短く
することが必要になつている。それを実現するに
は、できるだけ多くのチツプを単一の多層チツプ
上に収容し相互接続させる必要がある。多層セラ
ミツク・キヤリア上の実装密度を高くするには、
いわゆる第２実装レベルで回路板の高密度化が必
要である。たとえば、現在、20個もの電力平面と
信号平面がただ一枚の回路板上に配列され、この
ための回路板は複雑化し、グラス・フアイバ強化
エポキシ積層板中にあけなければならないホール
の数が４万を超えるまでに増加している。 回路板に挿入した多層セラミツク・キヤリア上
に、最大118個の半導体チツプをエツジ長が150
mm、層数が33枚のケースに入れて収容することが
できる。多層セラミツク・キヤリアの製造中、そ
の段階ではまだ積層化されていない層中に機械式
打抜きによつてスルー・ホールを形成する。回路
板および個々の多層セラミツク層中に多数のスル
ー・ホールを設けるには、打抜きよりもエツチン
グが望ましい。 実装技術にとつてきわめて重要であり、ポリマ
基板中にスルー・ホールを生成する必要のある、
本発明の別の応用分野は、電気的テスト・ヘツド
の作成に用いられる細い金属線用ガイド・プレー
トの製造である。このようなテスト・ヘツドを用
いると、多層セラミツク・キヤリア上のすべての
チツプ・パツドが一回だけのテストで短絡テスト
できる。このテストでは、電気良導体の弾性材料
からなる導線を、その軸方向に、テストしようと
する多層セラミツク・キヤリアのパツドに押しつ
ける。以前は、導線を広い間隔でガイド・プレー
トを貫いて、ガイド・プレート中に機械式ドリリ
ングによつて導線用スルー・ホールを作成してい
た。厚さ約0.5mmの板に直径約125μmのホールを
ドリルする場合、ホールの位置が高精度なので、
ひとつひとつ穴をあけており、きわめて時間がか
かつた。従来の設計のテスト・ヘツドの例は、ド
イツ特許DE−PS第2364786号ならびにヨーロツ
パ特許出願EP−Ａ第84105934.8号（0130350）と
EP−Ａ第84107154.1号（0165331）明細書中に記
載されている。 将来の多層セラミツク製品は、充填密度の増加
によつて、接触表面が小さくなり、しかも基板表
面より下に接触表面を設けたり、接触表面の間に
さらに導体を配列することもあるので、既存のテ
スト・ヘツドはもはやテストに使用できなくな
る。テストに必要なヘツドは、直径がはるかに小
さく接触線の間隔がずつと狭くなければならな
い。必要な接触圧力およびより細い線とのＺ高の
位置合わせを得るために、新しいワイア・ガイド
のコンセプトを実現しなければならなかつた。し
たがつて、将来の多層セラミツク製品用のテス
ト・ヘツドは、厚さ１mmのガイド・プレート最高
30枚までからなり、１ヘツド当たり10万個ものホ
ールを含むこともある。すなわち30枚のガイド・
プレートを備えたこのようなテスト・ヘツドを組
み立てるのに、300万個のホールをひとつひとつ
ドリルしなければならないことになる。このた
め、ホール直径が約0.1mm、板厚が１mmで機械的
ドリリングの技術的限界に達するということは別
にしても、機械式ドリルを用いると、きわめて時
間がかかることになる。 そのうえ、将来の多層セラミツク製品はますま
す小さなガイド・ホールの寸法が必要となり、円
形ホールだけでなく長円形ホールも作成しなけれ
ばならない。機械的ドリリングには適していない
任意の形のホールを作成することも可能でなけれ
ばならない。 平行平面板内にスルー・ホールを作成すること
に加えて、このような板からミクロメカニカルな
コンポーネントを製造することも望ましいはずで
ある。 したがつて、本発明の目的は、半導体技術で知
られている工程段階を用いて、ポリマ材料の平行
平面基板中に任意の形のミクロメカニカルなコン
ポーネントまたは任意の形のスルー・ホールを製
造する方法を提供することにある。 Ｃ 問題点を解決するための手段 本発明の方法を用いると、様々な種類のポリマ
材料を構造化することが可能になる。この方法は
また、任意の所期の形のミクロメカニカルなコン
ポーネントをポリマ板から製造したり、任意の形
のホールをポリマ板中に導入したりするのにも適
している。しかし、意外にも、垂直な側壁と所定
の位置公差を有するスルー・ホールが層厚が約
0.5ないし２mmのポリオキシメチレン・ホモポリ
マ板およびコポリマ板中で特にうまく製造できる
ことが判明している。 ポリマ基板の表と裏の両面が、フオトレジスト
で被覆される。最適にマスクを整列させた状態
（ずれを±１〜2μmの範囲に抑える）で、イメー
ジ（imagewise）露光によつて、所望のパターン
が表面と裏面両方のフオトレジストに、同時にア
プライされる。フオトレジスト層は現像され、ブ
ランケツト露光される。その後、フオトレジスト
構造体は、環式有機シリコン化合物で処理され、
さらにポスト・ベーキングされる。約15マイクロ
バール未満の圧力で、酸素プラズマ中で行なう反
応性イオン・エツチングを、まず表面側から、次
いで裏面側から、順次行なう。その際、何れの側
からも、基板の厚さの約半分を超える深さ、具体
的には2/3程度の深さにわたつてエツチングを行
なう。最後に、シリル化されたフオトレジスト
が、上記何れの面からも除去される。 ここで、イメージ露光（image−wise
exposure）とは、半導体ウエハを被うレジスト
層に、あるパターンを画定するために行なう露光
のことを言う。イメージ露光の中には、マスクを
介して行なう投影の他に、電子ビームによる描画
も含まれる。イメージ露光とは対照的に、レジス
ト層に対して全面的に行なう露光をブランケツト
露光と呼ぶ。 Ｄ 実施例 半導体加工における反応性イオン・エツチング
（RIE）の代表的な適用例は、深さ約6μm未満ま
で片面をエツチングすることである。したがつ
て、たとえば、ヨーロツパ特許出願公開公報EP
−Ａ第0111086号に記載されているような方法を
用いて、シリコン中に深さ４ないし5μmのサブコ
レクタ絶縁領域を作成することが可能である。３
層フオトレジスト法を反応性イオン・エツチング
と併用して、シリコン半導体基板中に深さ３ない
し4μmのトレンチを作成する別の方法が、ヨーロ
ツパ特許第0098318号に記載されている。第１実
装平面を薄膜配線して、ポリイミド中にいわゆる
リフト・オフ構造を形成する場合も、同様の深さ
までエツチングする。 層厚がずつと大きい、すなわち厚さ約0.5ない
し２mmのポリマ板を貫いて垂直な構造をエツチン
グする場合、以下に詳しく述べる多数の要件を満
たさなければならない。 １ ポリマ材料製基板に対するエツチング速度が
高いこと。 ２ マスキング材料に対するエツチング速度が低
いこと。 ３ フオトレジストの基板への接着性が非常に良
いこと。 ４ フオトレジスト・マスクのアンダーエツチン
グがほとんどないこと。 ５ 基板の表面と裏面が平面平行であり、ホール
の入口と出口の位置公差が守られていること。 ６ フオトレジストが完全に剥がれること。 注１：圧力約13マイクロ・バールで典型的な反
応性イオン・エツチングの範囲内でエツチングさ
れる若干のポリマのエツチング速度は、毎分約
0.1ないし0.2μmである。こうしたエツチング速度
では、厚さ約１mmのポリマ板をエツチングするの
にほぼ160時間かかることになり、きわめて不経
済である。 驚くべきことに、上記の反応性イオン・エツチ
ング条件下でポリオキシメチレン（POM）は既
知の一部のポリマよりも約10倍ないし30倍高いエ
ツチング速度を有することが判明した。ポリオキ
シメチレン・ホモポリマは、ホルムアルデヒドの
重合化およびアセチル化による末端基の閉鎖によ
つて形成され、次のような化学式を有する。
【化】 ポリオキシメチレン・コポリマは、ホルムアル
デヒドと、少量のコモノマ、たとえば少なくとも
２個の隣接する炭素原子を含む環状エーテルまた
は環式ホルマールの共重合化によつて得られる。
ホモポリマもコポリマも、熱的安定性、低い吸湿
性、秀れた潤滑性をもつため、微細な金属線用の
ガイド・プレートを製造するのに特に適してい
る。ポリオキシメチレンのホモポリマおよびコポ
リマは、たとえば次のような商品名で市販されて
いる。セラニーズ社（Celanese Corp.）のセル
コンCelcon（コポリマ）、デユポン社（Du Pont
de Nemours）のデルリンDelrin（ホモポリマ）、
ヘーヒスト／セラニーズ社（Hoechst／
Celanese）のホスタフオルムHostaform（コポリ
マ）、およびBASF／デグツサ（Degussa）社の
ウルトラフオルムUltraform（コポリマ）。 現在のところ、なぜポリオキシメチレンのエツ
チング速度が10倍ないし30倍高いのか、厳密なこ
とはわかつていない。反応性イオン・エツチング
中のポリオキシメチレンのエツチング速度が強い
温度依存性をもつていることが、その高いエツチ
ング速度値を大体説明しているものと思われる。
このような温度依存性は、他のポリマ材料では明
らかに存在しない。ポリオキシメチレンの反応性
イオン・エツチングは、約25ないし140℃の温度
範囲で実施した。 注２：ポリオキシメチレンの反応性イオン・エ
ツチングに使用するマスクは、酸素プラズマ中で
最小のエツチング速度を持つべきである。したが
つて、適当なマスキング材料は、酸窒化シリコン
SiNOなどの無機材料である。酸素プラズマ中で
のSiNOのエツチング速度は非常に低く、約
2000：１のエツチング速度比が得られる。すなわ
ち厚さが僅か約0.5μmのマスクで、厚さ１mmのポ
リオキシメチレン板をエツチングして貫通するの
に十分なはずである。両方の材料（SiNOおよび
ポリオキシメチレン）の熱膨張係数は２桁以上異
なり、かつポリオキシメチレン板を処理中最高
100℃までの加熱サイクルに数回かけるので、
SiNO中に微小亀裂が形成され、SiNOのポリオ
キシメチレンへの接着性が不十分なため、SiNO
はマスキング材料として適していない。 したがつて、有機マスキング材を用いて問題を
解決するためにテストを行なつた。この目的で、
フエノールホルムアルデヒド樹脂と反応性成分と
しての３，４−ジヒドロキシベンゾフエノン−４
−［ナフトキノン（1.2）ジアジド（２）］−ス
ルフオネートとからなる、シツプリー社
（Shipley）のAZ1350Jなどのポジ型フオトレジス
トを使用した。反応性イオン・エツチング中の酸
素プラズマ中でのフオトレジスト材料の抵抗力を
増大させるために、フオトレジスト材料を、ポリ
マ・フオトレジストの対応する反応性の基と反応
できる官能基を少なくとも２個含むまたは供給す
る多官能性有機金属化合物で処理する。これらの
要件を満たす複数の化合物が、ヨーロツパ特許出
願公開公報EP−Ａ第0198215号中に記載されてい
る。好ましい化合物は、環式有機シリコン化合
物、特にヘキサメチルシクロトリシラザン
（HMCTS）である。ヘキサメチルシクロトリシ
ラザンは、フオトレジスト材料の表面に橋かけ結
合をもたらし、反応性イオン・エツチング中の酸
素プラズマ中でのその抵抗力を向上させる。露
光・現像した後、フオトレジスト・マスクを、蒸
気相のヘキサメチルシクロトリシラザン、または
ヘキサメチルシクロトリシラザン溶液で処理す
る。好ましい溶媒は、ベンゼン、トルエン、キシ
レン、クロロベンゼンなどの芳香族炭化水素であ
る。Ｎ−メチル−ピロリドン、γ−ブチロラクト
ン、酢酸ブチルなどの酢酸エステル類、テトラヒ
ドロフランなどのエーテル類も適している。ポリ
オキシメチレンの融点は約165ないし168℃なの
で、シリル化したフオトレジストの後（ポスト）
ベーキング温度を約90℃に下げなければならな
い。こうした温度では、ポリオキシメチレン板は
そらない。 上記の方法で、ポリオキシメチレン対シリル化
フオトレジストのエツチング速度比は約200：１
以上となる。すなわち、厚さ約5μmのシリル化フ
オトレジストを用い、厚さ約１mmのポリオキシメ
チレン板をエツチングして貫通することができ
る。この方法のもう一つの利点は、フオトレジス
トとポリオキシメチレン基板の間に中間層が不要
なことにある。 酸素を含むプラズマに対する抵抗力をシリル化
によつて増大させる必要のある上記ポジ型フオト
レジストの代りに、酸素を含むプラズマ中での反
応性イオン・エツチングに対して本来抵抗力をも
つフオトレジスト材料を使用することも可能であ
る。これらの特性を有するフオトレジスト材料
は、たとえばヨーロツパ特許出願公開公報第
0147127号で扱われている。その中に記載されて
いる材料は、ポリ有機シリコン化合物とキノンジ
アジドの反応生成物であり、ポジ型レジスト材料
としてもネガ型レジスト材としても使用できる。
ポリシロキサンを主成分とする、本発明の方法に
適したもう一つのフオトレジスト材料は、ヨーロ
ツパ特許出願公開公報第0199940号中に記載され
ている。本発明の方法ではネガ型フオトレジスト
を使用する場合、マスクの反転が必要である。 EP−Ａ第0147127号に基づくフオトレジスト材
料は、10％KOH水溶液または水酸化テトラメチ
ルアンモニウムの10％アルコール溶液によつて現
像する。レジストをネガ型レジストとして使用す
る場合、露光後のフオトレジスト層を約２分間80
℃でポスト・ベーキングし、次にフオトレジスト
層の未露光域を有機溶媒によつて除去する。 注３：EP−Ａ第0198215号またはEP−Ａ第
0147127号に基づくフオトレジスト法を適用する
際には、ポリオキシメチレンの表面を特に開発し
た段階で清浄化して、これにより必要なフオトレ
ジストの接着性を確保することが必要不可欠であ
る。清浄化には、稀硫酸を非常に狭いプロセス・
ウインドー内で使用する。約40体積％の濃度が最
も有利なことが判明した。これより低い濃度では
接着性の改善が不十分であり、これより高い濃度
ではポリオキシメチレン表面がエツチングされ
る。 注４：フオトレジスト・マスクのアンダーエツ
チングを最小限にすると、反応性イオン・エツチ
ング中、基板中に元のマスク開口部を超えて広が
らないほぼ垂直な構造が得られる。垂直壁を有す
る数μmのフオトレジストを一般的にエツチング
するという半導体技術の（たとえば、EP第
0098318号の３層レジスト法での）応用例では、
構造体のアンダーエツチング、すなわち側方エツ
チングは数μm以下の程度である。たとえば、構
造の深さが2μmでアンダーエツチングが0.1μmの
場合、異方性係数は20：１である。同じ異方性係
数のとき、構造の深さが１mmの場合のアンダーエ
ツチングは約50μm、すなわち理論上最小のホー
ル直径は約100μmになる。構造の深さが１mmで直
径がさらに小さなホールをエツチングするには、
上記の半導体応用例の間に起こるアンダーエツチ
ングさらには減少させなけれならない。構造の深
さが１mmのときの典型的なアンダーエツチングの
値はたとえば約10μmであり、100：１の異方性係
数に相当する。アンダーエツチングは、その決定
的パラメータである圧力および直流自己バイアス
電位を適切に調整することによつて減少させるこ
とができる。 圧力が低いとアンダーエツチングが減少すると
いう仮定が、テストによつて確認された。圧力約
0.8ないし１マイクロバールのとき、アンダーエ
ツチングに関する最良の結果が得られた。圧力を
0.8マイクロバール未満の値に下げるのは不可能
であつた。非常な低圧では、エツチングしようと
する基板のエツチング速度が下がり、スパツタ効
果の結果としてマスクのエツチング速度が上がる
のが許容されなければならない。 本発明の方法では、約0.8ないし15マイクロバ
ールの圧力範囲がアンダーエツチングに関して特
に好都合であることが立証された。この範囲での
絶対的エツチング速度は、温度に応じて、毎分約
１ないし3μmであり、エツチング速度比は約
200：１以上である。 プラズマ電位が自己バイアス電位に比べて十分
低く、かつ所与の圧力に適しているとすると、容
量性結合した陰極によつて発生する直流自己バイ
アス電位によつて、基板に衝突するイオンの最大
運動エネルギーが決まる。この自己バイアス電位
は、たとえば印加される高周波振幅、システムの
幾何形状、陰極材の選択などによつて影響され
る。良好な異方性係数を得るための前提として最
大直流自己バイアス電位が必要なことが判明して
いる。本発明の方法では約600ないし900Vの値を
用いることが好ましいが、それは活性陰極表面を
陽極表面に比べて減らすことによつて得られる。 注５：本発明によると、フオトレジストで被覆
されたポリオキシメチレン基板を両面で同時に接
触露光する。基板の表面と裏面が高度の平面平行
性をもつことが、同時露出に使用されるマスクを
基板上で±１ないし2μmの精度で位置合わせする
ための前提条件である。 両面リソグラフイは、入口ホールと出口ホール
の高い位置公差をもたらすこともある。すなわ
ち、これらのホールは正確に上下に重ねて配置さ
れる。その結果、エツチングされた構造の入口ホ
ールと出口ホールも、正確に上下に重ねて配置さ
れる。単方向エツチング法では、エツチングしよ
うとする板の厚さが１mmのとき反応性イオン・エ
ツチングの入射イオンに帰因して１度だけずれて
も、約17μmのスタツガが生じる。基板をまず表
面から次に裏面からエツチングするという逐次エ
ツチング法では、このスタツガはほぼ半分にな
り、ホール中心の僅かのスタツガがプレートの将
来の利用に悪影響を及ぼすことはない。 基板の表面と裏面のフオトレジスト層を露光さ
せるのに用いるマスクは、スエス社（Suess）製
のマスク位置合せ装置MA25によつて互いに位置
合せする。同時に露光および現像した後、EP−
Ａ第0198215号明細書に基づくフオトレジスト法
を後露出とフオトレジスト・マスクのシリル化の
後で用いると、基板が逐次エツチングされ、どち
らの面からも基板の厚さの約2/3に相当する時間
の間エツチングを行なう。両面エツチング法で約
10ないし15％オーバーエツチングすると、良質の
スルー・ホールが製造できる。パターンの幾何形
状はフオトリソグラフイによつて画定されるの
で、円形ホールだけでなく任意の形の構造をエツ
チングすることも可能である。 注６：シリル化フオトレジストは、酸素ボンバ
ート中に、一部分が二酸化ケイ素に変換される。
その結果、シリル化フオトレジスト残留物を剥が
す際に重大な問題が生じる。テストによれば、約
70℃で約44重量％のKOHを用いると、ポリオキ
シメチレン基板を損傷せずにレジスト残留物が１
時間で剥がれる。EP−Ａ第0147127号に記載され
ているフオトレジストも、このようにして剥が
す。 例：厚さ１mm、直径100mmのポリオキシメチレ
ン板、好ましくはDelrin（デユポンの商品名）の
プレートを基板として使用する。清浄化は、既知
の方法で脱イオン水とアルコールで洗浄して行な
う。次に、基板を、約40体積％のH2SO4（注３参
照）で約５分間処理して、フオトレジストの接着
性を改善する。清浄化段階は、すべて室温で行な
う。 層厚約５ないし6μmのフオトレジスト層２を、
清浄化した基板１の片面にスピン・コートする
（第１Ａ図）。フオトレジストとして、ポジ型フオ
トレジストであるシツプリーのAZ1350Jを用い
る。次にフオトレジスト層２を、約80℃で約15分
間ベーキングする。被覆された基板１（第１Ｂ
図）のどちらの面も、スエス製の露光装置MA25
と、200ないし450nmの波長範囲、好ましくは
365nm（注５参照）の紫外線を用いて、イメージ
通りに露光する。露光域３を、シツプリーのAZ
現像剤、すなわちアルカリ性の、ホウ酸ナトリウ
ムと水酸化ナトリウムを主成分とする現像剤を脱
イオン（DI）水で１：４の割合に稀釈したもの
で現像して除去する。200ないし450nmの波長範
囲、好ましくは365nmの紫外線によるブランケツ
ト後露光では、次のシリル化処理が短縮される。 フオトレジスト３をシリル化するには、次のよ
うな組成（体積％）の溶剤を用いる。ヘキサメチ
ルシクロトリシラザン（HMCTS）10％、Ｎ−メ
チルピロリドン（NMP）１％、キシレン89％。
試料をこの浴中に、約40℃の浴温で約90分間放置
する。シリル化のあと、試料をキシレンで洗浄
し、約90℃で約５分間ベーキングする。 必要に応じて50％までのアルゴンを含む酸素プ
ラズマ中で、５ないし100sccmのガス流量、１な
いし50マイクロバールの範囲の圧力、約200ない
し900Vの直流自己バイアス電位を用いて、所期
のエツチング深さが得られるまで基板の表面で始
めて続けて裏面で行なうマスクの露出領域での反
応性イオン・エツチングを行なう。 上記の特定の実施例では、以下の条件に従つて
試料を反応性イオン・エツチング（第１Ｃ図）用
の反応性イオン・エツチング・システム（レイボ
ルド−ヘレウス（Leybold−Heraeus）社製
VZK550A）中に置く。つまり、 陰極材：ポリカーボネート、マクロロン
（Makrolon） （バイエル（Bayer）社の商品名） 圧力：10マイクロバール ガス流量：酸素30sccm、アルゴン12sccm。 高周波（HF）振幅：900V 直流自己バイアス電位：890V 基板温度：80℃ エツチング速度：毎分1.25ミクロン スルー・ホール４を反応性イオン・エツチング
したあと（第１Ｃ図）、残留フオトレジストを最
終段階で剥がす。この目的で、約44重量％の
KOHを約70℃で使用する。試料をストリツパ浴
につける時間は約60分間である。その後、スル
ー・ホールのできた基板を既知の方法で脱イオン
（DI）水とアルコールで洗浄する。 第２図は、デルリン（Delrin）基板のスルー・
ホール２４のエツチング工程段階の拡大図であ
る。基板２１の表面と裏面にあるシリル化フオト
レジスト・マスク２２は、マスク開口２３を備え
ている。反応性イオン・エツチングにより、まず
表面で、次に試料をひつくり返して裏面で、デル
リン（Delrin）基板２中にそれぞれ基板の厚さの
約2/3の深さまで、スルー・ホール２４をエツチ
ングする。スルー・ホール２４の中心領域で２つ
のエツチング帯域を重ねると、高品質のスルー・
ホールの作成が可能となる。第２図に、フオトレ
ジスト・マスク２２のアンダーエツチングも示さ
れている。上記の反応性イオン・エツチング条件
下では、このアンダーエツチングは、どちらの面
でもマスク開口２３の下約10ミクロンである。 第３図は、多層セラミツク基板を、左図（第３
Ａ図）に示す直径0.13mmの従来使用されていたワ
イア５９、およ右図（第３Ｂ図）に示す直径
0.076mmの将来のテスト・ヘツドで使用されるワ
イアでテストする方法の概略図である。接触パツ
ド５７が、第３Ａ図では酸化アルミニウム・セラ
ミツク基板５５上に、第３Ｂ図ではガラス・セラ
ミツク基板５５上のポリマ層５６の上に配置され
ている。第３Ｂ図では、接触パツド相互間に、薄
膜技術で付着した追加の導体５８が設けられてい
る。第３Ａ図、第３Ｂ図のそれぞれの下にある平
面図（第３Ｃ図、第３Ｄ図）は、将来の製品のよ
り高密度の接触パツドと導体とを示している。従
来使用されていたテスト・ヘツドでは、一般にワ
イアは広い間隔で３枚のデルリン（Delrin）ガイ
ド・プレートを貫通していた。将来の多層セラミ
ツク基板用テスト・ヘツドのワイア・ガイド・コ
ンセプトでは、より細いワイアが互いに上下に積
み重ねた最高30枚のガイド・プレートを貫通して
いる。この種のテスト・ヘツドは、ヨーロツパ特
許出願EP−Ａ第87104577.9号明細書中に記載さ
れている。 本発明の方法を用いると、任意の形の垂直なス
ルー・ホールを備えた、厚さ0.5ないし２mmのポ
リマ・プレートが得られる。 フオトリソグラフイと反応性イオン・エツチン
グの組合せである本発明の方法を用いると、寸法
100ミクロン未満のプラスチツク・コンポーネン
トが製造できる。本願記載の工程ステツプは、こ
のようなコンポーネントの製造において、ドリル
加工、旋削、フライス削り、切断などの機械的加
工ステツプにとつて代わるものである。 Ｅ 発明の効果 本発明によれば、ポリマー材料からなる基板
に、該基板を貫通する開口部を、任意のパターン
で、ドリル等の機械的な手段を使わずに、形成す
ることが可能になる。
【図面の簡単な説明】
第１図（第１Ａ図ないし第１Ｃ図）は、ポリオ
キシメチレンのガイド・プレートの製造工程の断
面図である。第２図は、反応性イオン・エツチン
グ後のスルー・ホールの拡大断面図である。第３
Ａ図および第３Ｂ図は、それぞれ、現在と将来の
多層セラミツク製品をテストするための、それぞ
れ直径0.13mmおよび0.076mmのワイアを示す一部
断面図である。第３Ｃ図および第３Ｄ図は、それ
ぞれ、第３Ａ図、第３Ｂ図に対応する平面図であ
る。 １，２１，５５……基板、２，２２……フオト
レジスト・マスク、３，２３……マスク開口、
４，２４……スルー・ホール、５６……ポリマ
層、５７……接触パツド、５８……導体、５９…
…ワイア。

Claims (1)

  1. 【特許請求の範囲】 １ 表面と裏面が互いに平行である、ポリマー材
    料からなる基板に、該基板を上記表面から裏面に
    かけて貫通する開口部を任意のパターンで形成す
    るための方法であつて、 Ａ (a) 上記基板の上記表面と裏面の何れにも、
    厚さ約２ないし10μmのフオトレジスト層を
    塗布し、 (b) 上記基板の上記表面と裏面に塗布したフオ
    トレジスト層の何れに対しても、所望のパタ
    ーンを画定するイメージ露光を、同時に、画
    定されるパターン同士が互いに十分位置合わ
    せされるようにして行ない、 (c) 上記露光後のフオトレジスト層を現像する
    ことによつて、マスクを形成し、 Ｂ 酸素プラズマを用い、50μbar以下の圧力で
    行なう反応性イオン・エツチングを、まず上記
    基板の表面側から、上記基板の厚さの約半分を
    超える深さにわたつて行ない、続いて、上記基
    板の裏面側から、上記基板の約半分を超える深
    さにわたつて行ない、 Ｃ 上記基板の上記表面と裏面の何れからも、残
    存しているフオトレジスト層を除去する ことを特徴とする、ポリマー材料製基板の加工方
    法。 ２ 上記Ａのステツプにおいて、上記(c)のステツ
    プ後、必要に応じてポスト・ベーキングを行なう
    特許請求の範囲第１項記載の方法。
JP63032006A 1987-03-27 1988-02-16 ポリマー材料製基板の加工方法 Granted JPS63302591A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP87104580A EP0283546B1 (de) 1987-03-27 1987-03-27 Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben
EP87104580.3 1987-03-27

Publications (2)

Publication Number Publication Date
JPS63302591A JPS63302591A (ja) 1988-12-09
JPH0577355B2 true JPH0577355B2 (ja) 1993-10-26

Family

ID=8196878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63032006A Granted JPS63302591A (ja) 1987-03-27 1988-02-16 ポリマー材料製基板の加工方法

Country Status (4)

Country Link
US (1) US4871418A (ja)
EP (1) EP0283546B1 (ja)
JP (1) JPS63302591A (ja)
DE (1) DE3786549D1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3886754D1 (de) * 1988-10-19 1994-02-10 Ibm Deutschland Vorrichtung zum Plasma- oder reaktiven Ionenätzen und Verfahren zum Ätzen schlecht wärmeleitender Substrate.
ATE155897T1 (de) * 1990-05-21 1997-08-15 Nashua Corp Mikrolinsen-bildschirme aus photopolymerisierbaren materialien und verfahren zur ihrer herstellung
JPH0779188B2 (ja) * 1990-05-31 1995-08-23 カシオ計算機株式会社 両面配線基板の製造方法
US5698299A (en) * 1991-02-28 1997-12-16 Dyconex Patente Ag Thin laminated microstructure with precisely aligned openings
CH681758A5 (en) * 1991-02-28 1993-05-14 Dyconex Patente Ag C O Heinze Plastics foil micro-sieve
WO1992015408A1 (de) * 1991-02-28 1992-09-17 Dyconex Patente Ag Heinze & Co Determiniertes mikrosieb, determinierter verbundkörper
JPH0661859B2 (ja) * 1991-02-28 1994-08-17 清二 加川 多孔質フィルムの製造装置
US5352108A (en) * 1991-10-18 1994-10-04 Norito Sudo Porous film and porous film manufacturing apparatus
US5345394A (en) * 1992-02-10 1994-09-06 S-Mos Systems, Inc. Method for generating power slits
AU4058593A (en) * 1992-06-15 1994-01-04 Dyconex Patente Ag Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
DE4438777A1 (de) * 1994-10-18 1996-05-02 Atotech Deutschland Gmbh Verfahren zur Herstellung elektrischer Schaltungsträger
JPH09129546A (ja) * 1995-11-06 1997-05-16 Nikon Corp 両面露光装置及び両面露光方法
DE19633449A1 (de) * 1996-08-20 1998-02-26 Univ Dresden Tech Räumliche Gitternetzstruktur aus Funktionselementen und Verfahren zu deren Herstellung
DE19731425A1 (de) * 1997-07-22 1999-01-28 Univ Dresden Tech Mikromechanische Verbindung sowie Verfahren zu deren Herstellung
US6633031B1 (en) * 1999-03-02 2003-10-14 Advion Biosciences, Inc. Integrated monolithic microfabricated dispensing nozzle and liquid chromatography-electrospray system and method
US6300156B1 (en) * 2000-04-07 2001-10-09 Agere Systems Optoelectronics Guardian Corp. Process for fabricating micromechanical devices
JP2003022850A (ja) * 2001-07-09 2003-01-24 Tokyo Electron Ltd フィードスルーの製造方法およびフィードスルー
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
GB2384493A (en) * 2002-01-23 2003-07-30 Oxley Dev Co Ltd Selective electroless plating of ceramic substrates for use in capacitors
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
TWI260065B (en) * 2005-01-03 2006-08-11 Unimicron Technology Corp Substrate and method for fabricating the same
KR20110096060A (ko) * 2008-12-02 2011-08-26 피코드릴 에스 아 기판 내에 구조물을 도입하는 방법
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US20130122247A1 (en) * 2011-11-10 2013-05-16 Omnivision Technologies, Inc. Spacer Wafer For Wafer-Level Camera And Method For Manufacturing Same
RU2625248C1 (ru) * 2016-09-28 2017-07-12 Акционерное общество "Научно-исследовательский институт физических измерений" Способ изготовления кристаллов микроэлектромеханических систем

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852134A (en) * 1969-05-05 1974-12-03 Gen Electric Method for forming selectively perforate bodies
US3811999A (en) * 1970-11-19 1974-05-21 Gen Electric Etchable copolymer body
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE2754526C2 (de) * 1977-12-07 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung des Kathodensystems eines Röntgen- oder Gammastrahlenkonverters
US4262186A (en) * 1977-10-27 1981-04-14 Rohr Industries, Inc. Laser chem-milling method, apparatus and structure resulting therefrom
US4284468A (en) * 1977-12-16 1981-08-18 Llewelyn Stearns Patterned chemical etching of high temperature resistant metals
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4566184A (en) * 1981-08-24 1986-01-28 Rockwell International Corporation Process for making a probe for high speed integrated circuits
US4603195A (en) * 1983-12-30 1986-07-29 International Business Machines Corporation Organosilicon compound and use thereof in photolithography
US4782008A (en) * 1985-03-19 1988-11-01 International Business Machines Corporation Plasma-resistant polymeric material, preparation thereof, and use thereof
JPH0640221B2 (ja) * 1985-03-29 1994-05-25 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション ネガティブ・レジスト組成物を使用したリソグラフィ方法

Also Published As

Publication number Publication date
EP0283546A1 (de) 1988-09-28
DE3786549D1 (de) 1993-08-19
EP0283546B1 (de) 1993-07-14
JPS63302591A (ja) 1988-12-09
US4871418A (en) 1989-10-03

Similar Documents

Publication Publication Date Title
JPH0577355B2 (ja)
US5122439A (en) Forming a pattern on a substrate
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
US4352716A (en) Dry etching of copper patterns
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US4696885A (en) Method of forming a large surface area integrated circuit
US5275695A (en) Process for generating beveled edges
EP0230615A2 (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US5173392A (en) Forming a pattern on a substrate
JPS6350860B2 (ja)
JPH0454223B2 (ja)
CN113495430B (zh) 一种光刻胶图案化方法及光刻胶剥离方法
JPH01124219A (ja) パターン付け方法
JPH06268378A (ja) 多層配線基板のビアホールの形成方法
JPH04263490A (ja) 薄膜回路の製造方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JPH08316121A (ja) レジストパターン形成方法
US3811973A (en) Technique for the fabrication of a bilevel thin film integrated circuit
US4960491A (en) Process for etching organic polymeric materials
Yamashita et al. New, deep UV resist (LMR) for lift‐off technique
Brown Polymers
JPS594027A (ja) 半導体装置の製造方法
EP0136534A2 (en) Method of forming a large surface area integrated circuit
JPS6047423A (ja) パタ−ン形成方法