JPH05726B2 - - Google Patents
Info
- Publication number
- JPH05726B2 JPH05726B2 JP57115043A JP11504382A JPH05726B2 JP H05726 B2 JPH05726 B2 JP H05726B2 JP 57115043 A JP57115043 A JP 57115043A JP 11504382 A JP11504382 A JP 11504382A JP H05726 B2 JPH05726 B2 JP H05726B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- voltage
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000010248 power generation Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
この発明は半導体集積回路において、外部電源
電圧をもとにオンチツプ上で内部電源電圧を発生
するオンチツプ電源発生回路に関するものであ
る。
電圧をもとにオンチツプ上で内部電源電圧を発生
するオンチツプ電源発生回路に関するものであ
る。
一般に、MOSトランジスタの微細化に伴つて、
MOSトランジスタの耐圧が低下するだけでなく、
ホツトエレクトロンによるMOSトランジスタの
閾値電圧の変化も大きな問題となりつつある。こ
のMOSトランジスタの微細化に伴なう諸々の問
題点を抑制する方法として、使用する電源電圧を
下げることが必要となる。実際に16Kビツト
MOSダイナミツクRAMでは電源電圧が12Vであ
つたものが64KビツトMOSダイナミツクRAMで
は5Vに下がつている。この5Vという電源電圧は
TTLロジツクに使用されている電源電圧と同一
であり、メモリボードなどの設計にとつて非常に
都合のいい値である。しかし、さらに高密度化さ
れた場合には5Vの電源電圧を維持することは上
記の理由により困難な欠点があつた。
MOSトランジスタの耐圧が低下するだけでなく、
ホツトエレクトロンによるMOSトランジスタの
閾値電圧の変化も大きな問題となりつつある。こ
のMOSトランジスタの微細化に伴なう諸々の問
題点を抑制する方法として、使用する電源電圧を
下げることが必要となる。実際に16Kビツト
MOSダイナミツクRAMでは電源電圧が12Vであ
つたものが64KビツトMOSダイナミツクRAMで
は5Vに下がつている。この5Vという電源電圧は
TTLロジツクに使用されている電源電圧と同一
であり、メモリボードなどの設計にとつて非常に
都合のいい値である。しかし、さらに高密度化さ
れた場合には5Vの電源電圧を維持することは上
記の理由により困難な欠点があつた。
したがつて、この発明の目的は高密度MOSダ
イナミツクRAMの場合にも5Vの電源を使用しつ
つ、MOSトランジスタの微細化を行なうことが
できるオンチツプ電源発生回路を提供するもので
ある。
イナミツクRAMの場合にも5Vの電源を使用しつ
つ、MOSトランジスタの微細化を行なうことが
できるオンチツプ電源発生回路を提供するもので
ある。
このような目的を達成するため、この発明は、
外部から電源電圧が供給される外部電源端子１
と、この外部電源端子に供給される外部電源電圧
を降圧する降圧用回路と、この降圧用回路の出力
端に接続された内部電源端子４と、外部電源電圧
を降圧して所定値の基準電圧を発生する基準電圧
発生回路２と、この基準電圧を一方の入力とし内
部電源端子に供給される内部電源電圧を他方の入
力としてその出力を降圧用回路にフイードバツク
するコンパレータ５とを備え、降圧用回路は、コ
ンパレータの出力によつて制御され内部電源電圧
が所定値から上昇した場合にこれをこの所定値に
回復させる電圧調整手段７，８，９と、基準電圧
発生回路によつて制御され内部電源電圧が所定値
から下降した場合これを所定値に回復させる
MOSトランジスタ手段３とを有し、同一チツプ
上に設けたものであり、以下実施例を用いて詳細
に説明する。
外部から電源電圧が供給される外部電源端子１
と、この外部電源端子に供給される外部電源電圧
を降圧する降圧用回路と、この降圧用回路の出力
端に接続された内部電源端子４と、外部電源電圧
を降圧して所定値の基準電圧を発生する基準電圧
発生回路２と、この基準電圧を一方の入力とし内
部電源端子に供給される内部電源電圧を他方の入
力としてその出力を降圧用回路にフイードバツク
するコンパレータ５とを備え、降圧用回路は、コ
ンパレータの出力によつて制御され内部電源電圧
が所定値から上昇した場合にこれをこの所定値に
回復させる電圧調整手段７，８，９と、基準電圧
発生回路によつて制御され内部電源電圧が所定値
から下降した場合これを所定値に回復させる
MOSトランジスタ手段３とを有し、同一チツプ
上に設けたものであり、以下実施例を用いて詳細
に説明する。
第１図はこの発明に係るオンチツプ電源発生回
路の一実施例を示すブロツク図である。同図にお
いて、１は外部から印加される外部電源電圧Vcc
例えば5Vの外部電源端子、２はこの外部電源電
圧Vccを電力供給源として動作し、高密度MOS
ダイナミツクRAM内部で使用される電圧値を決
定する電圧Vrefを出力し、その詳細な回路を第
２図あるいは第３図に示す基準電圧発生回路、３
はそのドレインが外部電源端子１に接続しゲート
がその基準電圧発生回路２の出力端子に接続し、
ソースが内部電源電圧VINTの内部電源端子４に接
続する電源供給用MOSトランジスタ、５は外部
電源電圧Vccを電力供給源として、前記基準電圧
発生回路２の出力電圧Vrefと内部電源電圧VINT
とを比較し、出力電力VCMPを出力するコンパレ
ータ、６は内部電源端子４とアースとの間に接続
した容量C1のコンデンサ、７は内部電源電圧VINT
を下げるように機能し、その詳細な回路を第４図
に示すチヤージポンプ回路、８は外部電源電圧
Vccを電力供給源として動作し、出力信号φcを出
力する発振回路、９はドレインがこの発振回路８
の出力端子に接続し、ゲートがコンパレータ５の
出力に接続し、ソースが前記チヤージポンプ回路
７の入力端子に接続するスイツチング用MOSト
ランジスタである。ここで、チヤージポンプ回路
７と発振回路８とスイツチング用MOSトランジ
スタ９とは、内部電源電圧の上昇を抑える電圧調
整手段を構成する。
路の一実施例を示すブロツク図である。同図にお
いて、１は外部から印加される外部電源電圧Vcc
例えば5Vの外部電源端子、２はこの外部電源電
圧Vccを電力供給源として動作し、高密度MOS
ダイナミツクRAM内部で使用される電圧値を決
定する電圧Vrefを出力し、その詳細な回路を第
２図あるいは第３図に示す基準電圧発生回路、３
はそのドレインが外部電源端子１に接続しゲート
がその基準電圧発生回路２の出力端子に接続し、
ソースが内部電源電圧VINTの内部電源端子４に接
続する電源供給用MOSトランジスタ、５は外部
電源電圧Vccを電力供給源として、前記基準電圧
発生回路２の出力電圧Vrefと内部電源電圧VINT
とを比較し、出力電力VCMPを出力するコンパレ
ータ、６は内部電源端子４とアースとの間に接続
した容量C1のコンデンサ、７は内部電源電圧VINT
を下げるように機能し、その詳細な回路を第４図
に示すチヤージポンプ回路、８は外部電源電圧
Vccを電力供給源として動作し、出力信号φcを出
力する発振回路、９はドレインがこの発振回路８
の出力端子に接続し、ゲートがコンパレータ５の
出力に接続し、ソースが前記チヤージポンプ回路
７の入力端子に接続するスイツチング用MOSト
ランジスタである。ここで、チヤージポンプ回路
７と発振回路８とスイツチング用MOSトランジ
スタ９とは、内部電源電圧の上昇を抑える電圧調
整手段を構成する。
なお、第２図に示す基準電圧発生回路２におい
て、１０ａおよび１０ｂはそれぞれ抵抗値がR1
およびR2の抵抗、１１ａは容量C2のコンデンサ
である。この場合の出力電圧Vrefは(1)式に示す
ように一定値を得ることができる。
て、１０ａおよび１０ｂはそれぞれ抵抗値がR1
およびR2の抵抗、１１ａは容量C2のコンデンサ
である。この場合の出力電圧Vrefは(1)式に示す
ように一定値を得ることができる。
Vref＝R2／R1＋R2×Vcc ……(1)
また、第３図に示す基準電圧発生回路２におい
て、１２ａ〜１２ｎはそれぞれ閾値電圧VTHQをも
つMOSトランジスタである。この場合の出力電
圧Vrefは(2)式で示すように一定値を得ることが
できる。
て、１２ａ〜１２ｎはそれぞれ閾値電圧VTHQをも
つMOSトランジスタである。この場合の出力電
圧Vrefは(2)式で示すように一定値を得ることが
できる。
Vref＝Ｎ×VTHQ ……(2)
ここでＮはMOSトランジスタの数である。ま
た、第４図に示すチヤージポンプ回路７におい
て、１１ｂは容量CPのコンデンサ、１３ａおよ
び１３ｂはMOSトランジスタである。このチヤ
ージポンプ回路７の動作について説明すると、ま
ず、コンパレータ５の出力電圧VCMPが“Ｈ”の
とき、発振回路８の出力信号φcが“Ｌ”から
“Ｈ”になると、MOSトランジスタ９が導通状態
になるため、コンデンサ１１ｂによる容量結合で
ノードN1は“Ｈ”に上昇する。このため、MOS
トランジスタ１３ａがオンとなる。このMOSト
ランジスタ１３ａのオンによりノードN1の電位
が下がり始める（このとき、MOSトランジスタ
１３ｂのゲートは基準電位Vssに接続されている
のでオフしたままである）。そして、ノードN1の
電位がMOSトランジスタ１３ａの閾値電圧VTHQ
になつた時点で、ノードN1の電位低下は停止す
る。次に、発振回路８の出力信号φcが“Ｈ”か
ら“Ｌ”になると、コンデンサ１１ｂによる容量
結合でノードN1の電位は負になる。このため、
MOSトランジスタ１３ｂがオンとなり、（このと
き、MOSトランジスタ１３ａはオフしたままで
ある）、内部電源電圧VINTの電圧を下げ始める。
このため、ノードN1の電位はある負電位からOV
に向つて上昇し始めるが、ノードN1の電位が−
VTHQになつた時点でノードN1の電位上昇は停止
する。そして、以上の動作は発振回路８の出力信
号φcが印加されているかぎり、繰り返され、内
部電源電圧VINTの電圧を下げてゆく。
た、第４図に示すチヤージポンプ回路７におい
て、１１ｂは容量CPのコンデンサ、１３ａおよ
び１３ｂはMOSトランジスタである。このチヤ
ージポンプ回路７の動作について説明すると、ま
ず、コンパレータ５の出力電圧VCMPが“Ｈ”の
とき、発振回路８の出力信号φcが“Ｌ”から
“Ｈ”になると、MOSトランジスタ９が導通状態
になるため、コンデンサ１１ｂによる容量結合で
ノードN1は“Ｈ”に上昇する。このため、MOS
トランジスタ１３ａがオンとなる。このMOSト
ランジスタ１３ａのオンによりノードN1の電位
が下がり始める（このとき、MOSトランジスタ
１３ｂのゲートは基準電位Vssに接続されている
のでオフしたままである）。そして、ノードN1の
電位がMOSトランジスタ１３ａの閾値電圧VTHQ
になつた時点で、ノードN1の電位低下は停止す
る。次に、発振回路８の出力信号φcが“Ｈ”か
ら“Ｌ”になると、コンデンサ１１ｂによる容量
結合でノードN1の電位は負になる。このため、
MOSトランジスタ１３ｂがオンとなり、（このと
き、MOSトランジスタ１３ａはオフしたままで
ある）、内部電源電圧VINTの電圧を下げ始める。
このため、ノードN1の電位はある負電位からOV
に向つて上昇し始めるが、ノードN1の電位が−
VTHQになつた時点でノードN1の電位上昇は停止
する。そして、以上の動作は発振回路８の出力信
号φcが印加されているかぎり、繰り返され、内
部電源電圧VINTの電圧を下げてゆく。
次に、上記構成によるオンチツプ電源発生回路
の動作について第５図ａ〜第５図ｄを参照して説
明する。ここで、説明を簡単にするため、電流供
給用MOSトランジスタ３の閾値電圧はほぼOVと
し、基準電圧発生回路２の電圧Vrefと外部電源
電圧VccとはVref＝１／2Vccの関係にあるもの
とする。次に、まず、時間t1では第５図ａに示す
ように外部電源電圧Vcc＝5Vなので、基準電圧
発生回路２の電圧Vref＝１／２×5V＝2.5Vである。
の動作について第５図ａ〜第５図ｄを参照して説
明する。ここで、説明を簡単にするため、電流供
給用MOSトランジスタ３の閾値電圧はほぼOVと
し、基準電圧発生回路２の電圧Vrefと外部電源
電圧VccとはVref＝１／2Vccの関係にあるもの
とする。次に、まず、時間t1では第５図ａに示す
ように外部電源電圧Vcc＝5Vなので、基準電圧
発生回路２の電圧Vref＝１／２×5V＝2.5Vである。
したがつて、内部電源電圧VINT＝Vref−（電流供
給用MOSトランジスタ３の閾値電圧）＝2.5Vとな
る。今、時間t2から時間t2の間に、内部電源端子
４の内部電源電圧VINTが第５図ｂに示すように
2.5Vから2.0Vに低下したとする。このため、電
流供給用MOSトランジスタ３がオンし、直ちに
内部電源電圧VINTが上昇し始め、時間t4には2.5V
のもとの値に回復する。以上の動作中はコンパレ
ータ５の出力VCMPは“Ｌ”レベルであり、スイ
ツチング用MOSトランジスタ９はオフしている
ので、チヤージポンプ回路７は不動作状態であ
る。一方、時間t5から時間t6の間に内部電源端子
４の内部電源電圧VINTが2.5Vから3.0Vに上昇し
たとする。このため、コンパレータ５の出力
VCMPが第５図ｄに示すように“Ｈ”レベルにな
り、スイツチング用MOSトランジスタ９がオン
となる。このため、発振回路８の出力信号φcが
このオン状態のスイツチング用MOSトランジス
タ９を介してチヤージポンプ回路７に入力する。
このため、3.0Vに上昇した内部電源電圧VINTをチ
ヤージポンプ回路７の働きで下降し始めて、時間
t7までに、もとの2.5Vの値に回復する。
給用MOSトランジスタ３の閾値電圧）＝2.5Vとな
る。今、時間t2から時間t2の間に、内部電源端子
４の内部電源電圧VINTが第５図ｂに示すように
2.5Vから2.0Vに低下したとする。このため、電
流供給用MOSトランジスタ３がオンし、直ちに
内部電源電圧VINTが上昇し始め、時間t4には2.5V
のもとの値に回復する。以上の動作中はコンパレ
ータ５の出力VCMPは“Ｌ”レベルであり、スイ
ツチング用MOSトランジスタ９はオフしている
ので、チヤージポンプ回路７は不動作状態であ
る。一方、時間t5から時間t6の間に内部電源端子
４の内部電源電圧VINTが2.5Vから3.0Vに上昇し
たとする。このため、コンパレータ５の出力
VCMPが第５図ｄに示すように“Ｈ”レベルにな
り、スイツチング用MOSトランジスタ９がオン
となる。このため、発振回路８の出力信号φcが
このオン状態のスイツチング用MOSトランジス
タ９を介してチヤージポンプ回路７に入力する。
このため、3.0Vに上昇した内部電源電圧VINTをチ
ヤージポンプ回路７の働きで下降し始めて、時間
t7までに、もとの2.5Vの値に回復する。
このように、安定化された内部電源電圧VINTを
使つて高密度MOSダイナミツクRAMを動作させ
ればメモリチツプには例えば5Vを印加していて
も実際に印加される電圧を5V以下にすることが
でき、MOSトランジスタの微細化に伴なう問題
点を解決することができる。
使つて高密度MOSダイナミツクRAMを動作させ
ればメモリチツプには例えば5Vを印加していて
も実際に印加される電圧を5V以下にすることが
でき、MOSトランジスタの微細化に伴なう問題
点を解決することができる。
なお、以上の実施例ではｎチヤネルのMOSダ
イナミツクRAMについて説明したが、Ｐチヤネ
ルのMOSダイナミツクRAMについても同様にで
きることはもちろんである。
イナミツクRAMについて説明したが、Ｐチヤネ
ルのMOSダイナミツクRAMについても同様にで
きることはもちろんである。
以上詳細に説明したように、この発明に係るオ
ンチツプ電源発生回路によれば外部電源電圧をも
とに、オンチツプ上で独立に最適な内部電圧を発
生することができる効果がある。
ンチツプ電源発生回路によれば外部電源電圧をも
とに、オンチツプ上で独立に最適な内部電圧を発
生することができる効果がある。
第１図はこの発明に係るオンチツプ電源発生回
路の一実施例を示すブロツク図、第２図および第
３図はそれぞれ第１図の基準電圧発生回路の詳細
な回路図、第４図は第１図のチヤージポンプ回路
の詳細な回路図、第５図ａ〜第５図ｄは第１図の
各部の波形を示す図である。 １……外部電源端子、２……基準電圧発生回
路、３……電流供給用MOSトランジスタ、４…
…内部電源端子、５……コンパレータ、６……コ
ンデンサ、７……チヤージポンプ回路、８……発
振回路、９……スイツチング用MOSトランジス
タ、１０ａおよび１０ｂ……抵抗、１１ａおよび
１１ｂ……コンデンサ、１２ａ〜１２ｎおよび１
３ａ，１３ｂ……MOSトランジスタ。なお、図
中、同一符号は同一または相当部分を示す。
路の一実施例を示すブロツク図、第２図および第
３図はそれぞれ第１図の基準電圧発生回路の詳細
な回路図、第４図は第１図のチヤージポンプ回路
の詳細な回路図、第５図ａ〜第５図ｄは第１図の
各部の波形を示す図である。 １……外部電源端子、２……基準電圧発生回
路、３……電流供給用MOSトランジスタ、４…
…内部電源端子、５……コンパレータ、６……コ
ンデンサ、７……チヤージポンプ回路、８……発
振回路、９……スイツチング用MOSトランジス
タ、１０ａおよび１０ｂ……抵抗、１１ａおよび
１１ｂ……コンデンサ、１２ａ〜１２ｎおよび１
３ａ，１３ｂ……MOSトランジスタ。なお、図
中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 外部から電源電圧が供給される外部電源端子
と、 この外部電源端子に供給される外部電源電圧を
降圧する降圧用回路と、 この降圧用回路の出力端に接続された内部電源
端子と、 前記外部電源電圧を降圧して所定値の基準電圧
を発生する基準電圧発生回路と、 この基準電圧を一方の入力とし、前記内部電源
端子に供給される内部電源電圧を他方の入力とし
てその出力を前記降圧用回路にフイードバツクす
るコンパレータとを備え、 前記降圧用回路は、前記基準電圧発生回路で発
生する基準電圧によつて制御され、前記内部電源
電圧が所定値から下降した場合にこれをこの所定
値に回復させるMOSトランジスタ手段と、前記
コンパレータの出力によつて制御され、前記内部
電源電圧が所定値から上昇した場合にこれをこの
所定値に回復させる電圧調整手段とを有し、同一
チツプ上に設けたことを特徴とするオンチツプ電
源発生回路。 ２ 前記降圧用回路は、 MOSトランジスタ手段が、ドレインに前記外
部電源電圧が印加され、ゲートに前記基準電圧が
印加され、ソースに前記内部電源端子が接続され
た第１のMOSトランジスタからなり、 電圧調整手段が、前記外部電源電圧を受けて動
作する発振回路と、ドレインにこの発振回路の出
力信号が入力され、ゲートに前記コンパレータの
出力信号が入力される第２のMOSトランジスタ
と、この第２のMOSトランジスタのソース出力
が入力され、前記内部電源電圧が上昇したときこ
の第２のMOSトランジスタのオンにより前記発
振回路の信号を受けてこの内部電源電圧を下げる
動作を行うチヤージポンプ回路とから構成された 特許請求の範囲第１項記載のオンチツプ電源発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115043A JPS595320A (ja) | 1982-06-30 | 1982-06-30 | オンチツプ電源発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115043A JPS595320A (ja) | 1982-06-30 | 1982-06-30 | オンチツプ電源発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595320A JPS595320A (ja) | 1984-01-12 |
| JPH05726B2 true JPH05726B2 (ja) | 1993-01-06 |
Family
ID=14652768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115043A Granted JPS595320A (ja) | 1982-06-30 | 1982-06-30 | オンチツプ電源発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595320A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682725B2 (ja) * | 1990-06-04 | 1997-11-26 | 松下電器産業株式会社 | 半導体装置 |
| US8022752B2 (en) | 2009-12-31 | 2011-09-20 | Nxp B.V. | Voltage reference circuit for low supply voltages |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977159A (ja) * | 1972-11-01 | 1974-07-25 | ||
| JPS5691531A (en) * | 1979-12-26 | 1981-07-24 | Toshiba Corp | Controller for gate threshold value |
-
1982
- 1982-06-30 JP JP57115043A patent/JPS595320A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977159A (ja) * | 1972-11-01 | 1974-07-25 | ||
| JPS5691531A (en) * | 1979-12-26 | 1981-07-24 | Toshiba Corp | Controller for gate threshold value |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595320A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557271B2 (ja) | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 | |
| US5936443A (en) | Power-on reset signal generator for semiconductor device | |
| JPH0468861B2 (ja) | ||
| JPS61217815A (ja) | 低電力、低出力インピーダンスオンチツプ電圧基準発生器 | |
| JPH0214814B2 (ja) | ||
| JPH0584597B2 (ja) | ||
| JPH02177716A (ja) | 昇圧回路 | |
| US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| US5901055A (en) | Internal boosted voltage generator of semiconductor memory device | |
| US4731552A (en) | Boost signal generator with bootstrap means | |
| JPH088697A (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| JP2820331B2 (ja) | チャージポンプ回路 | |
| EP0433724B1 (en) | Voltage regulator with power boost system | |
| JP3186034B2 (ja) | 基準電圧発生回路 | |
| JPH021456B2 (ja) | ||
| JPS6137709B2 (ja) | ||
| JPH0488518A (ja) | 半導体装置 | |
| JPH088481B2 (ja) | Ｃｍｏｓ入力バッファ回路 | |
| JP4306821B2 (ja) | 半導体記憶装置 | |
| US5175448A (en) | Booster circuit | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JPH0154799B2 (ja) | ||
| JPH05726B2 (ja) | ||
| JP2000075940A (ja) | 半導体装置 | |
| JPH0758887B2 (ja) | Ｒｃ時定数を利用した可変クロック遅延回路 |