JPH0572616B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、音声端末やデータ端末等の端末イ
ンターフエース（Ｉ／Ｆ）カードの導通試験方式
に関する。

〔従来の技術〕

従来の端末Ｉ／Ｆカードの導通試験は第４図、
第５図に示す方式で行われている。即ち第４図に
おいて、１はバスライン、２は端末Ｉ／Ｆカー
ド、３は端末、４はテスト（TEST）カード、５
は制御用中央演算装置（以下CPUと記す）であ
る。端末Ｉ／Ｆカード２は複数個２ａ〜２ｎ設け
られ、夫々対応する端末３ａ〜３ｎが接続されて
いる。例えば端末３ａは音声用端末であり、端末
３ｎはデータ端末である。従つて、端末Ｉ／Ｆカ
ード２ａと端末Ｉ／Ｆカード２ｎはデータ形態が
夫々異なるものであり、ハードウエア構成も異な
る。テストカード４内にはテスト信号発生器６と
検出器７とが設けられ、各端末Ｉ／Ｆカード２は
バスライン１にバス接続されている。

次に動作について説明する。

まず、音声端末用の端末Ｉ／Ｆカード２ａの導
通試験を行うには、CPU５からのテスト指示に
より、テストカード４のテスト信号発生器６は可
聴の２周波数を発生し、所定のモジユレーシヨン
処理をして端末Ｉ／Ｆカード２ａに送信する。又
CPU５からのRLB指示により、端末Ｉ／Ｆカー
ド２ａは自己の内部回路を直列に接続する閉回路
を構成する。次に、テスト信号発生器６からのテ
スト信号は端末Ｉ／Ｆカード２ａで内部回路を通
過して折り返され、テストカード４の検出器７で
受信される。ここでは送信された信号と受信され
た信号とが一致するか否かにより、端末Ｉ／Ｆカ
ード２ａの導通機能の良、不良を判断しCPU５
に伝える。

一方、データ端末Ｉ／Ｆカード２ｎをテストす
るには、テスト信号発生器６から今度はデジタル
データを発生し、折り返し信号を検出器７で検出
し、一致、不一致を判断する。

第５図はリモートシステムに於ける端末Ｉ／Ｆ
カード導通テストの構成を示し、１０ａ，１０ｂ
は回線インターフエースカード（以下CTカード）
であり、１１は高速デイジタル回線等の伝送路で
ある。局Ｙ内のCPU５はCTカード１０ａ，１０
ｂと伝送路１１を介して遠隔の局Ｚにある端末
Ｉ／Ｆカード２ａの折り返しをRLB要求により
局Ｚ内のCPU８に指示し、上記と同様にしてテ
ストを行う。

〔発明が解決しようとする問題点〕

従来のテスト方式にあつては、端末Ｉ／Ｆカー
ドの種類に対応して、テストカードから送信する
テスト信号を夫々選択して送信している。端末
Ｉ／Ｆカードにはデータ形態が異なる各種のもの
があり、例えば同期式データ端末Ｉ／Ｆカード、
調歩式データ端末Ｉ／Ｆカード、32Kbps音声端
末Ｉ／Ｆカード及び16Kbps音声端末Ｉ／Ｆカー
ド等である。従つて、テストカード側ではテスト
信号もその分準備しなければならない。従来のテ
スト方法では、テストカードにこれら全ての端末
Ｉ／Ｆカードに対処する信号発生器を設けなけれ
ばならず回路が大きくなり高価なものになるとい
う欠点があつた。又新規の端末Ｉ／Ｆカードが出
現するたびにテストカード内の回路構成を増加さ
せることは製造上面倒であり、不可能であつた。
テストカード自体を増設する方法もあるが、筐体
の容積の制限上それにも限界があり、コスト高に
もなるという問題があつた。

この発明は上記事情に鑑みなされたもので、新
規機能の端末Ｉ／Ｆカードが出現しても、テスト
カードに対処する新規回路を増加構成することな
く、又テストカード自体を増設することもなく全
ての種類の端末Ｉ／Ｆカードのテストを行うこと
ができる導通試験方式を提供することを目的とし
ている。

〔問題点を解決するための手段〕

この発明においては、制御用中央演算装置５
と、導通試験を行うテストカード４と、このテス
トカード４内に設けた共用パターン発生器１７と
共用パターン検出器１６と、被導通試験側の端末
用インターフエースカード２と、このインターフ
エースカード２内に設けた所定データ形態の専用
テスト信号発生器２６と専用検出器２７及び共用
パターン発生器１７からの出力が与えられるゲー
ト回路２９とを備え、前記中央演算装置５からの
指令により共用パターン発生器１７から共用パタ
ーン信号をインターフエースカード２に出力し、
同じく中央演算装置５からの指令により専用テス
ト信号発生器２６からテスト信号を発生し、この
テスト信号を該インターフエースカード２の内部
回路１３，１４を通電させて専用検出器２７で検
出し、この検出信号によりゲート回路２９を制御
して共用パターン信号をテストカード４側に戻し
共用パターン検出器１７で検出して、テストカー
ド４とインターフエースカード２との間の伝送路
１１，１２及びインターフエース内の内部回路１
３，１４の通電試験を行うようにした。

又、この発明の別の発明においては、主局側ｙ
にテストカード４と主中央演算装置５を設け、伝
送路１１で接続される相手局側Ｚにインターフエ
ースカード２と従中央演算装置８とを設け、主中
央演算装置５からの指令により、伝送路１１を介
して相手局Ｚ内のインターフエースカード２との
通電試験を行うようにした。

〔作用〕

各種データ形態の異なるインターフエースカー
ド２内に夫々専用テスト信号発生器２６と対応す
る専用検出器２７とを予め設け、インターフエー
スカード２内の内部通電試験を自己診断させ、通
電結果が正常なら共用パターン信号をゲート回路
２９で折り返し、伝送路の導通試験をテストカー
ド側で行うようにして、導通試験を２段階で独立
に行うようにした。

又この発明においては、主局側ｙから遠隔地に
ある相手局側Ｚのインターフエースカード２をリ
モート指令により導通試験するようにして、合せ
て伝送路１１を介した通電試験も行うようにし
た。

〔実施例〕

以下、この発明を図面に基づいて説明する。第
１図はこの発明の導通試験方式の一実施例を示す
図である。図において、１はバスライン、２は端
末Ｉ／Ｆカード、３は端末、４はテスト
（TEST）カード、５は中央演算処理装置
（CPU）、１０は回線インターフエースカード
（CTカード）であり、端末Ｉ／Ｆカード２はバス
ライン１にバス１２で接続されている。導通試験
される端末Ｉ／Ｆカード２は各種端末Ｉ／Ｆカー
ド２ａ〜２ｎよりなり、これらは対応する各種端
末３ａ〜３ｎと夫々接続されている。ここで端末
３ａは例えば音声用端末であり、端末３ｎはデー
タ端末であり、これらのハードウエア構成は相異
なる。従つてこれらと夫々対応する端末Ｉ／Ｆカ
ード２ａと端末Ｉ／Ｆカード２ｎとはハードウエ
ア構成が相異なつている。各端末Ｉ／Ｆカード２
はバス１２を介してバスライン１に夫々接続され
ている。

而してテストカード４内には、共用テスト信号
としての共用パターン発生器７と共用パターン検
出器６とが設けられ、２０，２１は単方向バツフ
アゲートである。CPU５はこれらバツフアゲー
ト２０，２１の開閉を制御し、又テストカード４
の動作をコントロールする。一方音声用の端末
Ｉ／Ｆカード２ａ内には送信処理部１３と受信処
理部１４、セレクタスイツチ３１，３２，３３，
３４等の内部回路が設けられている。

又端末Ｉ／Ｆカード２ａ内には音声専用のテス
ト信号発生器２６とその専用の検出器３７とが設
けられている。セレクタスイツチ３３はCPU５
からの指令により、テスト信号発生器２６と音声
用端末３ａとを択一的に切換えて送信処理部１３
に接続する。セレクタスイツチ３４はCPU５か
らの指令により、検出器２７と端末３ａとを択一
的に切換えて受信処理部１４に接続する。

而して２２，２３，２４，２５は単方向のバツ
フアゲートであり、送信処理部１３とバツフアゲ
ート２２との間にはセレクタスイツチ３１が、受
信処理部１４とバツフアゲート２３との間にはセ
レクタスイツチ３２が夫々設けられている。セレ
クタスイツチ３２はバツフアゲート２３と送信処
理部１３とを択一的に切換えて受信処理部１４に
接続する。２９はゲート回路としてのアンドゲー
トであり、専用検出器２７のテストOK信号がゲ
ート制御として入力され、共用パターン発生器１
７からの信号が他方の入力として与えられてい
る。セレクタスイツチ３１は２回路のセレクト部
からなり、一方のセレクト部は受信処理部１４と
バツフアゲート２２とを択一的に切換えて送信処
理部１３に接続する。他方のセレクト部はアンド
ゲート２９と送信処理部１３とを択一的に切換え
てバス１２、バスライン１を介し共用パターン検
出器１６に接続する。

而して１０は通信制御用のCTカードであり、
高速デイジタル回線等の伝送路に接続される。同
様にデータ端末Ｉ／Ｆカード２ｎ内には送信処理
部１３、受信処理部１４、単方向バツフア２２〜
２５、セレクタスイツチ３１〜３４、アンドゲー
ト２９相当回路が設けられ、この場合はデイジタ
ルデータ専用のテスト信号発生器とその対応専用
検出器とが設けられている。このようにして機能
や種類に応じた専用テスト信号発生器とその対応
専用検出器が各種端末Ｉ／Ｆカード内には予め設
けられている。

次に動作について説明する。

CPU５はテストカード４にテスト対象カード
アドレスの通知とテスト開始を指示する。すると
共用パターン発生器１７は全Ｉ／Ｆカードに対し
て共通のPNパターンをバツフアゲート２１を介
して、対象の例えば端末Ｉ／Ｆカード２ａに出力
する。

次にCPU５は端末Ｉ／Ｆカード２ａに対して
折り返しテスト指示を行う。この指示により、ま
ずセレクタスイツチ３３は専用テスト信号発生器
２６を選択し、そこから可聴の２周波数がモジユ
レーシヨン処理されたテスト信号が送信処理部１
３に与えられる。そしてセレクタスイツチ３１の
２回路は別のセレクタスイツチ３２とアンドゲー
ト２９を夫々選択し、又セレクタスイツチ３２は
送信処理部１３を選択するのでテスト信号は受信
処理部１４に与えられ、所定の受信処理が行われ
る。次にセレクタスイツチ３４は専用検出器２７
を選択し受信処理後のテスト信号か専用検出器２
７に与えられる。ここでは専用テスト信号発生器
２６から出力されたテスト信号と、入力否かした
テスト信号とが一致するか否か判断し、一致した
らテストOK信号をアンドゲート２９に与える。
このテストOK信号によりアンドゲートは開成さ
れて、PNパターン信号がアンドゲート２９を通
過し、セレクタスイツチ３１、バツフアゲート２
２、バス１２及びバツフアゲート２０を介してテ
ストカード４内の共用パターン検出器１６に与え
られる。共用パターン検出器１６では、送信され
たPNパターン信号が戻つて来ると、一定時間又
は一定のビツト長間、共用パターン発生器１７か
ら送信したPNパターン信号と不一致しないか検
査し、誤りがなければテスト結果を正常とし
CPU５に通知する。誤りがあつたり、一定時間
内にPNパターン信号が端末Ｉ／Ｆカード２ａか
ら戻つて来ない場合にはテスト結果を誤りとして
CPU５に通知する。

次にCPU５はテストカード４からのテスト結
果を読取り、分析処理を行い、端末Ｉ／Ｆカード
２ａに折り返しテスト解除指示を行う。するとセ
レクタスイツチ３１，３２，３３，３４は対応し
てバツフアゲート２２，２３，２４，２５を夫々
選択し、端末３ａは端末Ｉ／Ｆカード２ａを介し
てバスライン１に接続される。又CPU５はテス
トカード４にテスト解除指示を与え、PNパター
ンの発生を停止させて、１チヤンネルのテストを
終了する。

次にデータ端末Ｉ／Ｆカード２ｎを折り返しテ
ストする場合も前述と同様に行うが、この場合端
末Ｉ／Ｆカード内の専用テスト信号発生器はデイ
ジタルデータを発生し、専用検出器はデイジタル
データの一致、不一致の検出を行う。勿論、
CPU５とテストカード４とは全く同一のものを
使用し、異なる機能、異なるデータ形式の端末
Ｉ／Ｆカード２ｎでもテスト可能となる。

第２図はローカル端末Ｉ／Ｆカードの折り返し
テストの一般形を示し、CPU５がテストカード
４にテスト指示を、端末Ｉ／Ｆカード２に折り返
しテスト指示を夫々行い、端末Ｉ／Ｆカード２内
における自己診断がOKならアンドゲート２９が
開き、PNパターンがこのアンドゲート２９を通
り、共用パターン検出器１６で一致検出されて、
テスト正常（異常）の結果がCPU５に通知され
る。

第３図はこの発明のリモート折り返しテストの
形態を示している。主局ｙ指令側のテストカード
４は、CTカード１０ａ及び高速デイジタル回線
等の伝送路１１を介して遠隔地の相手局ＺのCT
カード１０ｂと接続される被試験用の対象端末
Ｉ／Ｆカード２ｂと、又指令側の主CPU５と対
象端末Ｉ／Ｆカード２ｂ側の従CPU８とは伝送
路１１を介して夫々接続されている。従つて、主
CPU５は主局ｙのテストカード４と相手局Ｚの
従CPU８にテスト指示を行い、相手局の従CPU
８は対象端末Ｉ／Ｆカード２ｂに折り返しテスト
指示を行う。対象端末Ｉ／Ｆカード２ｂの自己診
断がOKならアンドゲート２９が開き、指令側ｙ
から伝送路１１を伝わつてきたPNパターンはア
ンドゲート２９により折り返され、指令側の共用
パターン検出器１６で一致、不一致が検出され
る。このようにして相手局Ｚの各種端末Ｉ／Ｆカ
ードを主局から、リモート方式で容易に折り返し
テストを行い、その状態を検査できる。このよう
にして端末Ｉ／Ｆカード内での導通／動作試験及
びバスラインや伝送路回線とを含めた導通試験が
正確に容易に行われる。リモート端末Ｉ／Ｆカー
ドの試験に対する手間が軽減されかつ時間が短縮
され、コストダウンが図れる。

〔発明の効果〕 以上説明してきたようにこの発明によれば、制
御用中央演算装置と、導通試験を行うテストカー
ドと、このテストカード内に設けた共用パターン
発生器と共用パターン検出器と、被導通試験側の
端末Ｉ／Ｆカードと、この端末Ｉ／Ｆカード内に
設けた所定データ形態の専用テスト信号発生器と
専用検出器と共用パターン発生器からの出力が与
えられるゲート回路とを備え、中央演算装置から
の指令により共用パターン発生器から共用パター
ン信号を端末Ｉ／Ｆカードに出力し、同じく中央
演算装置からの指令により専用テスト信号発生器
からテスト信号を発生し、このテスト信号を該端
末Ｉ／Ｆカードの内部回路を通電させて専用検出
器で検出し、この検出信号によりゲート回路を制
御して共用パターン信号をテストカード側に戻し
共用パターン検出器で検出してテストカードと端
末Ｉ／Ｆカードとの間の伝送路及び端末Ｉ／Ｆカ
ード内の内部回路の通電試験を行うようにしたの
で、各種データ形態の端末Ｉ／Ｆカードでも同一
のテストカードを使用して導通試験を行うことが
できる。新規機能の端末Ｉ／Ｆカードが出現して
も同一のテストカードで試験できるため、コスト
ダウンを図ることができる。又各端末Ｉ／Ｆカー
ドは自己診断機能を備えることになり、故障の早
期発見となりシステムの稼働率が向上する。又、
この発明の別の発明においては、主局側ｙにテス
トカード４と主中央演算装置５を設け、伝送路１
１で接続される相手局側Ｚに端末Ｉ／Ｆカード２
と従中央演算装置８とを設け、主中央演算装置５
からの指令により、伝送路１１を介して端末Ｉ／
Ｆカード２の通電試験を行うようにしたので、伝
送路１１の通電試験も行うことができ、又遠隔地
までわざわざ出掛ることなく相手局Ｚの端末Ｉ／
Ｆカード２の通電試験が可能となり、便利となる
とともに相手局側を含めた機器の診断管理が可能
となる。従つて、リモート局にオペレータが出向
く必要がなくなり、そのコストダウンのメリツト
は更に増大する。

【図面の簡単な説明】

第１図は本発明が適用される導通試験装置のブ
ロツク図、第２図は本発明のローカル試験の動作
を示すブロツク図、第３図は本発明のリモート動
作を示すブロツク図、第４図は従来の導通試験装
置のブロツク図、第５図は従来のリモート動作を
示すブロツク図である。 ２……端末インターフエースカード、３……端
末、４……テストカード、５，８……CPU、１
０……CTカード、１１……伝送路、１３，１４
……内部回路、１６……共用パターン検出器、１
７……共用パターン発生器、２６……専用テスト
信号発生器、２７……専用検出器、２９……アン
ド回路。

Claims (1)

1. 【特許請求の範囲】 １ 制御用中央演算装置と、導通試験を行うテス
   トカードと、このテストカード内に設けた共用パ
   ターン発生器及び共用パターン検出器と、被導通
   試験用の端末用インターフエースカードと、この
   インターフエースカード内に設けた所定データ形
   態の専用テスト信号発生器と専用検出器及び前記
   共用パターン発生器からの出力が与えられるゲー
   ト回路とを備え、 前記中央演算装置からの指令により前記共用パ
   ターン発生器から共用パターン信号を前記インタ
   ーフエースカードに出力し、同じく前記中央演算
   装置からの指令により前記専用テスト信号発生器
   からテスト信号を発生し、このテスト信号を該イ
   ンターフエースカードの内部回路を通電させて前
   記専用検出器で検出し、この検出信号により前記
   ゲート回路を制御して前記共用パターン信号を前
   記テストカード側に戻し前記共用パターン検出器
   で検出して前記テストカードと前記インターフエ
   ースカードとの間の伝送路及びインターフエース
   内の内部回路の通電試験を行う導通試験方式。 ２ 主局側に設けられる制御用中央演算装置と導
   通試験を行うテストカードと、このテストカード
   内に設けた共用パターン発生器及び共用パターン
   検出器と、前記主局に対して伝送路を介して接続
   される相手局側に設けられる制御用従中央演算装
   置及び被導通試験用の端末用インターフエースカ
   ードと、このインターフエースカード内に設けた
   所定データ形態の専用テスト信号発生器と専用検
   出器及びこの専用検出器の出力によりゲート制御
   されるゲート回路とを備え、 前記中央演算装置からの指令により前記共用パ
   ターン発生器から共用パターン信号を出力し、こ
   の共用パターン信号を前記伝送路を介して前記イ
   ンターフエースカードのゲート回路に入力し、同
   じく前記中央演算装置から前記伝送路を介して前
   記従中央演算装置に与えられる指令に基づき前記
   専用テスト信号発生器からテスト信号を発生し、
   このテスト信号を該インターフエースカードの内
   部回路を通電させて前記専用検出器で検出し、こ
   の検出信号により前記ゲート回路を制御して前記
   共用パターン信号を前記テストカードに伝送路を
   介して戻し、この戻り共用パターン信号を前記共
   用パターン検出器で検出して、前記主局側のテス
   トカードと前記相手局側のインターフエースカー
   ドとの間の伝送路及び該インターフエースカード
   内の通電試験を行うようにした導通試験方式。