JPH056905B2 - - Google Patents

Info

Publication number
JPH056905B2
JPH056905B2 JP62178320A JP17832087A JPH056905B2 JP H056905 B2 JPH056905 B2 JP H056905B2 JP 62178320 A JP62178320 A JP 62178320A JP 17832087 A JP17832087 A JP 17832087A JP H056905 B2 JPH056905 B2 JP H056905B2
Authority
JP
Japan
Prior art keywords
data
data processing
register
processing processor
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62178320A
Other languages
English (en)
Other versions
JPS6421663A (en
Inventor
Naoto Taguchi
Shinji Kyoe
Masaru Moriguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP62178320A priority Critical patent/JPS6421663A/ja
Publication of JPS6421663A publication Critical patent/JPS6421663A/ja
Publication of JPH056905B2 publication Critical patent/JPH056905B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/10Internal combustion engine [ICE] based vehicles
    • Y02T10/12Improving ICE efficiencies

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 複数のデータ処理プロセツサが記憶部を介して
交信するようにしたデータ処理システムにおける
情報交信処理方式に関し、 一方のデータ処理プロセツサが上位装置を構成
して当該上位装置が状態読取りのための条件を通
知し、他方のデータ処理プロセツサが下位装置を
構成して当該下位装置が当該条件に見合つた状態
を上記一方のデータ処理プロセツサに通知する如
き交信処理に当たつての処理を効率よく実行せし
めることを目的とし、 上記記憶部内にステータス・レジスタを用意
し、上記一方のデータ処理プロセツサが上記条件
を強制的に書込んだ場合に当該ステータス・レジ
スタ内にフラグを立てておき、上記他方のデータ
処理プロセツサからの状態が上記フラグをチエツ
クした結果にもとづいて書込み可能にした構成を
もつ。
〔産業上の利用分野〕
本発明は、情報交信処理方式、特に複数のデー
タ処理プロセツサが記憶部を介して交信するよう
にしたデータ処理システムにおける情報交信処理
方式に関する。
記憶部を介してプロセツサ間の交信を行うこと
が行われているが、先に相手方が書込んだデータ
を自己が読取つたか否かをチエツクする従来の処
理態様について、システムの構成によつては、よ
り効率のよい処理態様に変更することが望まれ
る。
〔従来の技術〕
例えば2台のデータ処理プロセツサが共通にア
クセスできる記憶部を介して交信を行う方式が知
られている。この場合、従来、相手方データ処理
プロセツサが記憶部に書込んでいるか否かを調
べ、当該書込みが行われた後に自己がその内容を
読取つていない場合には読取りを行い、既に読取
つている場合に限つて自己データ処理プロセツサ
が相手方データ処理プロセツサへ通知するデータ
を上記記憶部に書込み得るようにしている。
〔発明が解決しようとする問題点〕 上記従来の場合、上記記憶部に対して書込みを
行うに当たつては、夫々のデータ処理プロセツサ
は、先に書込んでよいか否かを調べ、次いで書込
んでよい場合に限つて書込むという2回のアクセ
スを行う必要がある。
しかし、一方のデータ処理プロセツサから他方
のデータ処理プロセツサに対して強制的に通知す
ればよいシステムの場合などにおいては、上記の
如くいつも2回アクセスする如き処理態様を変更
する余地がある。
本発明は、一方のデータ処理プロセツサ(上位
装置)が状態読取りのための条件を通知し、他方
のデータ処理プロセツサ(下位装置)が当該条件
に見合つた状態を上記一方のデータ処理プロセツ
サに通知する如き交信処理に当たつての処理を効
率よく実行せしめることを目的としている。
〔問題点を解決するための手段〕
第1図は本発明の原理構成図を示す。図中の符
号1Aは一方のデータ処理プロセツサ、1Bは他
方のデータ処理プロセツサ、2は記憶部、3,4
は夫々バス、5はデータ・レジスタであつて通常
のメモリで構成されてもよいもの、6は競合制御
部、7はステータス・レジスタ、8は条件設定機
構、9は状態読取機構、10は条件認識機構、1
1は状態変化書込み機構を表している。
条件設定機構8は、データ処理プロセツサ(上
位装置)1Aが他方のデータ処理プロセツサ(下
位装置)1Bから受取りたい状態データに関する
前提条件を条件設定データとして、データ・レジ
スタ5に書込む。条件認識機構10は、データ・
レジスタ5の内容を書込んで、データ処理プロセ
ツサ1Aに対して通知する状態データに関する前
提条件を当該データ処理プロセツサ1B内に設定
する。
状態変化書込み機構11は、データ処理プロセ
ツサ1B内で生成した状態データをデータ・レジ
スタ5を介在して、データ処理プロセツサ1Aに
通知する。状態読取機構9はその状態データを読
取る。
競合制御部6は、たまたまデータ・レジスタ5
に対する書込みに関して競合が生じた場合に競合
処理を行う。ステータス・レジスタ7には、一方
のデータ処理プロセツサ1Aがデータ・レジスタ
5に条件設定データを書込んだときフラグがセツ
トされ、データ処理プロセツサ1Bによつてデー
タ・レジスタ5の内容が読取られたとき上記フラ
グがリセツトされる。
〔作用〕
一方のデータ処理プロセツサ1Aは、いわば強
制的に、上記条件設定データをデータ・レジスタ
5に書込み、かつステータス・レジスタ7にフラ
グをセツトする。これに対して他方のデータ処理
プロセツサ1Bは、自己が状態データをデータ・
レジスタ5に書込むに当たつては、例えば従来の
場合と同様に、最初にステータス・レジスタ7の
内容を読取り、フラグが立つていない場合に限つ
て、上記状態データを書込む。そして一方のデー
タ処理プロセツサ1Aにおいては、上記状態読取
機構9がデータ・レジスタ5の内容である状態デ
ータを読取る。
〔実施例〕
第2図は本発明の場合の一実施例処理フローを
示す。なお図中のCPU#Aはデータ処理プロセ
ツサ1Aに対応し、CPU#Bはデータ処理プロ
セツサ1Bに対応し、レジスタCはデータ・レジ
スタ5に対応している。また図示の場合には、上
述の条件設定データとして時刻再設定データが対
応し、上述の状態データとしてデータ処理プロセ
ツサ1Bが上記時刻再設定の結果にもとづいて生
成する時刻データが対応している。言うまでもな
く、データ処理プロセツサ1Aは、上記時刻デー
タを読取つて、所望する処理を行う。
第2図図示において、 処理 データ処理プロセツサ1Aは、データ・
レジスタ5の内容(時刻データ)を参照しつ
つ、所望する処理を行う。
処理 データ処理プロセツサ1Aが時刻再設定
を希望する場合、条件設定機構8が時刻再設定
データをデータ・レジスタ5に書込み、このと
きステータス・レジスタ7にフラグが立てられ
る。
処理 データ処理プロセツサ1Bは、データ・
レジスタ5の内容やステータス・レジスタ7の
内容を読出す。そしてステータス・レジスタ7
の内容をリセツトする。
処理 上記時刻再設定データがセツトれている
か否かをチエツクする。
処理 セツトされていた場合には、再設定時刻
を認識し、これを現時刻とする。
処理 セツトされていない場合には、当該時点
においてデータ処理プロセツサ1Bが生成して
いる時刻データをデータ・レジスタ5にセツト
する。
〔発明の効果〕
以上説明した如く、本発明によれば、一方のデ
ータ処理プロセツサによるアクセスに関して、従
来のアクセス態様にくらべて、より効率のよいも
のとなる。
【図面の簡単な説明】
第1図は本発明の原理構成図、第2図は本発明
の一実施例処理フローを示す。 図中、1はデータ処理プロセツサ、2は記憶
部、5はデータ・レジスタ、7はステータス・レ
ジスタ、8は条件設定機構、9は状態読取機構、
10は条件認識機構、11は状態変化書込み機構
を表す。

Claims (1)

  1. 【特許請求の範囲】 1 複数のデータ処理プロセツサ1A,1Bによ
    つて夫々共通にアクセス可能に接続される記憶部
    2をそなえ、上記夫々のデータ処理プロセツサ1
    A,1B相互間で、上記記憶部2に書込んだデー
    タによつて交信を行うデータ処理システムにおい
    て、 上記データ処理プロセツサの一方1Aを上位装
    置としかつ上記データ処理プロセツサの他方1B
    を下位装置とすると共に、 上記データ処理プロセツサの一方1Aは、上記
    他方のデータ処理プロセツサ1Bに対して新しい
    条件設定データを供給するための条件設定機構8
    と、上記他方のデータ処理プロセツサ1Bから通
    知される状態データを受信する状態読取機構9と
    をそなえ、かつ 上記他方のデータ処理プロセツサ1Bは、上記
    一方のデータ処理プロセツサ1Aから供給された
    条件設定データにもとづいて、上記状態データを
    供給する条件が変更したことを認識する条件認識
    機構10と、当該新しい条件の認識結果にもとづ
    いた状態変化を上記状態データとして、上記一方
    のデータ処理プロセツサ1A側に供給する状態変
    化書込み機構11とをそなえ、 更に、上記記憶部2は、上記条件設定データと
    上記状態データとが夫々共通に一時的に記憶され
    る単一のデータ・レジスタ5と、上記一方のデー
    タ処理プロセツサ1Aによる上記条件設定データ
    が上記他方のデータ処理プロセツサ1Bにおける
    上記条件認識機構10によつて認識されるまでの
    間新しい上記状態データが上記データ・レジスタ
    5に書込まれることを禁止するフラグが記述され
    るステータス・レジスタ7とをそなえ、 上記一方のデータ処理プロセツサ1Aからの上
    記条件設定データの交信に関しては、強制的に上
    記データ・レジスタ5に書込み、かつ上記他方の
    データ処理プロセツサ1Bからの上記状態データ
    の交信に関しては、上記ステータス・レジスタ7
    の内容を調べた上で上記データ・レジスタ5に書
    込まれるようにした ことを特徴とする情報交信処理方式。
JP62178320A 1987-07-17 1987-07-17 Information communication processing system Granted JPS6421663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62178320A JPS6421663A (en) 1987-07-17 1987-07-17 Information communication processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62178320A JPS6421663A (en) 1987-07-17 1987-07-17 Information communication processing system

Publications (2)

Publication Number Publication Date
JPS6421663A JPS6421663A (en) 1989-01-25
JPH056905B2 true JPH056905B2 (ja) 1993-01-27

Family

ID=16046421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62178320A Granted JPS6421663A (en) 1987-07-17 1987-07-17 Information communication processing system

Country Status (1)

Country Link
JP (1) JPS6421663A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114845A (ja) * 1973-02-28 1974-11-01
JPS55153027A (en) * 1979-05-15 1980-11-28 Matsushita Electric Ind Co Ltd Interface circuit
JPS59211161A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd インタフエ−スram
JPS61189053A (ja) * 1985-02-15 1986-08-22 Matsushita Graphic Commun Syst Inc デ−タ処理装置におけるデ−タ送受信方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114845A (ja) * 1973-02-28 1974-11-01
JPS55153027A (en) * 1979-05-15 1980-11-28 Matsushita Electric Ind Co Ltd Interface circuit
JPS59211161A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd インタフエ−スram
JPS61189053A (ja) * 1985-02-15 1986-08-22 Matsushita Graphic Commun Syst Inc デ−タ処理装置におけるデ−タ送受信方法

Also Published As

Publication number Publication date
JPS6421663A (en) 1989-01-25

Similar Documents

Publication Publication Date Title
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
JPH056905B2 (ja)
JPS605369A (ja) メモリ制御方式
JP3019323B2 (ja) イメージメモリのダイレクトアクセス方法
JPH0114616B2 (ja)
JPS5856891B2 (ja) 情報処理システム
JPS6029139B2 (ja) 処理装置間結合方式
JPH044455A (ja) メモリアクセス調停回路
JPH07175768A (ja) デュアルcpuシステム
JPS61234447A (ja) バス獲得制御装置
JPS6227855A (ja) 初期プログラム・ロ−デイング固定記憶装置削除方式
JPH0285942A (ja) データ処理システム
JPS5819965A (ja) 記録装置
JPS60176106A (ja) シ−ケンスコントロ−ラ
JPH01248261A (ja) デュアルポートメモリにおけるメモリアクセス制御回路
JPH064469A (ja) 入出力装置制御方式
JPS62186344A (ja) アドレス・マツプド・レジスタ
JPH02116346U (ja)
JPH0457145A (ja) マルチプロセッサシステム
JP2002091520A (ja) プログラマブルコントローラ及びメモリモジュール
JPH02158857A (ja) 入出力制御装置の制御方式
JPH04120648A (ja) 共通バス接続装置
JPS58158758A (ja) マルチcpu制御方式
JPS6326906B2 (ja)
JPS59128621A (ja) Dma制御装置