JPH0568128U - 可変遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 可変遅延回路によって閉ループを形成し、こ
の閉ループを自走発振させ、自走発振周波数により可変
遅延回路に接続された遅延素子の遅延時間を測定できる
ように構成した可変遅延装置において、校正装置の回路
を簡素化し安価に作ることができる校正機能付可変遅延
回路を提供する。 【構成】 この考案では基準遅延素子を接続した可変遅
延回路によって閉ループを形成し、この閉ループを自走
発振させ、この自走発振周波数を周波数−電圧変換器で
電圧に変換して校正用の基準電圧を求め、この校正用の
基準電圧を電圧記憶器に記憶させ、この校正用の基準電
圧と他の遅延素子の遅延時間を与えた場合の自走発振周
波数を電圧に変換した電圧とを電圧比較器で比較し、こ
の電圧が校正用基準電圧と一致するように遅延量制御回
路から各遅延素子に与える制御電圧を調整して校正を行
う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、例えばＩＣテスタ等のタイミング発生回路等に利用することがで きる可変遅延回路に関し、特に遅延時間の校正を行うことがでる校正機能を具備 した可変遅延回路を提供しようとするものである。

【０００２】

【従来の技術】

従来よりＩＣテスタ等では被試験ＩＣに与える試験パターン信号のタイミング を各種変化させるために可変遅延回路が多く利用されている。この可変遅延回路 は遅延時間を既知の値で、しかも高精度に切替えることができるように構成する ことが要求される。

【０００３】 このため従来より図３に示すような可変遅延回路が用いられている。図中１０ ０は可変遅延回路、２００は校正装置を示す。可変遅延回路１００はオアゲート ＯＲ₁ ，ＯＲ₂ ，ＯＲ₃ ，……ＯＲ_n の一方の入力端子に直列接続された遅延素 子Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，……Ｔ_n と、この遅延素子Ｔ₀ 〜Ｔ_n を回路に接続するか 否かを切替える切替スイッチＤ₀ 〜Ｄ_n とによって構成される遅延ユニットＵ₀ 〜Ｕ_n が複数縦続接続されて構成される。遅延素子Ｔ₀ 〜Ｔ_n は、例えばバリキ ャップ等の可変容量素子と抵抗器とによって構成した電圧制御型可変遅延素子を 用いることができ、遅延量制御回路２０５から与えられる制御電圧によって遅延 量が適当な値、例えば１ＮＳ，２ＮＳ，４ＮＳ，８ＮＳ……のように設定されて 維持される。遅延量の値を１，２，４，８……のように重み付けすることにより １ＮＳピッチで入力端子１０１と出力端子１０２との間の遅延時間を設定するこ とができる。

【０００４】 各遅延素子Ｔ₀ 〜Ｔ_n の遅延量を初期設定するために校正装置２００が付加さ れている。校正装置２００は可変遅延回路１００の出力端子１０２と入力端子１ ０１との間を接続する配線２０１と、この配線２０１と直列に接続されて閉ルー プを開閉操作するためのスイッチ２０２と、配線２０１およびスイッチ２０２と 直列接続されたオア回路２０３と、配線２０１と可変遅延回路１００とによって 構成される閉ループが自走発振するときの発振周波数を測定するために設けた周 波数カウンタ２０４と、この周波数カウンタ２０４の測定結果により各遅延素子 Ｔ₀ 〜Ｔ_n に目的とする遅延時間を維持するための制御電圧を与える遅延量制御 回路２０５とによって構成される。

【０００５】 各遅延素子Ｔ₀ 〜Ｔ_n の遅延時間の設定は以下の如くして行われる。スイッチ ２０２をオンにし、配線２０１を可変遅延回路１００の入力端子１０１と出力端 子２０２との間に接続し、閉ループを構成する。可変遅延回路１００はいずれか 一つの切替スイッチ、例えばＤ_n を遅延素子Ｔ_n 側に接続し、閉ループ内に校正 しようとする遅延素子Ｔ_n を１個だけ挿入する。閉ループを構成した後、オア回 路２０３を通じてスタートパルスを閉ループに入力する。入力されたパルスは挿 入されている遅延素子Ｔ_n の遅延時間τ_n （秒）後に出力端子１０２に出力され 、入力端子１０１に再入力される。従って閉ループは遅延時間τ_n （秒）の周期 で自走発振する。この自走発振周波数ＦはＦ＝１／τ_n （秒）となる。

【０００６】 自走発振周波数Ｆを周波数カウンタ２０４で測定し、この周波数測定値から遅 延素子Ｔ_n の遅延時間τ_n （秒）を求める。遅延素子Ｔ_n の遅延時間τ_n （秒） が目的とする遅延時間（周波数）になるように遅延量制御回路２０５を、例えば 手動により調整し、目的とする遅延時間に設定する。この校正操作を各遅延素子 Ｔ₀ 〜Ｔ_n ごとに実行し、各遅延素子Ｔ₀ 〜Ｔ_n の遅延時間τ_n （秒）を初期設 定する。

【０００７】

【考案が解決しようとする課題】

上述したように、従来は校正装置２００に高価な周波数カウンタ２０４を用い なくてはならない欠点がある。この考案の目的は、回路規模が小さく、構成が簡 単な校正機能付可変遅延回路を提供しようとするものである。

【０００８】

【課題を解決するための手段】

この考案では、可変遅延回路の遅延素子の一つに予め校正された基準遅延素子 を設ける。これと共に周波数カウンタの代わりに周波数−電圧変換器を設け、こ の周波数−電圧変換器によって基準遅延素子が接続された可変遅延回路を含む閉 ループの自走発振周波数を電圧値に変換する。この電圧値を電圧記憶器に記憶さ せ、この記憶した電圧を基準に他の校正すべき遅延素子の遅延時間を設定する。

【０００９】 つまり、基準となる電圧を電圧記憶器に記憶させ、この記憶した基準電圧を電 圧比較器の一方の入力端子に与える。次に、校正すべき遅延素子を接続した閉ル ープを自走発振させ、この自走発振周波数を周波数−電圧変換し、この変換した 電圧を電圧比較器の他方の入力端子に入力し、この電圧が基準となる電圧に等し くなるように校正すべき遅延素子の遅延時間を設定する。この遅延時間の設定に より校正すべき遅延素子の遅延時間は基準遅延素子の遅延時間τ_CAL と等しい状 態に校正される。

【００１０】 この状態で校正された遅延素子と基準遅延素子とを直列に接続することにより 可変遅延回路の遅延時間は基準遅延素子の遅延時間τ_CAL の２倍値、２τ_CAL が 得られる。この遅延時間２τ_CAL を基準にして他の遅延素子の遅延時間を校正す ることにより、この遅延素子の遅延時間を２τ_CAL に校正することができる。こ のようにして順次各遅延素子を直列接続して校正することにより、全ての遅延素 子の遅延時間を重み付けを持たせて校正することができる。

【００１１】 従って、この考案によれば周波数カウンタの代わりに周波数−電圧変換器と電 圧記憶器、電圧比較器で校正装置を構成することができるから、安価に作ること ができる。

【００１２】

【実施例】

図１にこの考案の一実施例を示す。図中１００は可変遅延回路、２００は校正 装置を示す点は従来技術の説明と同じである。この考案では可変遅延回路１００ に予め校正された遅延時間を持つ基準遅延素子Ｔ_REF を設ける。これと共に校正 装置２００は周波数−電圧変換器ＦＶと、電圧記憶器ＶＭと、電圧比較器ＶＣＯ Ｍと、電圧記憶器ＶＭと電圧比較器ＶＣＯＭに周波数−電圧変換器ＦＶの出力を 選択的に与える切替スイッチＳＷと、遅延量制御回路２０５とによって構成する ことができる。

【００１３】 基準遅延素子Ｔ_REF は、例えば同軸ケーブルを所定長さに切断して、可変遅延 回路１００に設けられる最も遅延時間が短い、例えば１ＮＳの基準遅延時間を持 つ固定遅延素子によって構成することができる。基準遅延素子Ｔ_REF だけを可変 遅延回路１００を構成する直列回路に接続した状態でスイッチ２０２をオンの状 態に切替える。スイッチ２０２をオンに操作することによって可変遅延回路１０ ０は入力端子１０１と出力端子１０２との間に配線２０１が接続され、閉ループ が構成される。

【００１４】 閉ループが構成された状態でオアゲート２０３からスタートパルスを可変遅延 回路１００に入力する。このスタートパルスは遅延素子としては基準遅延素子Ｔ _REF だけを通って出力端子１０２から入力端子１０１に帰還され自走発振する。 このときの自走発振周波数Ｆ₁ は、Ｆ₁ ＝１／１×１０^-9(S) ＝１０００MHz となる。この自走発振周波数Ｆ₁ を周波数−電圧変換器ＦＶで電圧に変換し、こ の電圧を切替スイッチＳＷを通じて電圧記憶器ＶＭに与え記憶させる。電圧記憶 器ＶＭは例えばサンプルホールド回路のようにアナログ記憶器で構成することも できるが、その他にはＡＤ変換器と、ＤＡ変換器とを組み合わせたディジタル式 の記憶器によって構成することができる。

【００１５】 基準遅延素子Ｔ_REF の遅延時間τ_CAL で決まる自走発振周波数を電圧記憶器Ｖ Ｍに記憶した状態で基準遅延素子Ｔ_REF を回路から切離し、可変遅延回路１００ で最も遅延時間が短い遅延素子Ｔ₀ を可変遅延回路１００に接続する。これと共 に校正装置２００では切替スイッチＳＷを切替え、周波数−電圧変換器ＦＶの変 換出力を電圧比較器ＶＣＯＭの一方の入力端子に直接供給する状態に切替える。

【００１６】 周波数−電圧変換器ＦＶはこゝでは遅延素子Ｔ₀ を接続した状態の自走発振周 波数を電圧に変換している。従って、基準遅延素子Ｔ_REF の遅延時間τ_CAL と遅 延素子Ｔ₀ の遅延時間τ₀ がτ_CAL ＝τ₀ であれば、電圧比較器ＶＣＯＭの出力 も０となる。この場合は、遅延素子Ｔ₀ の遅延時間τ₀ を調整する必要はない。 これに対し遅延素子Ｔ₀ の遅延時間τ₀ と基準遅延素子Ｔ_REF の遅延時間τ_CAL との関係がτ_CAL ≠τ₀ の場合は、電圧比較器ＶＣＯＭの比較出力に電圧が残る 。この電圧が０になるように遅延量制御回路２０５から遅延素子Ｔ₀ に与える電 圧を調整することにより、τ_CAL ＝τ₀ の関係に合致させることができる。

【００１７】 次に遅延素子Ｔ₀ と基準遅延素子Ｔ_REF とを直列接続して自走発振させ、その 自走発振周波数を周波数−電圧変換して電圧記憶器ＶＭに記憶させる。この記憶 電圧と、次の遅延素子Ｔ₁ のみを可変遅延回路１００に接続した状態に切替え、 遅延素子Ｔ₁ を遅延素子Ｔ₀ と基準遅延素子Ｔ_REF の遅延時間の和τ₀ ＋τ_CAL で校正することにより、遅延素子Ｔ₁ の遅延時間τ₁ をτ₁ ＝２ＮＳの遅延時間 に校正することができる。

【００１８】 このようにして以下順次 τ₁ ＝τ₀ ＋τ_CAL τ₂ ＝τ₁ ＋τ₀ ＋τ_CAL τ₃ ＝τ₂ ＋τ₁ ＋τ₀ ＋τ_CAL のように校正することにより、各遅延素子Ｔ₀ ，Ｔ₁ ，Ｔ₂ ，Ｔ₃ ……の遅延時 間を１ＮＳ，２ＮＳ，４ＮＳ，８ＮＳ……のように重み付けされた遅延時間に校 正することができる。

【００１９】 図２はこの考案の変形実施例を示す。この例では基準遅延素子Ｔ_REF を可変遅 延回路１００の中の最長時間の遅延素子によって構成した場合を示す。 この場合の校正方法は以下の如くして行われる。スイッチＤ_n の部分にトリガ 形フリップフロップＦＦを設け、このトリガ形フリップフロップＦＦ_n の出力に よってスイッチＤ_n を切替制御させる。つまりパルスが１個通過するごとにスイ ッチＤ_n は基準遅延素子Ｔ_REF が挿入される側と、挿入されない側に交互に切替 えられる。

【００２０】 この結果、電圧記憶器ＶＭには基準遅延素子Ｔ_REF の基準遅延時間τ_CAL の１ ／２に相当する電圧が記憶される。電圧記憶器ＶＭに基準遅延時間τ_CAL の１／ ２に相当する電圧が記憶されることにより、この電圧を使って遅延素子Ｔ_n-1 の 遅延時間を校正することができる。遅延素子Ｔ_n-1 の遅延時間を校正している状 態では、フリップフロップＦＦ_n ，ＦＦ_n-1 ……は不作動。

【００２１】 遅延素子Ｔ_n-1 が基準遅延時間τ_CAL の１／２の時間に校正された状態でフリ ップフロップＦＦ_n-1 を動作させ、電圧記憶器ＶＭに遅延素子Ｔ_n-1 の遅延時間 τ_n-1 の１／２に対応する電圧を取り込む。この電圧を使って次の遅延素子の遅 延時間を校正する。このようにして順次遅延時間が長い方から短い方に向かって 校正を行うことができる。

【００２２】 この実施例によれば、基準遅延素子Ｔ_REF が可変遅延回路１００の中の最長の 時間の素子で構成するため、基準遅延素子Ｔ_REF を容易に、しかも精度よく作る ことができる。つまり短い遅延時間の測定より長い遅延時間の測定の方が容易で あり、正確に基準遅延時間を設定することができる。

【００２３】

【考案の効果】

以上説明したように、この考案によれば周波数カウンタのように高価な装置を 用いることなく、周波数−電圧変換器ＦＶと、電圧記憶器ＶＭと、切替スイッチ ＳＷと、電圧比較器ＶＣＯＭと、遅延量制御回路２０５とによって構成した簡単 な回路構成によって校正装置２００を構成できるから安価に作ることができる。 しかも、この考案では電圧記憶器ＶＭに記憶した電圧と、校正しようとする遅延 素子を接続した閉ループの自走発振周波数を周波数−電圧変換器ＦＶで電圧に変 換した値とを比較し、電圧比較器ＶＣＯＭの出力電圧が０となるように遅延量制 御回路２０５から各遅延素子に与える電圧を調整する構造としたから、いわゆる 零位法による測定を行うことができる。零位法によれば、所望の設定値に精度よ く校正することができる。

【図面の簡単な説明】

【図１】この考案の一実施例を示す接続図。

【図２】この考案の変形実施例を示す接続図。

【図３】従来の技術を説明するための接続図。

【符号の説明】

１００ 可変遅延回路 Ｔ_REF 基準遅延素子 Ｔ₀ 〜Ｔ_n 遅延素子 ＦＶ 周波数−電圧変換器 ＶＭ 電圧記憶器 ＶＣＯＭ 比較記憶器 ２００ 校正装置

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 遅延素子の縦続接続数を変化させて遅延
   時間を切替える可変遅延回路において、 上記縦続接続された遅延素子によって閉ループを形成し
   て自走発振させる手段と、この自走発振状態の発振周波
   数を電圧に変換する周波数−電圧変換器と、この周波数
   −電圧変換器で変換した電圧値を記憶する電圧記憶器
   と、この電圧記憶器に記憶した電圧が一方の入力端子に
   与えられ、上記周波数−電圧変換器の出力電圧が他方の
   入力端子に与えられて電圧記憶器に記憶した電圧と、上
   記自走発振状態にある遅延回路の自走発振周波数を変換
   した電圧とを比較する電圧比較器と、この電圧比較器の
   出力電圧が予め予定した所定値になるように、上記遅延
   素子の遅延時間を調整する遅延量制御回路とによって構
   成した校正機能を具備した可変遅延回路。