JPH0567747A - 高集積半導体メモリ装置およびその製造方法 - Google Patents
高集積半導体メモリ装置およびその製造方法Info
- Publication number
- JPH0567747A JPH0567747A JP3124854A JP12485491A JPH0567747A JP H0567747 A JPH0567747 A JP H0567747A JP 3124854 A JP3124854 A JP 3124854A JP 12485491 A JP12485491 A JP 12485491A JP H0567747 A JPH0567747 A JP H0567747A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- integrated semiconductor
- highly integrated
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
なキャパシタを具備した高集積半導体メモリ装置および
その製造方法を提供する。 【構成】 一つのトランジスタと一つのキャパシタより
なるメモリセルをマトリックス状に半導体基板に具備す
る高集積半導体メモリ装置において、トランジスタに接
するストリッジ電極30bは、不規則な表面を有し、不
規則に位置した円筒形のホールが形成された導電層が各
セル単位で限定され形成される。ストリッジ電極30b
全面には誘電体膜60が塗布される。ストリッジ電極3
0b上にはプレート電極70が形成される。 【効果】 これにより、最小デザインルールに支配され
ずに大きいセルキャパシタンスが得られ、製造工程が簡
単になるのみならずセルキャパシタンス調節が容易にな
る。
Description
びその製造方法に係り、特にスタック型キャパシタ構造
を有するメモリセルのキャパシタンスを増加させるため
にキャパシタのストリッジ電極構造を改善した高集積半
導体メモリ装置およびその製造方法に関する。
ry) の開発は3年に4倍の割合で高集積化しつつあり、
この傾向は幅広い技術開発に負って続けられると考えら
れる。近年、4Mb DRAMは量産段階に入り、16
Mb DRAMは量産のために急速に開発されつつあ
り、64Mbおよび256Mb DRAMは開発のため
の多くの研究がなされている。このような集積度の向上
は記憶単位であるメモリセルの面積縮小により可能にな
り、メモリセルの面積縮小は必然的に記憶のための静電
容量の減少を招く。これは、メモリセルの読出し能力を
低下させ、ソフトエラー率を増加させて素子特性を低下
させるので集積度増加に大きな問題を生じさせる。
電容量の減少問題を解決するために、キャパシタ形成方
法において3次元構造のキャパシタ、いわばスタック(s
tack) 型キャパシタ、トレンチ (trench) 型キャパシタ
およびスタック−トレンチ併合型キャパシタ構造が提案
されたが、しかし、これらのキャパシタは、集積度が6
4Mbおよび256Mb級に向上されるにつれ、単純な
3次元構造のキャパシタとしては高集積半導体メモリ装
置を実現しにくくなった。
大容量DRAM製造時に生じる静電容量の問題を解決す
るために色々な形態に変形された3次元的なストリッジ
電極構造が発表されている。例えば、富士通研究所のT
・Ema他は1989年IEDMでフィン構造(Fin Str
ucture) のストリッジ電極を提案し、東芝のULSI研
究所のS・Inoue他は1989年SSDM会議でボ
ックス構造(Box Structure)のストリッジ電極および1989年IEDM
でスプレードスタックキャパシタ(Spread Stacked Capa
citor; SSC) 構造のストリッジ電極を提案し、また
三菱のLSI研究所のW・WAKAMIYA他は198
9年VLSIテクノロジーシンポジウムで円筒構造(Cyl
indrical Structure) のストリッジ電極を提案した。
AMセルにおいてそのセルキャパシタンスを増加させる
ための新たな構造の3次元的なキャパシタを具備した高
集積半導体メモリ装置を提供することである。本発明の
他の目的は、高集積半導体メモリ装置を製造するために
好適な高集積半導体メモリ装置の製造方法を提供するこ
とである。
達成するための高集積半導体メモリ装置は、一つのトラ
ンジスタと一つのキャパシタよりなされるメモリセルを
マトリックス状で半導体基板に具備した高集積半導体メ
モリ装置において、前記トランジスタのソース領域に接
し、不規則な開口形を有し、不規則に位置した円筒形の
ホールの形成された導電層が各セル単位で限定され形成
されたストリッジ電極と、前記ストリッジ電極の全面に
塗布された誘電体膜と、前記ストリッジ電極上に形成さ
れたプレート電極とを具備する。
半導体メモリ装置の製造方法は、一つのトランジスタと
一つのキャパシタよりなるメモリセルをマトリックス状
で半導体基板に具備した高集積半導体メモリ装置のキャ
パシタ製造方法において、前記トランジスタが形成され
た半導体基板上に第1導電層を沈積する工程と、前記第
1導電層に不純物拡散時気泡を形成するマスク物質を塗
布する工程と、前記マスク物質に不純物を蒸着する工程
と、前記不純物が蒸着された半導体基板に熱を加えるこ
とにより前記マスク物質中に不純物がドープされながら
前記マスク物質内に気泡を形成する工程と、前記マスク
物質を所定の厚さ程度にエッチバックすることにより前
記気泡を開けて第1導電層が部分的に前記マスク物質の
間に現われる工程と、残されたマスク物質をマスクとし
て前記第1導電層を所定の深さ程度に異方性食刻する工
程と、前記残されたマスク物質を除去する工程と、写真
食刻工程により前記第1導電層を各セル単位で限定する
ことによりストリッジ電極を完成する工程と、前記スト
リッジ電極上に誘電体膜を形成する工程と、前記誘電体
膜が形成された半導体基板上に第2導電層を沈積してプ
レート電極を形成する工程とを具備することを特徴とす
る。
物拡散工程で発生する気孔、すなわち気泡を用いてスト
リッジ電極を形成することにより、その製造工程におい
て最小デザインルールに支配されずに大きなセルキャパ
シタンスが得られ、最終的に完成されたキャパシタを製
造する過程で用いられる食刻工程の回数を減少できるた
め、何回か繰り返される食刻工程により既に基板上に形
成された素子が損傷されることを防止できる。このた
め、工程を単純化するのみならず素子の電気的特性も改
善し得る。また、セルキャパシタンスは不純物拡散時供
給される熱エネルギー、不純物量および拡散時間を調整
することにより調節されるが、そのキャパシタ形成工程
が簡単なのでセルキャパシタンス増加を容易に達成でき
て、64Mbおよびそれ以上のDRAMセルに適合した
セルキャパシタンスが確保できる。
詳細に説明する。半導体基板に不純物を拡散(diffusio
n) する過程で基板上に不要な気泡が生成される現象が
見られるが、本発明はこの気泡生成現象を用いてセルキ
ャパシタンス増加を図った新たな3次元的なキャパシタ
構造を提案する。図1は、本発明による高集積半導体メ
モリ装置の概略的な斜視図である。図1において、半導
体基板10上のフィールド酸化膜12の間には一対のト
ランジスタT1、T2が形成され、この一対のトランジ
スタT1、T2はドレイン領域16を共有し、それぞれ
ソース領域14およびゲート電極18を具備する。この
とき、ゲート電極は柱状に延長されワードライン(Wordl
ine)に提供され、ドレイン領域16にはビットライン2
0が連結され、トランジスタT1、T2の各ソース領域
14にはストリッジ電極S1、S2がそれぞれ連結され
る。
層の塊で形成されるが、このとき、この導電層の塊の表
面に不規則な模様の孔が不規則に開いて全体的に蜂の巣
形をなしている。各ストリッジ電極S1、S2はそれぞ
れのメモリセル領域に孤立され、各メモリセルを構成す
るトランジスタのソース領域14と連結され、一側横方
向にはフィールド酸化膜12の上まで拡張され、他側横
方向にはビットライン20の上まで拡張される。従っ
て、ストリッジ電極S1、S2は限定されたメモリセル
領域内で、導電層の外面および導電層内に形成された孔
の内面により電荷を蓄積できる有効面積を拡張させ得
る。この孔の個数は最小デザインルールと関係なく気泡
生成のための種々の条件を複合させることにより調節で
きるので、デザインルールの限界を克服するセルキャパ
シタンス構造が得られる。
面図であって、図中、短い破線で限定され横方向に延長
される領域は活性領域を限定するためのマスクパターン
P1であり、長い破線で限定された領域はワードライン
を形成するためのマスクパターンP2であり、実線で限
定されその内部に2個の対角線が引かれた領域はコンタ
クトホールを形成するためのマスクパターンP3であ
り、一点鎖線で限定され横方向に延長されマスクパター
ンP3を含むようにその中央部が突出された領域はビッ
トラインを形成するためのマスクパターンP4であり、
二点鎖線で限定されその内部に斜線が引かれマスクパタ
ーンP3を基準として対称された領域はストリッジ電極
を限定するためのマスクパターンP5である。
りその製造工程順序を示した図3(A)〜図5(E)を
参照して、本発明による高集積半導体メモリ装置の一実
施例の製造工程をより詳しく説明する。まず、図3
(A)を参照すれば、一つのドレイン領域16を共有
し、それぞれが一つのソース領域14とゲート電極18
より具備されたトランジスタおよびドレイン領域16上
にビットライン20が形成された半導体基板10上に第
1導電層30および第1物質40を積層した後、第1物
質上に不純物50を蒸着する工程を図示したもので、半
導体基板10全面にストリップ厚さに形成される。この
不純物50はPOCl3 (Phosphorus Oxychloride)とO
2 に熱エネルギーを供給することにより2物質の化学的
反応により生成されたP2 O5 (Phospho-rus Pentoxid
e)であって、この不純物はマスク物質、すなわちBPS
G膜に蒸着された後基板に加えられる熱エネルギーによ
り拡散される。実験によれば、拡散過程でBPSG膜内
には気泡が発生するが、この気泡は加えられる熱エネル
ギー、不純物の量および拡散過程で所要される時間に応
じてその大きさおよび個数が変わることが分かる。この
時、BPSG膜上に多結晶シリコンのような物質を50
0Å〜2000Å程度に塗布することにより気泡の大き
さを調節できるが、これは上記の物質を通じてのみ不純
物がBPSG膜に到達できるからである。
なわちBPSG膜内に気泡100が形成される工程を図
示したものであって、前述の拡散過程で供給される熱エ
ネルギーはBPSG膜をフロー(flow)状態で形成する
が、これは上記の気泡が占有する嵩ほどその厚さを増す
ので図面のように凹凸の表面状態を形成する。図4
(C)を参照すれば、気泡を開けて第1導電層表面に不
規則な模様の孔を不規則に形成した後、第1導電層に異
方性食刻を行なう工程を図示したもので、気泡100は
BPSG膜にエッチバック工程を行なうことにより開く
が、この時エッチバック工程は第1導電層と接しながら
形成された気泡の模様が半球になって第1導電層の一部
がマスク物質の間に現われるまで行なわれる。次いで、
第1導電層全面に異方性食刻を行なってエッチバック工
程で残されたマスク物質の間に現われるまで行なわれ
る。次いで、第1導電層全面に異方性食刻を行なってエ
ッチバック工程で残されたマスク物質40aをマスクと
して第1導電層を部分的に除去することにより、第1導
電層30aに不規則な開口形を有し不規則に位置した円
筒型のホールが形成されるようにする。
物質40aを除去した後、ストリッジ電極形成のための
マスクパターンP5を用いてストリッジ電極30bを形
成する工程を図示したもので、残されたマスク物質を湿
式食刻により除去した後、マスクパターンP5を用いて
異方性食刻を行なうことにより各セル単位で限定された
ストリッジ電極30bを形成する。図5(E)を参照す
れば、誘電体膜60およびプレート電極70を形成する
工程を図示したもので、ストリッジ全面に、例えばTa
2 O5 のような高誘電物質を塗布して誘電体膜を形成
し、次いで半導体基板全面に、例えば不純物がドープさ
れた多結晶シリコンのような第2導電層を沈積してプレ
ート電極70を形成することにより、ストリッジ電極3
0b、誘電体膜60およびプレート電極70を具備する
高集積半導体メモリ装置のキャパシタを完成する。
図で、これはストリッジ電極の下面までキャパシタの有
効面積で確保するためのもので、前述した一実施例より
若干大きいキャパシタンスを確保し得る。もう一つの実
施例はトランジスタが形成されている半導体基板の表面
に平坦化層90、食刻阻止層92および絶縁層をさらに
具備してから図3A、図3B、図4(C)、図4(D)
に図示された工程を進みストリッジ電極パターンを形成
した後、食刻阻止層92の上の絶縁層を除去することに
よりキャパシタンスの増加を達成し得る。図7は本発明
による他の実施例の垂直断面図で、ストリッジ電極の下
面まで有効キャパシタ面積で使用するための図4の工程
において、平坦化層90を形成せず図6の工程を実施す
ることにより、ストリッジ電極の下面が下部構造物の表
面屈曲に沿って形成されるようにしたものである。図8
は本発明による他の実施例の垂直断面図で、ビットライ
ン20を平坦化されたビットライン20aで形成するの
で、ビットラインでの抵抗が減らせて素子の動作特性を
改善した。なお、本発明は、前述した実施例に限定され
るものではなく、必要に応じて種々の変更が可能であ
る。
導体メモリ装置およびその製造方法によれば、最小デザ
インルールに支配されずに大きいセルキャパシタンスが
得られ、製造工程が簡単になるのみならず、セルキャパ
シタンス調節が容易なので64Mbおよびそれ以上のD
RAMセルに最適であるという効果がある。
施例を示す斜視図である。
リ装置の実施例を示す平面図である。
じて本発明による高集積半導体メモリ装置の好適な一実
施例の工程順序を示した断面図である。
じて本発明による高集積半導体メモリ装置の好適な一実
施例の工程順序を示した断面図である。
明による高集積半導体メモリ装置の好適な一実施例の工
程順序を示した断面図である。
施例を示した垂直断面図である。
施例を示した垂直断面図である。
つの実施例を示した垂直断面図である。
Claims (15)
- 【請求項1】一つのトランジスタと一つのキャパシタよ
りなされるメモリセルをマトリックス状で半導体基板に
具備した高集積半導体メモリ装置において、 前記トランジスタのソース領域に接し、不規則な開口形
を有し、不規則に位置した円筒形のホールの形成された
導電層が各セル単位で限定され形成されたストリッジ電
極と、 前記ストリッジ電極の全面に塗布された誘電体膜と、 前記ストリッジ電極上に形成されたプレート電極とを具
備することを特徴とする高集積半導体メモリ装置。 - 【請求項2】前記ストリッジ電極の下面を平坦にするこ
とを特徴とする請求項1に記載の高集積半導体メモリ装
置。 - 【請求項3】前記ストリッジ電極の下面は下部構造物の
屈曲に沿って形成されることを特徴とする請求項1に記
載の高集積半導体メモリ装置。 - 【請求項4】前記ストリッジ電極の下面にプレート電極
が形成されたことを特徴とする請求項2または3に記載
の高集積半導体メモリ装置。 - 【請求項5】一つのトランジスタと一つのキャパシタよ
りなるメモリセルをマトリックス状で半導体基板に具備
した高集積半導体メモリ装置のキャパシタ製造方法にお
いて、 前記トランジスタが形成された半導体基板上に第1導電
層を沈積する工程と、 前記第1導電層上に不純物拡散時気泡を形成するマスク
物質を塗布する工程と、 前記マスク物質に不純物を蒸着する工程と、 前記不純物が蒸着された半導体基板に熱を加えることに
より前記マスク物質中に不純物がドープされながら前記
マスク物質内に気泡を形成する工程と、 前記マスク物質を所定の厚さ程度にエッチバックするこ
とにより前記気泡を開けて第1導電層が部分的に前記マ
スク物質の間に現われる工程と、 残されたマスク物質をマスクとして前記第1導電層を所
定の深さ程度に異方性食刻する工程と、 前記残されたマスク物質を除去する工程と、 写真食刻工程により前記第1導電層を各セル単位で限定
することによりストリッジ電極を完成する工程と、 前記ストリッジ電極上に誘電体膜を形成する工程と、 前記誘電体膜が形成された半導体基板上に第2導電層を
沈積してプレート電極を形成する工程とを具備すること
を特徴とする高集積半導体メモリ装置の製造方法。 - 【請求項6】前記第1導電層は不純物がドープされた多
結晶シリコンであることを特徴とする請求項5に記載の
高集積半導体メモリ装置の製造方法。 - 【請求項7】前記第1導電層の厚さは4000Å〜60
00Åであることを特徴とする請求項6に記載の高集積
半導体メモリ装置の製造方法。 - 【請求項8】前記マスク物質はBPSG膜であることを
特徴とする請求項5に記載の高集積半導体メモリ装置の
製造方法。 - 【請求項9】前記BPSG膜の厚さは500Å〜300
0Åであることを特徴とする請求項8に記載の高集積半
導体メモリ装置の製造方法。 - 【請求項10】前記不純物蒸着工程はPOCl3 とO2
が反応してP2 O5 が生成される工程であることを特徴
とする請求項5に記載の高集積半導体メモリ装置の製造
方法。 - 【請求項11】前記不純物拡散工程はBPSG膜上に多
結晶シリコン蒸着した後遂行することを特徴とする請求
項5に記載の高集積半導体メモリ装置の製造方法。 - 【請求項12】前記多結晶シリコン層の厚さは500Å
〜2000Åであることを特徴とする請求項11に記載
の高集積半導体メモリ装置の製造方法。 - 【請求項13】前記気泡の個数および大きさは前記不純
物の濃度、供給される熱エネルギーおよび反応時間によ
り調節することを特徴とする請求項5に記載の高集積半
導体メモリ装置の製造方法。 - 【請求項14】前記第1導電層の沈積前に平坦化層、食
刻阻止層および絶縁層を塗布して各セル単位でストリッ
ジ電極を区分する食刻工程後、前記絶縁層を除去するこ
とによりストリッジ電極の下面まで有効キャパシタ面積
に利用することを特徴とする請求項5に記載の高集積半
導体メモリ装置の製造方法。 - 【請求項15】前記平坦化層を除去することを特徴とす
る請求項14に記載の高集積半導体メモリ装置の製造方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910001589A KR930009593B1 (ko) | 1991-01-30 | 1991-01-30 | 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell) |
KR1991P1589 | 1991-01-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0567747A true JPH0567747A (ja) | 1993-03-19 |
JPH0821693B2 JPH0821693B2 (ja) | 1996-03-04 |
Family
ID=19310501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3124854A Expired - Fee Related JPH0821693B2 (ja) | 1991-01-30 | 1991-04-26 | 高集積半導体メモリ装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5164881A (ja) |
JP (1) | JPH0821693B2 (ja) |
KR (1) | KR930009593B1 (ja) |
DE (1) | DE4113776A1 (ja) |
GB (1) | GB2252447B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326268A (ja) * | 1993-04-20 | 1994-11-25 | Hyundai Electron Ind Co Ltd | Dramセルのキャパシター及びその製造方法 |
US6323100B1 (en) | 1997-05-12 | 2001-11-27 | Nec Corporation | Method for manufacturing a semiconductor device |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930009594B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법 |
TW243541B (ja) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
GB2297648B (en) * | 1991-08-31 | 1996-10-23 | Samsung Electronics Co Ltd | Semiconductor device |
TW222710B (ja) * | 1991-09-07 | 1994-04-21 | Samsung Electronics Co Ltd | |
GB2293691B (en) * | 1991-09-07 | 1996-06-19 | Samsung Electronics Co Ltd | Semiconductor memory devices |
TW221720B (ja) * | 1991-11-15 | 1994-03-11 | Gold Star Co | |
US5238862A (en) * | 1992-03-18 | 1993-08-24 | Micron Technology, Inc. | Method of forming a stacked capacitor with striated electrode |
KR960002073B1 (ko) * | 1992-06-10 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
US5539612A (en) * | 1992-09-08 | 1996-07-23 | Texas Instruments Incorporated | Intermediate structure for forming a storage capacitor |
JP3038088B2 (ja) * | 1992-10-09 | 2000-05-08 | 新日本製鐵株式会社 | 半導体記憶装置の製造方法 |
KR960006344B1 (ko) * | 1992-10-24 | 1996-05-13 | 현대전자산업주식회사 | 표면적이 극대화된 전하저장전극 도전층 형성방법 |
US5340763A (en) * | 1993-02-12 | 1994-08-23 | Micron Semiconductor, Inc. | Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same |
KR950021710A (ko) * | 1993-12-01 | 1995-07-26 | 김주용 | 반도체 장치의 캐패시터 제조방법 |
GB2285176B (en) * | 1993-12-27 | 1997-11-26 | Hyundai Electronics Ind | Structure and manufacturing method of a charge storage electrode |
KR0126799B1 (ko) * | 1993-12-31 | 1997-12-29 | 김광호 | 반도체장치의 커패시터 제조방법 |
US5482885A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corp. | Method for forming most capacitor using poly spacer technique |
US5482882A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corporation | Method for forming most capacitor using polysilicon islands |
US5427974A (en) * | 1994-03-18 | 1995-06-27 | United Microelectronics Corporation | Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten |
US5466627A (en) * | 1994-03-18 | 1995-11-14 | United Microelectronics Corporation | Stacked capacitor process using BPSG precipitates |
US5512768A (en) * | 1994-03-18 | 1996-04-30 | United Microelectronics Corporation | Capacitor for use in DRAM cell using surface oxidized silicon nodules |
US5492848A (en) * | 1994-03-18 | 1996-02-20 | United Microelectronics Corp. | Stacked capacitor process using silicon nodules |
US5538592A (en) * | 1994-07-22 | 1996-07-23 | International Business Machines Corporation | Non-random sub-lithography vertical stack capacitor |
JP2976842B2 (ja) * | 1995-04-20 | 1999-11-10 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US5650351A (en) * | 1996-01-11 | 1997-07-22 | Vanguard International Semiconductor Company | Method to form a capacitor having multiple pillars for advanced DRAMS |
US5545585A (en) * | 1996-01-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of making a dram circuit with fin-shaped stacked capacitors |
US5554557A (en) * | 1996-02-02 | 1996-09-10 | Vanguard International Semiconductor Corp. | Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell |
US5604146A (en) * | 1996-06-10 | 1997-02-18 | Vanguard International Semiconductor Corporation | Method to fabricate a semiconductor memory device having an E-shaped storage node |
TW312831B (en) | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(3) |
US5796138A (en) * | 1996-08-16 | 1998-08-18 | United Microelectronics Corporation | Semiconductor memory device having a tree type capacitor |
US5811848A (en) * | 1996-08-16 | 1998-09-22 | United Microelectronics Corporation | Capacitor structure for a semiconductor memory device |
TW308727B (en) * | 1996-08-16 | 1997-06-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (4) |
TW312828B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor(5) |
TW351846B (en) * | 1996-08-16 | 1999-02-01 | United Microelectronics Corp | Method for fabricating memory cell for DRAM |
US5759890A (en) * | 1996-08-16 | 1998-06-02 | United Microelectronics Corporation | Method for fabricating a tree-type capacitor structure for a semiconductor memory device |
TW306036B (en) * | 1996-08-16 | 1997-05-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (part 2) |
TW297948B (en) * | 1996-08-16 | 1997-02-11 | United Microelectronics Corp | Memory cell structure of DRAM |
TW304290B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | The manufacturing method for semiconductor memory device with capacitor |
TW302524B (en) * | 1996-08-16 | 1997-04-11 | United Microelectronics Corp | Memory cell structure of dynamic random access memory and manufacturing method thereof |
TW306064B (en) * | 1996-08-16 | 1997-05-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (part 6) |
TW308729B (en) * | 1996-08-16 | 1997-06-21 | United Microelectronics Corp | Semiconductor memory device with capacitor (3) |
TW427012B (en) * | 1996-08-16 | 2001-03-21 | United Microelectronics Corp | The manufacturing method of double-combined capacitor DRAM cells |
TW304288B (en) * | 1996-08-16 | 1997-05-01 | United Microelectronics Corp | Manufacturing method of semiconductor memory device with capacitor |
TW312829B (en) * | 1996-08-16 | 1997-08-11 | United Microelectronics Corp | Semiconductor memory device with capacitor(6) |
US5739060A (en) * | 1996-08-16 | 1998-04-14 | United Microelecrtronics Corporation | Method of fabricating a capacitor structure for a semiconductor memory device |
TW366592B (en) * | 1996-08-16 | 1999-08-11 | United Microelectronics Corp | DRAM memory and the manufacturing method for the memory cells |
US5744833A (en) * | 1996-08-16 | 1998-04-28 | United Microelectronics Corporation | Semiconductor memory device having tree-type capacitor |
JPH10144882A (ja) * | 1996-11-13 | 1998-05-29 | Oki Electric Ind Co Ltd | 半導体記憶素子のキャパシタ及びその製造方法 |
US6010932A (en) | 1996-12-05 | 2000-01-04 | Micron Technology, Inc. | Fork-like memory structure for ULSI DRAM and method of fabrication |
TW376534B (en) | 1997-04-18 | 1999-12-11 | Pegre Semiconductors Llc | A semiconductor device and thereof |
TW463372B (en) * | 1998-07-30 | 2001-11-11 | United Microelectronics Corp | Capacitor structure for DRAM and the manufacturing method thereof |
KR100368935B1 (ko) * | 2000-10-27 | 2003-01-24 | 삼성전자 주식회사 | 반도체 장치의 실린더형 스토리지 노드 형성방법 |
US7354523B2 (en) * | 2004-06-17 | 2008-04-08 | Macronix International Co., Ltd. | Methods for sidewall etching and etching during filling of a trench |
US7662694B2 (en) * | 2006-07-31 | 2010-02-16 | Ibiden Co., Ltd. | Capacitor having adjustable capacitance, and printed wiring board having the same |
US20130102143A1 (en) * | 2011-10-24 | 2013-04-25 | Da Zhang | Method of making a non-volatile memory cell having a floating gate |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63209157A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | 半導体記憶装置 |
JPH01119049A (ja) * | 1987-11-02 | 1989-05-11 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01243573A (ja) * | 1988-03-25 | 1989-09-28 | Toshiba Corp | 半導体記憶装置 |
JPH01257365A (ja) * | 1988-04-07 | 1989-10-13 | Fujitsu Ltd | 半導体集積回路装置 |
JPH02119135A (ja) * | 1988-10-28 | 1990-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH02257670A (ja) * | 1989-03-30 | 1990-10-18 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4017885A (en) * | 1973-10-25 | 1977-04-12 | Texas Instruments Incorporated | Large value capacitor |
US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
JPH01282855A (ja) * | 1988-05-09 | 1989-11-14 | Mitsubishi Electric Corp | 半導体基板上にキャパシタを形成する方法 |
JPH02156566A (ja) * | 1988-12-08 | 1990-06-15 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP2724209B2 (ja) * | 1989-06-20 | 1998-03-09 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
US5043780A (en) * | 1990-01-03 | 1991-08-27 | Micron Technology, Inc. | DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance |
US5082797A (en) * | 1991-01-22 | 1992-01-21 | Micron Technology, Inc. | Method of making stacked textured container capacitor |
-
1991
- 1991-01-30 KR KR1019910001589A patent/KR930009593B1/ko not_active IP Right Cessation
- 1991-04-25 GB GB9108852A patent/GB2252447B/en not_active Expired - Fee Related
- 1991-04-26 JP JP3124854A patent/JPH0821693B2/ja not_active Expired - Fee Related
- 1991-04-26 DE DE4113776A patent/DE4113776A1/de active Granted
- 1991-12-30 US US07/814,469 patent/US5164881A/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63209157A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | 半導体記憶装置 |
JPH01119049A (ja) * | 1987-11-02 | 1989-05-11 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01243573A (ja) * | 1988-03-25 | 1989-09-28 | Toshiba Corp | 半導体記憶装置 |
JPH01257365A (ja) * | 1988-04-07 | 1989-10-13 | Fujitsu Ltd | 半導体集積回路装置 |
JPH02119135A (ja) * | 1988-10-28 | 1990-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH02257670A (ja) * | 1989-03-30 | 1990-10-18 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326268A (ja) * | 1993-04-20 | 1994-11-25 | Hyundai Electron Ind Co Ltd | Dramセルのキャパシター及びその製造方法 |
US6323100B1 (en) | 1997-05-12 | 2001-11-27 | Nec Corporation | Method for manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE4113776A1 (de) | 1992-08-13 |
KR930009593B1 (ko) | 1993-10-07 |
US5164881A (en) | 1992-11-17 |
GB2252447B (en) | 1995-02-15 |
GB9108852D0 (en) | 1991-06-12 |
KR920015575A (ko) | 1992-08-27 |
JPH0821693B2 (ja) | 1996-03-04 |
GB2252447A (en) | 1992-08-05 |
DE4113776C2 (ja) | 1993-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0567747A (ja) | 高集積半導体メモリ装置およびその製造方法 | |
JP2502446B2 (ja) | トレンチ・コンデンサを備えた半導体メモリ素子を製造する方法 | |
JP3935991B2 (ja) | Dramセル装置および該dramセル装置の製造方法 | |
US5407534A (en) | Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal | |
JP2528731B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH079946B2 (ja) | 絨毛形のキャパシタ構造を有する半導体メモリ装置の製造方法 | |
US5573968A (en) | Method for fabricating stacked capacitors of semiconductor device | |
JPH08340093A (ja) | 極薄スタック・キャパシタ構造 | |
KR100350675B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
JPH0426156A (ja) | 半導体装置の製造方法 | |
JPH10313100A (ja) | Dramセル装置及びその製造方法 | |
JPH05251657A (ja) | 半導体メモリセルとその製造方法 | |
KR100189963B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
JP3607444B2 (ja) | 半導体装置のキャパシタ製造方法 | |
JP3955344B2 (ja) | 半導体装置内のコンデンサの製造方法 | |
JPH0496272A (ja) | 高集積半導体メモリ装置及びその製造方法 | |
JPH0316258A (ja) | 半導体装置の製造方法 | |
JP2744457B2 (ja) | 半導体装置およびその製造方法 | |
KR100365935B1 (ko) | 반도체소자의저장전극형성방법 | |
KR950013382B1 (ko) | 커패시터 및 그 제조방법 | |
KR20020078432A (ko) | 반도체 메모리 장치의 제조 방법 | |
KR0155790B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR0165307B1 (ko) | 저항소자를 갖는 반도체 메모리장치 및 그 제조방법 | |
TWI246164B (en) | Manufacturing method for capacitor of DRAM | |
JPS63318152A (ja) | ダイナミツクランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |