JPH0555231A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555231A JPH0555231A JP21252891A JP21252891A JPH0555231A JP H0555231 A JPH0555231 A JP H0555231A JP 21252891 A JP21252891 A JP 21252891A JP 21252891 A JP21252891 A JP 21252891A JP H0555231 A JPH0555231 A JP H0555231A
- Authority
- JP
- Japan
- Prior art keywords
- implanted
- defects
- silicon
- substrate
- implanted layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】高エネルギーイオン注入時に、注入ドーズ量の
ある特定の範囲において、リーク電流が増大するという
課題がある。 【構成】上記の原因としては、注入時に発生する欠陥，
基板中の酸素及び熱処理後の２次欠陥の発生が関連して
いる。そのため、ボロンを注入しＢ+ 注入層６を形成
後、前記ボロンと同じ所にシリコンを注入し、Ｓ+ 注入
層７を形成する。すなわち、Ｂ+ 注入層６の中にＳｉ+
注入層７を形成する。これにより、欠陥はＢ+ 注入層６
の中にとじ込められ、すべてのボロンドーズ量範囲にお
いて、リーク電流は低減できる。この時、欠陥の発生位
置はＢ+ 注入層６の中あるいは、より深い位置、又はフ
ィールド酸化膜５の下などに形成しても、同様の効果が
得られる。
ある特定の範囲において、リーク電流が増大するという
課題がある。 【構成】上記の原因としては、注入時に発生する欠陥，
基板中の酸素及び熱処理後の２次欠陥の発生が関連して
いる。そのため、ボロンを注入しＢ+ 注入層６を形成
後、前記ボロンと同じ所にシリコンを注入し、Ｓ+ 注入
層７を形成する。すなわち、Ｂ+ 注入層６の中にＳｉ+
注入層７を形成する。これにより、欠陥はＢ+ 注入層６
の中にとじ込められ、すべてのボロンドーズ量範囲にお
いて、リーク電流は低減できる。この時、欠陥の発生位
置はＢ+ 注入層６の中あるいは、より深い位置、又はフ
ィールド酸化膜５の下などに形成しても、同様の効果が
得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に不純物のイオン注入法においてエネルギーが
ＭｅＶ程度の高エネルギー領域で、深い位置に不純物を
導入する場合の、欠陥の生成位置を制御する方法に関す
る。
関し、特に不純物のイオン注入法においてエネルギーが
ＭｅＶ程度の高エネルギー領域で、深い位置に不純物を
導入する場合の、欠陥の生成位置を制御する方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造工程において、高エネ
ルギーのイオン注入技術は、ウエル形成時の熱サイクル
の低減、ラッチアップ防止のための高濃度埋め込み層の
形成、α線防止のための高濃度層の形成など、デバイス
特性を向上するための利用が検討されつつある。このよ
うな高エネルギーのイオン注入においては、基板に欠陥
が形成される位置が深いために、イオン注入後１０００
℃程度の熱処理を行っても容易には欠陥を除去できな
い。
ルギーのイオン注入技術は、ウエル形成時の熱サイクル
の低減、ラッチアップ防止のための高濃度埋め込み層の
形成、α線防止のための高濃度層の形成など、デバイス
特性を向上するための利用が検討されつつある。このよ
うな高エネルギーのイオン注入においては、基板に欠陥
が形成される位置が深いために、イオン注入後１０００
℃程度の熱処理を行っても容易には欠陥を除去できな
い。
【０００３】従って、このような方法を用いる限りで
は、使用するエネルギーや注入するドーズ量により、デ
バイス特性に影響のない使用できる範囲が制限されてし
まう。例えば、１０13ｃｍ-2以下のドーズ量において
は、９００〜１０００℃程度の熱処理により欠陥は回復
できる。しかし、１０14ｃｍ-2以上のドーズ量になると
熱処理後においても欠陥が回復できず、リーク電流が増
大している。これらの事は、例えば塚本他により、第３
２回半導体専門講習会予稿集（１９８９年８月、）ｐｐ
７６−７７に報告されている。
は、使用するエネルギーや注入するドーズ量により、デ
バイス特性に影響のない使用できる範囲が制限されてし
まう。例えば、１０13ｃｍ-2以下のドーズ量において
は、９００〜１０００℃程度の熱処理により欠陥は回復
できる。しかし、１０14ｃｍ-2以上のドーズ量になると
熱処理後においても欠陥が回復できず、リーク電流が増
大している。これらの事は、例えば塚本他により、第３
２回半導体専門講習会予稿集（１９８９年８月、）ｐｐ
７６−７７に報告されている。
【０００４】
【発明が解決しようとする課題】前述のように、高エネ
ルギーのイオン注入においては、１０14ｃｍ-2のドーズ
量がリーク電流の増大の境めになっているが、更にドー
ズ量を増大し５×１０14ｃｍ-2にするとまた、リーク電
流が減少し、リーク電流が増大するのは限られたドーズ
量領域という事になる。このように使用上重要なドーズ
量領域において、リーク電流が増大してしまうため、半
導体装置の特性及び信頼性が低下するという問題があっ
た。さらに、このような現象はイオン種により多少ドー
ズ量依存性があるが、基本的には全てのイオンで同様な
事が生じる。
ルギーのイオン注入においては、１０14ｃｍ-2のドーズ
量がリーク電流の増大の境めになっているが、更にドー
ズ量を増大し５×１０14ｃｍ-2にするとまた、リーク電
流が減少し、リーク電流が増大するのは限られたドーズ
量領域という事になる。このように使用上重要なドーズ
量領域において、リーク電流が増大してしまうため、半
導体装置の特性及び信頼性が低下するという問題があっ
た。さらに、このような現象はイオン種により多少ドー
ズ量依存性があるが、基本的には全てのイオンで同様な
事が生じる。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板に不純物をイオン注入したのち熱
処理を行う半導体装置の製造方法において、不純物のイ
オン注入前またはイオン注入後に前記半導体基板にシリ
コンまたはゲルマニウムまたは不活性元素をイオン注入
するものである。
造方法は、半導体基板に不純物をイオン注入したのち熱
処理を行う半導体装置の製造方法において、不純物のイ
オン注入前またはイオン注入後に前記半導体基板にシリ
コンまたはゲルマニウムまたは不活性元素をイオン注入
するものである。
【０００６】
【作用】不純物をイオン注入法を用いて基板中に導入す
る場合、基板と導伝タイプが異なる不純物をイオン注入
すると、ある限られたドーズ量の範囲でリーク電流が増
大する。これはイオン注入にともない欠陥が発生する
が、ドーズ量が多くなるとこれら欠陥が形成された領域
に、基板中の酸素がゲッタリングされるために、それに
ともない欠陥もこの周辺にゲッタリングされ、これらの
欠陥は不純物の活性領域の中に取り込まれ電気的にはな
んら影響を受けない。しかし、ドーズ量が少ない領域で
はイオン注入時に欠陥の発生量が少ないために、基板中
の酸素をゲッタリングする事ができず、従って、欠陥も
この領域にゲッタリングする事ができないために、欠陥
が広い範囲に分布してしまい、電気的にリーク電流を増
大させるなどの影響が生じる。
る場合、基板と導伝タイプが異なる不純物をイオン注入
すると、ある限られたドーズ量の範囲でリーク電流が増
大する。これはイオン注入にともない欠陥が発生する
が、ドーズ量が多くなるとこれら欠陥が形成された領域
に、基板中の酸素がゲッタリングされるために、それに
ともない欠陥もこの周辺にゲッタリングされ、これらの
欠陥は不純物の活性領域の中に取り込まれ電気的にはな
んら影響を受けない。しかし、ドーズ量が少ない領域で
はイオン注入時に欠陥の発生量が少ないために、基板中
の酸素をゲッタリングする事ができず、従って、欠陥も
この領域にゲッタリングする事ができないために、欠陥
が広い範囲に分布してしまい、電気的にリーク電流を増
大させるなどの影響が生じる。
【０００７】そこで、イオン注入領域あるいは電気的に
影響のないイオン注入領域の周辺あるいはそれより深い
位置に、基板構成元素と同種のイオンあるいは不活性ガ
ス等の電気的に影響のないイオンを注入する。これによ
り、この領域に基板中の酸素をゲッタリングさせれば、
欠陥もこの領域にゲッタリングする事ができるために、
不純物のドーズ量が少ないときにも、電気的に影響のな
いようにする事ができる。また、この酸素をゲッタリン
グさせる領域としては、不純物を導入するのと同じ領域
でも良いし、また不純物を導入しようとしている周辺の
領域でも良い。また、電気的に影響のない不純物の導入
領域より深い位置に導入しても良い。
影響のないイオン注入領域の周辺あるいはそれより深い
位置に、基板構成元素と同種のイオンあるいは不活性ガ
ス等の電気的に影響のないイオンを注入する。これによ
り、この領域に基板中の酸素をゲッタリングさせれば、
欠陥もこの領域にゲッタリングする事ができるために、
不純物のドーズ量が少ないときにも、電気的に影響のな
いようにする事ができる。また、この酸素をゲッタリン
グさせる領域としては、不純物を導入するのと同じ領域
でも良いし、また不純物を導入しようとしている周辺の
領域でも良い。また、電気的に影響のない不純物の導入
領域より深い位置に導入しても良い。
【０００８】
【実施例】以下、本発明を図面を用いて説明する。図１
（ａ）〜（ｃ）は本発明の第１の実施例を説明するため
の半導体チップの断面図である。
（ａ）〜（ｃ）は本発明の第１の実施例を説明するため
の半導体チップの断面図である。
【０００９】まず図１（ａ）に示すように、シリコン基
板１上に酸化膜２を３０ｎｍ形成後、窒化膜３を１１０
ｎｍ堆積し、その後、フォトレジスト膜４を堆積し、パ
ターニングを行う。
板１上に酸化膜２を３０ｎｍ形成後、窒化膜３を１１０
ｎｍ堆積し、その後、フォトレジスト膜４を堆積し、パ
ターニングを行う。
【００１０】次に図１（ｂ）に示すように、フォトレジ
スト膜４を剥離後、９８０℃で酸化し厚さ６００ｎｍの
フィールド酸化膜５を形成する。次にボロン（Ｂ+ ）を
１ＭｅＶで１０13〜１０15ｃｍ-2注入し、Ｂ+ 注入層６
を形成する。
スト膜４を剥離後、９８０℃で酸化し厚さ６００ｎｍの
フィールド酸化膜５を形成する。次にボロン（Ｂ+ ）を
１ＭｅＶで１０13〜１０15ｃｍ-2注入し、Ｂ+ 注入層６
を形成する。
【００１１】次に図１（ｃ）に示すように、上記ボロン
のレンジとほぼ同じ深さにシリコン（Ｓｉ+ ）をイオン
注入しＳｉ+ 注入層７を形成する。この時の条件として
は、シリコンイオンを１ＭｅＶで５×１０13〜１０15ｃ
ｍ-2注入する。次に、これらの試料を９００℃で３０分
間熱処理をする。
のレンジとほぼ同じ深さにシリコン（Ｓｉ+ ）をイオン
注入しＳｉ+ 注入層７を形成する。この時の条件として
は、シリコンイオンを１ＭｅＶで５×１０13〜１０15ｃ
ｍ-2注入する。次に、これらの試料を９００℃で３０分
間熱処理をする。
【００１２】その後、これらの試料にデバイスを作製し
電気的特性を評価した。これらの試料をＳＩＭＳで測定
したところ、シリコン注入のドーズ量が５×１０14ｃｍ
-2以上では、ボロン注入の有無に関わらずシリコンイオ
ンのレンジ付近に酸素のピークが観測された。これは、
シリコン注入により基板中の酸素がゲッタリングされた
事による。シリコンのドーズ量が５×１０14ｃｍ-2以上
の条件で、ボロンを注入したところ、ボロンのドーズ量
が８×１０13〜３×１０14ｃｍ-2の領域において、シリ
コンを注入していない試料においてはリーク電流が極め
て大きかったが、シリコンを注入した試料に関しては問
題ない程度にリーク電流は減少していた。また、このよ
うな試料を透過型電子顕微鏡（ＴＥＭ）を用いて欠陥を
調べたところ、酸素のゲッタリングされた位置とほぼ同
じところに欠陥がみられた。これはとりもなおさず、シ
リコン注入により基板中の酸素がゲッタリングされ、そ
のところに欠陥がゲッタリングされたために、リーク電
流が減少したものと考えられる。
電気的特性を評価した。これらの試料をＳＩＭＳで測定
したところ、シリコン注入のドーズ量が５×１０14ｃｍ
-2以上では、ボロン注入の有無に関わらずシリコンイオ
ンのレンジ付近に酸素のピークが観測された。これは、
シリコン注入により基板中の酸素がゲッタリングされた
事による。シリコンのドーズ量が５×１０14ｃｍ-2以上
の条件で、ボロンを注入したところ、ボロンのドーズ量
が８×１０13〜３×１０14ｃｍ-2の領域において、シリ
コンを注入していない試料においてはリーク電流が極め
て大きかったが、シリコンを注入した試料に関しては問
題ない程度にリーク電流は減少していた。また、このよ
うな試料を透過型電子顕微鏡（ＴＥＭ）を用いて欠陥を
調べたところ、酸素のゲッタリングされた位置とほぼ同
じところに欠陥がみられた。これはとりもなおさず、シ
リコン注入により基板中の酸素がゲッタリングされ、そ
のところに欠陥がゲッタリングされたために、リーク電
流が減少したものと考えられる。
【００１３】次に図２を用い第２の実施例について述べ
る。まず図２（ａ）に示すように、シリコン基板１０上
に酸化膜１１を３０ｎｍ形成後、窒化膜１２を１１０ｎ
ｍ堆積し、その後、フォトレジスト１３を堆積し、パタ
ーニングを行う。
る。まず図２（ａ）に示すように、シリコン基板１０上
に酸化膜１１を３０ｎｍ形成後、窒化膜１２を１１０ｎ
ｍ堆積し、その後、フォトレジスト１３を堆積し、パタ
ーニングを行う。
【００１４】次に図２（ｂ）に示すように、フォトレジ
スト膜１３を剥離後、９８０℃で酸化し６００ｎｍのフ
ィールド酸化膜１４を形成する。次に、フォトレジスト
膜１５をフィールド酸化膜以外のデバイス作製領域にの
み堆積させる。この試料にシリコンイオンを１ＭｅＶで
５×１０13〜１０15ｃｍ-2注入し、シリコン注入層１６
を形成する。
スト膜１３を剥離後、９８０℃で酸化し６００ｎｍのフ
ィールド酸化膜１４を形成する。次に、フォトレジスト
膜１５をフィールド酸化膜以外のデバイス作製領域にの
み堆積させる。この試料にシリコンイオンを１ＭｅＶで
５×１０13〜１０15ｃｍ-2注入し、シリコン注入層１６
を形成する。
【００１５】次に図２（ｃ）に示すように、フォトレジ
スト膜１５を除去した後に、ボロンをシリコンと同じ深
さに導入した。この時のボロンのエネルギーとしては
０．９ＭｅＶであり、ドーズ量としては１０13〜１０15
ｃｍ-2とした。これにより、Ｂ+ 注入層１７を形成し
た。その後、これら試料を９００℃で３０分間の熱処理
を行った。
スト膜１５を除去した後に、ボロンをシリコンと同じ深
さに導入した。この時のボロンのエネルギーとしては
０．９ＭｅＶであり、ドーズ量としては１０13〜１０15
ｃｍ-2とした。これにより、Ｂ+ 注入層１７を形成し
た。その後、これら試料を９００℃で３０分間の熱処理
を行った。
【００１６】次に、これら試料に通常の方法を用いてデ
バイスを作製し、デバイス特性を評価した。シリコンイ
オンが５×１０14ｃｍ-2以上注入された試料について
は、ＳＩＭＳ分析の結果、基板中の酸素がＳｉ+ 注入層
１６にゲッタリングされている事が分かった。このよう
な酸素がゲッタリングされるような試料でボロンを注入
した試料について電気的特性を評価した。その結果、ボ
ロンのドーズ量に関わらずリーク電流は極めて少ない事
がわかった。しかし、シリコンを注入していない試料に
関しては、８×１０13〜３×１０14ｃｍ-2のドーズ量領
域においてリーク電流が極めて増大し、実用上問題があ
った。このような試料に関して、ＴＥＭを用いて基板中
の欠陥を測定したところ、Ｓｉ+ 注入層１６にのみ欠陥
が集中している事が分かった。従って、デバイスの活性
領域の直下でなくともその周辺領域にも酸素をゲッタリ
ングできる事がわかった。
バイスを作製し、デバイス特性を評価した。シリコンイ
オンが５×１０14ｃｍ-2以上注入された試料について
は、ＳＩＭＳ分析の結果、基板中の酸素がＳｉ+ 注入層
１６にゲッタリングされている事が分かった。このよう
な酸素がゲッタリングされるような試料でボロンを注入
した試料について電気的特性を評価した。その結果、ボ
ロンのドーズ量に関わらずリーク電流は極めて少ない事
がわかった。しかし、シリコンを注入していない試料に
関しては、８×１０13〜３×１０14ｃｍ-2のドーズ量領
域においてリーク電流が極めて増大し、実用上問題があ
った。このような試料に関して、ＴＥＭを用いて基板中
の欠陥を測定したところ、Ｓｉ+ 注入層１６にのみ欠陥
が集中している事が分かった。従って、デバイスの活性
領域の直下でなくともその周辺領域にも酸素をゲッタリ
ングできる事がわかった。
【００１７】この第２の実施例においては、シリコンイ
オンは、フィールド酸化膜１４の下にのみ形成してお
り、従って、基板中の酸素はこの領域にのみゲッタリン
グされる事になる。しかし、Ｓｉ+ 注入層１６はＢ+ 注
入層１７より深い位置にあるので、電気的にはＢ+ 注入
層１７により、シールドされているのと同じ効果である
ために、特に問題とはならない。
オンは、フィールド酸化膜１４の下にのみ形成してお
り、従って、基板中の酸素はこの領域にのみゲッタリン
グされる事になる。しかし、Ｓｉ+ 注入層１６はＢ+ 注
入層１７より深い位置にあるので、電気的にはＢ+ 注入
層１７により、シールドされているのと同じ効果である
ために、特に問題とはならない。
【００１８】上記実施例においては結晶性回復のために
シリコンイオンを注入した場合について説明したが、電
気特性に変化を与えることのないＧｅ、またはＮｅ等の
不活性元素を用いてもよい。
シリコンイオンを注入した場合について説明したが、電
気特性に変化を与えることのないＧｅ、またはＮｅ等の
不活性元素を用いてもよい。
【００１９】
【発明の効果】半導体装置の製造工程において不純物を
高エネルギーでイオン注入する場合に、不純物イオンの
みを直接導入し熱処理を行うと、ある特定領域でデバイ
スのリーク電流が増大するという問題が生じた。これ
は、欠陥の広がりと不純物の広がりとの関係に依存する
事が分かり、欠陥の広がりに関しては基板中の酸素が関
与している事が分かった。従って、イオン注入にともな
い発生する欠陥とそれによりゲッタリングされる基板中
の酸素を制御すれば良い事になる。そこで、故意に欠陥
を基板中に導入した。その欠陥の導入方法としては、不
純物層と同じところに導入するもの、不純物層より深い
位置に導入する方法及び不純物層の周辺に導入する方法
など考えられ、デバイス構造や使用方法におうじて使え
られるために、プロセス適応性が良い。また、欠陥導入
する工程には自由度があり、不純物導入の先でも後でも
良い。このように本発明によれば基板中の欠陥をゲッタ
リングして除去できるので、半導体装置の信頼性及び歩
留りを向上させることができる。
高エネルギーでイオン注入する場合に、不純物イオンの
みを直接導入し熱処理を行うと、ある特定領域でデバイ
スのリーク電流が増大するという問題が生じた。これ
は、欠陥の広がりと不純物の広がりとの関係に依存する
事が分かり、欠陥の広がりに関しては基板中の酸素が関
与している事が分かった。従って、イオン注入にともな
い発生する欠陥とそれによりゲッタリングされる基板中
の酸素を制御すれば良い事になる。そこで、故意に欠陥
を基板中に導入した。その欠陥の導入方法としては、不
純物層と同じところに導入するもの、不純物層より深い
位置に導入する方法及び不純物層の周辺に導入する方法
など考えられ、デバイス構造や使用方法におうじて使え
られるために、プロセス適応性が良い。また、欠陥導入
する工程には自由度があり、不純物導入の先でも後でも
良い。このように本発明によれば基板中の欠陥をゲッタ
リングして除去できるので、半導体装置の信頼性及び歩
留りを向上させることができる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
１ シリコン基板 ２ 酸化膜 ３ 窒化膜 ４ フォトレジスト膜 ５ フィールド酸化膜 ６ Ｂ+ 注入層 ７ Ｓｉ+ 注入層 １０ シリコン基板 １１ 酸化膜 １２ 窒化膜 １３ フォトレジスト膜 １４ フィールド酸化膜 １５ フォトレジスト膜 １６ Ｓｉ+ 注入層 １７ Ｂ+ 注入層
Claims (1)
- 【請求項１】 半導体基板に不純物をイオン注入したの
ち熱処理を行う半導体装置の製造方法において、不純物
のイオン注入前またはイオン注入後に前記半導体基板に
シリコンまたはゲルマニウムまたは不活性元素をイオン
注入することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21252891A JPH0555231A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21252891A JPH0555231A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555231A true JPH0555231A (ja) | 1993-03-05 |
Family
ID=16624168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21252891A Pending JPH0555231A (ja) | 1991-08-26 | 1991-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
-
1991
- 1991-08-26 JP JP21252891A patent/JPH0555231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140309A (ja) * | 2004-11-12 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498227A (en) | Wafer fabrication by implanting through protective layer | |
| CA1090005A (en) | Semiconductor fabrication method for improved device yield | |
| JPS63174355A (ja) | 半導体デバイス | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| US6391746B1 (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| JP3070420B2 (ja) | 半導体装置の製造方法 | |
| US5731637A (en) | Semiconductor device | |
| JPH0555231A (ja) | 半導体装置の製造方法 | |
| US6518150B1 (en) | Method of manufacturing semiconductor device | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JPH09162136A (ja) | 半導体装置の製造方法 | |
| JP2000012547A (ja) | 半導体装置およびその製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JPH04252078A (ja) | スイッチング半導体装置の製造方法 | |
| JPS6084813A (ja) | 半導体装置の製造方法 | |
| JPH06163574A (ja) | 半導体装置の製造方法 | |
| KR100250751B1 (ko) | 반도체 소자의 제조방법 | |
| KR100434960B1 (ko) | 반도체소자의제조방법 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| KR100215907B1 (ko) | 제너다이오드제조방법 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| Biedenbender et al. | Rapid thermal annealing of indium phosphide compound semiconductors |