JPH0553323A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0553323A JPH0553323A JP21090691A JP21090691A JPH0553323A JP H0553323 A JPH0553323 A JP H0553323A JP 21090691 A JP21090691 A JP 21090691A JP 21090691 A JP21090691 A JP 21090691A JP H0553323 A JPH0553323 A JP H0553323A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resist
- development
- pattern
- circuit board
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は、通常の工程で現像残りを生じさせ
ない回路基板の製造方法を提供することを目的とする。 【構成】 本発明は、下地層２上に感光性レジスト１を
塗布し、所要のパターンを露光により硬化させ、現像に
よりこの感光性レジストの未硬化部１ｂを除去し、所要
のパターンの回路を形成するための処理を行った後に、
硬化した感光性レジスト１ｃを除去する工程を有する回
路基板の製造方法において、所要のパターンを硬化させ
る際に、所要のパターンとなる感光性レジスト１ｃに、
現像した後に下地層２に達しない溝部を形成する未硬化
部１ａを設けて現像する回路基板の製造方法である。
ない回路基板の製造方法を提供することを目的とする。 【構成】 本発明は、下地層２上に感光性レジスト１を
塗布し、所要のパターンを露光により硬化させ、現像に
よりこの感光性レジストの未硬化部１ｂを除去し、所要
のパターンの回路を形成するための処理を行った後に、
硬化した感光性レジスト１ｃを除去する工程を有する回
路基板の製造方法において、所要のパターンを硬化させ
る際に、所要のパターンとなる感光性レジスト１ｃに、
現像した後に下地層２に達しない溝部を形成する未硬化
部１ａを設けて現像する回路基板の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、プリント基
板、集積回路等の製造方法に適用して好適な回路基板の
製造方法に関する。
板、集積回路等の製造方法に適用して好適な回路基板の
製造方法に関する。
【０００２】
【従来の技術】従来、ネガタイプの感光性レジストを用
いるプリント基板、集積回路等の製造方法としては、下
地層に感光性レジストを塗布し、所要のパターンを露光
により硬化させ、さらに、現像により感光性レジストの
未硬化部を除去し、所要のパターンの回路を形成するた
めの処理を行った後に、硬化した感光性レジストを除去
する方法が採られていた。
いるプリント基板、集積回路等の製造方法としては、下
地層に感光性レジストを塗布し、所要のパターンを露光
により硬化させ、さらに、現像により感光性レジストの
未硬化部を除去し、所要のパターンの回路を形成するた
めの処理を行った後に、硬化した感光性レジストを除去
する方法が採られていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の回路基板の製造方法では、感光性レジストで現
像できる精度は、露光する精度よりかなり低いものであ
った。その原因は現像の困難性によるところが大きかっ
た。
た従来の回路基板の製造方法では、感光性レジストで現
像できる精度は、露光する精度よりかなり低いものであ
った。その原因は現像の困難性によるところが大きかっ
た。
【０００４】現像時間が長すぎると感光性レジストが膨
潤し下地層からはがれてしまい、現像時間が短すぎると
未現像部分が残ってしまう。従って、両者の条件が満足
されないと良い現像はできないこととなる。このことか
らわかるように、現像が完全に行われていても膨潤した
レジストが下地層からはがれてしまったのでは意味がな
いので、現像不十分な状態で現像を終了させているのが
通常である。
潤し下地層からはがれてしまい、現像時間が短すぎると
未現像部分が残ってしまう。従って、両者の条件が満足
されないと良い現像はできないこととなる。このことか
らわかるように、現像が完全に行われていても膨潤した
レジストが下地層からはがれてしまったのでは意味がな
いので、現像不十分な状態で現像を終了させているのが
通常である。
【０００５】膨潤のない感光性レジストを選ぶか、ある
いは感光性レジストを膨潤させることのない現像液を選
ぶことができれば根本的な解決となるが、通常は多かれ
少なかれ感光性レジストの膨潤は起こり、これを抑える
ことはできない。特に微細パターンの現像においては、
膨潤した感光性レジストが現像液の流れを妨害するた
め、現像残りが生じる場合がある。
いは感光性レジストを膨潤させることのない現像液を選
ぶことができれば根本的な解決となるが、通常は多かれ
少なかれ感光性レジストの膨潤は起こり、これを抑える
ことはできない。特に微細パターンの現像においては、
膨潤した感光性レジストが現像液の流れを妨害するた
め、現像残りが生じる場合がある。
【０００６】ここで、感光性レジストが膨潤することに
より、現像液の流れが妨害され、現像残りが生じる状態
を図３を参照しながら説明する。
より、現像液の流れが妨害され、現像残りが生じる状態
を図３を参照しながら説明する。
【０００７】たとえば、ネガタイプの感光性レジストの
場合、図３Ａに示すように、非感光部のレジスト１ｂが
現像液に溶け感光部１ｃが露出してくる。
場合、図３Ａに示すように、非感光部のレジスト１ｂが
現像液に溶け感光部１ｃが露出してくる。
【０００８】次に、図３Ｂに示すように、硬化部１ｃが
現像液により膨潤するために、まだ未硬化部１ｂが残っ
ている状態であるにも係わらず、膨潤した硬化部１ｃの
ために現像液の流れが妨害されることとなる。
現像液により膨潤するために、まだ未硬化部１ｂが残っ
ている状態であるにも係わらず、膨潤した硬化部１ｃの
ために現像液の流れが妨害されることとなる。
【０００９】従って、図３Ｃに示すように、現像が終了
し、膨潤した硬化部１ｃはほぼ元の形状に戻るが現像残
りが生じてしまう結果となる。
し、膨潤した硬化部１ｃはほぼ元の形状に戻るが現像残
りが生じてしまう結果となる。
【００１０】この様に、現像液がレジストの膨潤で流れ
なくなることが原因である現像残りは、未硬化部１ｂの
体積の大部分は除去されているが、下地層の上に被膜と
して残った未硬化部１ｂのために、パターンが形成され
ないか、欠陥の多いパターンが形成されることとなる。
なくなることが原因である現像残りは、未硬化部１ｂの
体積の大部分は除去されているが、下地層の上に被膜と
して残った未硬化部１ｂのために、パターンが形成され
ないか、欠陥の多いパターンが形成されることとなる。
【００１１】この被膜状の現像残りを除去する方法とし
ては、プラズマエッチングなどが行われる例もあるが、
効率がきわめて悪いうえにコスト高の原因にもなるとい
う不都合が生じていた。
ては、プラズマエッチングなどが行われる例もあるが、
効率がきわめて悪いうえにコスト高の原因にもなるとい
う不都合が生じていた。
【００１２】本発明は、このような課題に鑑みてなされ
たものであり、通常の工程を使用しても現像残りを生じ
させない回路基板の製造方法を提供することを目的とす
る。
たものであり、通常の工程を使用しても現像残りを生じ
させない回路基板の製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明回路基板の製造方
法は、例えば、図１に示すように、下地層２上に感光性
レジスト１を塗布し、所要のパターンを露光により硬化
させ、現像によりこの感光性レジストの未硬化部１ｂを
除去し、所要のパターンの回路を形成するための処理を
行った後に、硬化した感光性レジスト１ｃを除去する工
程を有する回路基板の製造方法において、所要のパター
ンを硬化させる際に、所要のパターンとなる感光性レジ
スト１ｃに、現像した後に下地層２に達しない溝部を形
成する未硬化部１ａを設けて現像するものである。
法は、例えば、図１に示すように、下地層２上に感光性
レジスト１を塗布し、所要のパターンを露光により硬化
させ、現像によりこの感光性レジストの未硬化部１ｂを
除去し、所要のパターンの回路を形成するための処理を
行った後に、硬化した感光性レジスト１ｃを除去する工
程を有する回路基板の製造方法において、所要のパター
ンを硬化させる際に、所要のパターンとなる感光性レジ
スト１ｃに、現像した後に下地層２に達しない溝部を形
成する未硬化部１ａを設けて現像するものである。
【００１４】
【作用】本発明回路基板の製造方法によれば、所要のパ
ターンを硬化させる際に、この所要のパターンとなる感
光性レジスト１ｃに、現像した後に下地層２に達しない
溝部を形成する未硬化部１ａを設けて現像することによ
り、通常の工程で現像残りを生じさせない回路基板の製
造方法を提供することができる。
ターンを硬化させる際に、この所要のパターンとなる感
光性レジスト１ｃに、現像した後に下地層２に達しない
溝部を形成する未硬化部１ａを設けて現像することによ
り、通常の工程で現像残りを生じさせない回路基板の製
造方法を提供することができる。
【００１５】
【実施例】以下、本発明回路基板の製造方法の一実施例
について図面を参照して説明する。
について図面を参照して説明する。
【００１６】本例は、図２Ｂに示すように、まず、銅箔
５上に感光性レジスト１を塗布し、所要のパターンを露
光により硬化させる。
５上に感光性レジスト１を塗布し、所要のパターンを露
光により硬化させる。
【００１７】本例に用いるガラスマスクの概念図は、図
２Ａに示すとおりであり、露光用パターンマスクにサブ
パターン３ｂを加えたものである。ここで、サブパター
ン３ｂの幅は現像したのちにパターンが残る程度より十
分細く、かつ、膨潤したレジストの膨潤を緩和できる程
度よりは太いことが必要である。具体的には、サブパタ
ーンの幅が３ｂの幅は５μｍから１０μｍの範囲である
ことが望ましい。このサブパターンの幅が５μｍよりも
小さければ感光性レジスト上に非硬化部分を形成するこ
とが困難であり、１０μｍよりも大きければ下地層上に
未現像の感光性レジストの被膜が残らない結果となる。
２Ａに示すとおりであり、露光用パターンマスクにサブ
パターン３ｂを加えたものである。ここで、サブパター
ン３ｂの幅は現像したのちにパターンが残る程度より十
分細く、かつ、膨潤したレジストの膨潤を緩和できる程
度よりは太いことが必要である。具体的には、サブパタ
ーンの幅が３ｂの幅は５μｍから１０μｍの範囲である
ことが望ましい。このサブパターンの幅が５μｍよりも
小さければ感光性レジスト上に非硬化部分を形成するこ
とが困難であり、１０μｍよりも大きければ下地層上に
未現像の感光性レジストの被膜が残らない結果となる。
【００１８】また、メインパターン３ａの幅は４０μｍ
とし、メインパターン３ａとメインパターン３ａとのギ
ャップ幅は同じく４０μｍとした。
とし、メインパターン３ａとメインパターン３ａとのギ
ャップ幅は同じく４０μｍとした。
【００１９】なお、本例においては、サブパターン３ｂ
をギャップ幅の長手方向と平行に設けたが、この他、ギ
ャップ幅の横断方向に一定間隔ごとにサブパターンとな
る線を入れるとか、一定間隔ごとに円状のサブパターン
を設けることもできる。ただし、横断方向に線状のサブ
パターンを設ける場合は、その線の両端がギャップ幅の
はじに掛からないようにする必要がある。そうしない
と、サブパターンの両端の部分から現像が起こり、この
結果、サブパターンの両端部分から未硬化部が除去さ
れ、ついには下地層上の未硬化部まで除去されるという
結果となるからである。
をギャップ幅の長手方向と平行に設けたが、この他、ギ
ャップ幅の横断方向に一定間隔ごとにサブパターンとな
る線を入れるとか、一定間隔ごとに円状のサブパターン
を設けることもできる。ただし、横断方向に線状のサブ
パターンを設ける場合は、その線の両端がギャップ幅の
はじに掛からないようにする必要がある。そうしない
と、サブパターンの両端の部分から現像が起こり、この
結果、サブパターンの両端部分から未硬化部が除去さ
れ、ついには下地層上の未硬化部まで除去されるという
結果となるからである。
【００２０】本例では基板６上に形成した銅箔５が下地
層であるが、この他、下地層はステンレス板上に形成し
た銅箔、または半導体層などとすることもできる。
層であるが、この他、下地層はステンレス板上に形成し
た銅箔、または半導体層などとすることもできる。
【００２１】感光性レジストとしては、サンフォートＡ
Ｑ−４０３３（旭化成社製）を用いた。
Ｑ−４０３３（旭化成社製）を用いた。
【００２２】図２に示すように、メインパターン３ａと
サブパターン３ｂはガラス上に形成してガラスマスクと
し、このガラスマスクを感光性レジストの上に密着した
後、平行露光機により露光して現像工程に入ることとし
ている。
サブパターン３ｂはガラス上に形成してガラスマスクと
し、このガラスマスクを感光性レジストの上に密着した
後、平行露光機により露光して現像工程に入ることとし
ている。
【００２３】次に、図１に示すように、現像によりこの
感光性レジストの未硬化部１ｂを除去する。現像条件と
しては、３０℃の炭酸ソーダ１％水溶液を４０秒間スプ
レーすることにより行う。この時、スプレー圧は１．５
ｋｇ／ｃｍ2 とした。
感光性レジストの未硬化部１ｂを除去する。現像条件と
しては、３０℃の炭酸ソーダ１％水溶液を４０秒間スプ
レーすることにより行う。この時、スプレー圧は１．５
ｋｇ／ｃｍ2 とした。
【００２４】次に、現像後露出した銅箔部分をエッチン
グすることにより所要のパターンの回路を形成し、さら
に、硬化した感光性レジスト１ｃを除去する。
グすることにより所要のパターンの回路を形成し、さら
に、硬化した感光性レジスト１ｃを除去する。
【００２５】次に、この条件のもとに現像した場合の現
像の状態を、図１を参照しながら、説明する。
像の状態を、図１を参照しながら、説明する。
【００２６】まず、図１Ａに示すように、未硬化部１ｂ
が現像液に溶け、硬化部１ｃが露出する。また、サブパ
ターンの未硬化部１ａも一部溶け始める。
が現像液に溶け、硬化部１ｃが露出する。また、サブパ
ターンの未硬化部１ａも一部溶け始める。
【００２７】次に、硬化部１ｃが現像液のために膨潤す
るが、サブパターンの未硬化部１ａがさらに溶けて硬化
部１ｃが膨潤することにより横に膨張する程度を緩和す
るので、メーンパターンの未硬化部１ｂの上における現
像液の流れを妨害しなくなる。
るが、サブパターンの未硬化部１ａがさらに溶けて硬化
部１ｃが膨潤することにより横に膨張する程度を緩和す
るので、メーンパターンの未硬化部１ｂの上における現
像液の流れを妨害しなくなる。
【００２８】現像が終了すると、膨潤した硬化部１ｃは
元の形まで収縮する。また、サブパターンの未硬化部１
ａは下地層２までは現像されず、サブパターンの形成は
抑えることができる。
元の形まで収縮する。また、サブパターンの未硬化部１
ａは下地層２までは現像されず、サブパターンの形成は
抑えることができる。
【００２９】以上説明したように、本発明によれば、通
常の工程で現像残りを生じさせないとともに、硬化部１
ｃの膨潤を小さく抑えて、この硬化部１ｃと下地層２と
の剥離を防止するという回路基板の製造方法を提供する
ことができる。
常の工程で現像残りを生じさせないとともに、硬化部１
ｃの膨潤を小さく抑えて、この硬化部１ｃと下地層２と
の剥離を防止するという回路基板の製造方法を提供する
ことができる。
【００３０】なお、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなく種々の構成を採り得ること
はもちろんである。
明の要旨を逸脱することなく種々の構成を採り得ること
はもちろんである。
【００３１】
【発明の効果】本発明によれば、通常の工程で現像残り
を生じさせないとともに、硬化部１ｃの膨潤を小さく抑
えて、この硬化部１ｃと下地層２との剥離を防止すると
いう回路基板の製造方法を提供することかできるという
利益が得られる。
を生じさせないとともに、硬化部１ｃの膨潤を小さく抑
えて、この硬化部１ｃと下地層２との剥離を防止すると
いう回路基板の製造方法を提供することかできるという
利益が得られる。
【図１】本例における感光性レジストの現像を示す線図
である。
である。
【図２】本例の露光方法を示す説明図である。
【図３】従来例における感光性レジストの現像を示す線
図である。
図である。
１ 感光性レジスト １ａ，１ｂ 未硬化部 １ｃ 硬化部 ２ 下地層
Claims (1)
- 【請求項１】 下地層上に感光性レジストを塗布し、所
要のパターンを露光により硬化させ、現像により上記感
光性レジストの未硬化部を除去し、上記所要のパターン
の回路を形成するための処理を行った後に、硬化した感
光性レジストを除去する工程を有する回路基板の製造方
法において、 上記所要のパターンを硬化させる際に、上記所要のパタ
ーンとなる感光性レジストに、現像した後に下地層に達
しない溝部を形成する未硬化部を設けて現像することを
特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21090691A JPH0553323A (ja) | 1991-08-22 | 1991-08-22 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21090691A JPH0553323A (ja) | 1991-08-22 | 1991-08-22 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553323A true JPH0553323A (ja) | 1993-03-05 |
Family
ID=16597031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21090691A Pending JPH0553323A (ja) | 1991-08-22 | 1991-08-22 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553323A (ja) |
-
1991
- 1991-08-22 JP JP21090691A patent/JPH0553323A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JPH0553323A (ja) | 回路基板の製造方法 | |
| JP3061790B1 (ja) | マスク製造方法及びパタ―ン形成方法 | |
| JP2003121989A (ja) | ハーフトーン型位相シフトマスクの修正方法 | |
| JPH08272107A (ja) | レジストパターンの形成方法 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPH0353587A (ja) | レジストパターンの形成方法 | |
| KR100310420B1 (ko) | 감광막 형성방법 | |
| KR970008268B1 (ko) | 감광막의 미세패턴 형성방법 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| JP2000010298A (ja) | 半導体装置の製造方法 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JP3848795B2 (ja) | 半導体装置の配線形成方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| KR19990055782A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH07199483A (ja) | レジストパターンの形成方法 | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
| KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
| JPH06260382A (ja) | 半導体装置の製造方法 | |
| KR19980015333A (ko) | 미세 패턴 형성방법 |